CN100592522C - 快闪存储器件及其制造方法 - Google Patents
快闪存储器件及其制造方法 Download PDFInfo
- Publication number
- CN100592522C CN100592522C CN200710168194A CN200710168194A CN100592522C CN 100592522 C CN100592522 C CN 100592522C CN 200710168194 A CN200710168194 A CN 200710168194A CN 200710168194 A CN200710168194 A CN 200710168194A CN 100592522 C CN100592522 C CN 100592522C
- Authority
- CN
- China
- Prior art keywords
- impurity
- poly
- silicon pattern
- zone
- electric charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 title abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000013517 stratification Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种快闪存储器件及其制造方法，其中所述快闪存储器件具有形成在半导体衬底上的掺杂有第一杂质的区域，形成在所述区域上和/或上方的具有基本矩形结构的第一多晶硅图案；形成在第一多晶硅图案上和/或上方的具有基本矩形结构的第二多晶硅图案；形成在第一和第二多晶硅图案侧壁上和/或上方的多个电荷捕获层；和形成在电荷捕获层上和/或上方的多个控制栅极。
Description
技术领域
本发明涉及快闪存储器件及其制造方法。
背景技术
快闪存储器件具有可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)的优点，其中所述可擦除可编程只读存储器具有编程和擦除特性，所述电可擦除可编程只读存储器具有电编程和擦除特性。
如在示例性图1所示，快闪存储器件可以包括顺序形成在硅衬底1上和/或上方的隧道氧化物层3、浮置栅极4、绝缘层5和控制栅极6。可以在硅衬底1的两侧形成源极/漏极区2以完成晶体管的形成。这种快闪存储器件可包括以矩阵模式布置的多个晶体管，从而构成多个单元。在进行电编程和擦除操作中每个晶体管可存储1位数据。
然而由于水平地形成源极和漏极区，这种闪速存储器件具有诸如缺少高密度和集成度的缺点。此外，该快闪存储器件缺乏储存容量，即不能存储1-位以上的数据。
发明内容
本发明的实施方案涉及具有高密度和高集成存储性能的快闪存储器件，其可在单个单元中存储多位数据和从该单元中擦除所述多位数据。
本发明实施方案涉及一种快闪存储器件，其具有形成在半导体衬底上的掺杂有第一杂质的区域；形成在所述区域上和/或上方的具有基本矩形结构的第一多晶硅图案；形成在第一多晶硅图案上和/或上方的具有基本矩形结构的第二多晶硅图案；形成在第一和第二多晶硅图案的侧壁上和/或上方的多个电荷捕获层；和形成在电荷捕获层上和/或上方的多个控制栅极。形成在所述区域上的第一多晶硅图案可以掺杂有不同于第一杂质的第二杂质，第二多晶硅图案可以掺杂有与第一杂质相同的第三杂质。
附图说明
示例图1说明了快闪存储器件。
示例图2A～2C说明根据本发明实施方案的快闪存储器件。
示例图3～8说明根据本发明实施方案的快闪存储器件。
具体实施方式
此外，在实施方案的说明中，应理解，当层(或膜)、区域、图案或结构被称为在另一衬底、另一层(或膜)、另一区域、另一垫或另一图案“上(上/上方/上部)”或“下(下/下方/下部)，，时，其可以直接在其它的衬底、层(或膜)、区域、垫、或图案上，或也可存在插入的层。此外，应理解，当层(或膜)、区域、图案、垫或结构称为在两层(或膜)、区域、垫或图案“之间”时，其可以为所述两个层(或膜)、区域、垫或图案之间仅有的层，或也可存在一个或多个插入的层。因此，其应该通过本发明的技术思想来确定。
如在示例图2A～2C所示，其中掺杂有第一杂质的区域10可以形成在半导体衬底上和/或上方。半导体衬底可以为N-型衬底。第一杂质可以为N-型杂质例如磷(P)或砷(As)。或者，第一杂质可以为P-型杂质例如硼(B)。
可以在第一杂质区域10上和/或上方形成具有基本矩形形状的第一多晶硅图案20。第一多晶硅图案20可以掺杂有第二杂质，第二杂质具有与第一杂质不同的极性。因此，当第一杂质是N-型杂质时，第二杂质是P-型杂质。因此，第一多晶硅图案20可形成P-阱。
可以在第一多晶硅图案20上和/或上方形成具有基本矩形形状的第二多晶硅图案30。第二多晶硅图案30可以掺杂有第一杂质。因此，掺杂有第一杂质的第一区域10、第一多晶硅图案20和第二多晶硅图案30可具有垂直结构，该结构中顺序沉积具有基本矩形形状的N-型、P-型和N-型层。
第一多晶硅图案20和30可各自在其每个侧壁上分别具有电荷捕获层40。每个电荷捕获层40可以典型地形成为绝缘层，每个电荷捕获层40可以形成为多层结构。这种多层结构可以由ONO层构成，其中在所述衬底上和/或上方顺序沉积有第一氧化物层、氮化物层、和第二氧化物层。每个电荷捕获层40可包括选自SiO2-Si3N4-SiO2、SiO2-Si3N4-Al2O3、SiO2-Si3N4-SiO2和Si3N4-SiO2中的至少一种。
可以在电荷捕获层40上和/或上方形成由多晶硅构成的多个控制栅极51、52、53和54。
如示例图3中所示，根据本发明实施方案的快闪存储器件可包括具有最高表面的第二多晶硅图案31，所述最高表面至少空间上高于电荷捕获层40和控制栅极51、52、53和54。即，第二多晶硅图案31的最高表面延伸得比电荷捕获层40和控制栅极51、52、53和54的最高表面更高。
如示例图4中所示，根据本发明实施方案的快闪存储器件可包括插入第一多晶硅图案20和30与第一、第二、第三和第四控制栅极51、52、53和54之间的电荷捕获层40。可以在掺杂有第一杂质的区域10和控制栅极51、52、53和54之间形成不同于相应电荷捕获层40的绝缘层41。每个电荷捕获层40可包括ONO层，其中顺序沉积有第一氧化物层、氮化物层、和第二氧化物层。具有这种ONO结构的电荷捕获层40可以由选自SiO2-Si3N4-SiO2、SiO2-Si3N4-Al2O3、SiO2-Si3N4-SiO2和Si3N4-SiO2中的至少一种构成。
如示例图5中所示，根据本发明实施方案的快闪存储器件可以包括插入在掺杂有第一杂质的区域10和第一多晶硅图案20之间的突出部11。突出部11可以形成为具有基本矩形的形状。突出部11可以由与掺杂有第一杂质的区域10相同的材料构成。
如示例图6中所示，根据本发明实施方案的快闪存储器件可以包括形成在半导体衬底14上和/或上方的具有沟槽的绝缘层图案12。可以在沟槽中形成掺杂有第一杂质的区域13。区域13的最高表面可以至少在空间上比绝缘层图案12的最高表面更高。
如示例图7中所示，根据本发明实施方案的快闪存储器件可以包括形成在半导体衬底15上和/或上方的具有沟槽的绝缘层12。在沟槽中可以形成掺杂有第一杂质的区域13。掺杂有第一杂质的区域13可以由N-型多晶硅构成。
如示例图8中所示，根据本发明实施方案的快闪存储器件可以包括区域10’，其掺杂有第一杂质。第一杂质可以为P-型多晶硅。第一多晶硅图案20’可以掺杂N-型杂质，因此形成N-阱。第二多晶硅图案30，可以掺杂P-型杂质。
本发明实施方案涉及一种快闪存储器件，其包括掺杂有第一杂质的区域10和掺杂有第一杂质的第二多晶硅图案30、31，形成具有基本垂直结构和基本矩形结构的源极/漏极区。因此，根据本实施方案的源极/漏极区不具有水平结构。此外，其中可以掺杂P-型杂质以形成P-阱的第一多晶硅图案20可用作沟道，即区域10和第二多晶硅图案30、31之间的电荷(或空穴)的传输通道。
形成为ONO层的每个电荷捕获层40的构造可使得电荷可以在氮化物层编程或擦除，第一氧化物层用作隧穿氧化物层用于将电荷从沟道隧穿到氮化物层，并且第二氧化物层用作阻挡氧化物层，防止电荷从氮化物层移动到控制栅极51、52、53和54。
当电压施加于第一控制栅极51时，可以从用作源极的区域10发射电荷(或空穴)，并且发射的电荷在电荷捕获层40的氮化物层编程。当从第一控制栅极51消除电压时，擦除在氮化物层编程的电荷(或空穴)。
类似地，当电压施加于第二控制栅极52时，电荷(或空穴)可以从用作源极的区域10中发射，并且因此，可以在氮化物层40上编程。当从第二控制栅极52移除电压时，擦除在氮化物层编程的电子(或空穴)。通过第三和第四控制栅极53、54相同地实施该过程。即，第三和第四控制栅极53、54可以与第一和第二控制栅极51、52同样地操作。
因此，在根据本发明实施方案制造的快闪存储器件中，电荷捕获层40可以位于形成在垂直结构的源极和漏极区之间的沟道周围的四个地方，使得可以存储和擦除4-位数据。此外，当结合多级位技术(multi-level bit technique))的时候，使用单个单元存储和擦除的数据可以扩展至最多8位～16位。因此，由于可以通过单个单元存储和擦除4-位数据，快闪存储器件可具有高密度和高集成度性能。
在该说明书中对“一个实施方案”、“实施方案”、“示例实施方案”等的任何引用，表示与所述实施方案相关的具体的特征、结构、或性能包含于本发明的至少一个实施方案中。在说明书不同地方的这些术语不必都涉及相同的实施方案。另外，与任何实施方案相关地记载具体的特征、结构或性能的时候，认为在其他的实施方案中实现这种特征、结构或性能是在本领域技术人员的范围之内的。
尽管本发明中已经描述了实施方案，但是很清楚，本领域技术人员可以知道很多的其它改变和实施方案，这些也在本公开的原理的精神和范围内。更具体地，在公开、附图和所附的权利要求的范围内，在本发明的组合排列的构件和/或结构中可能具有各种的变化和改变。除构件和/或结构的变化和改变之外，对本领域技术人员而言，可替代的用途是显而易见的。
Claims (20)
1.一种器件，包括：
半导体衬底；
形成在所述半导体衬底上的掺杂有第一杂质的区域；
形成在所述区域上的掺杂有不同于所述第一杂质的第二杂质的第一多晶硅图案；
形成在所述第一多晶硅图案上掺杂有与所述第一杂质相同的第三杂质的第二多晶硅图案；
形成在所述第一多晶硅图案和所述第二多晶硅图案的侧壁上的多个电荷捕获层；和
形成在所述多个电荷捕获层上的多个控制栅极，
其中所述第一多晶硅图案和所述第二多晶硅图案各自具有矩形的构造，
其中所述第二多晶硅图案的最高表面至少高于所述多个控制栅极的每一个的最高表面。
2.权利要求1的器件，其中所述第一杂质和所述第三杂质包含N-型杂质。
3.权利要求1的器件，其中所述第一杂质和所述第三杂质包含P-型杂质。
4.权利要求1的器件，其中所述第二杂质包含N-型杂质。
5.权利要求1的器件，其中所述第二杂质包含P-型杂质。
6.权利要求1的器件，其中所述多个电荷捕获层的每一个包括ONO结构。
7.权利要求6的器件，其中所述ONO结构包括第一氧化物层、氮化物层、和第二氧化物层。
8.权利要求6的器件，其中所述ONO结构包括选自SiO2-Si3N4-SiO2、SiO2-Si3N4-Al2O3、和SiO2-Si3N4-SiO2中的至少一种。
9.权利要求1的器件，其中所述多个电荷捕获层的每一个包括Si3N4-SiO2。
10.权利要求1的器件，其中所述多个电荷捕获层的每一个形成在所述区域和所述多个控制栅极的每一个之间以及形成在所述第一多晶硅层、所述第二多晶硅图案和所述多个控制栅极的每一个之间。
11.权利要求1的器件，还包括在所述区域和所述多个控制栅极的每一个之间形成的绝缘层。
12.权利要求1的器件，还包括在所述区域上形成的突出部。
13.权利要求12的器件，其中所述突出部由与所述区域相同的材料构成。
14.权利要求1的器件，还包括在所述半导体衬底上形成的绝缘层图案。
15.权利要求14的器件，其中所述绝缘层图案包括沟槽。
16.权利要求15的器件，其中所述区域形成在所述沟槽中。
17.权利要求16的器件，其中所述区域的最高表面至少高于所述绝缘层图案的最高表面。
18.权利要求17的器件，其中所述半导体衬底包含P-型材料，所述区域包含N-型多晶硅。
19。一种制造器件的方法，包括：
在半导体衬底上形成掺杂有第一杂质的区域；
在所述区域上形成掺杂有不同于所述第一杂质的第二杂质的第一多晶硅图案；
在所述第一多晶硅图案上形成掺杂有与所述第一杂质相同的第三杂质的第二多晶硅图案；
在所述第一多晶硅图案和所述第二多晶硅图案的侧壁上形成多个电荷捕获层；然后
在所述多个电荷捕获层上形成多个控制栅极，
其中所述第一多晶硅图案和所述第二多晶硅图案各自具有矩形的构造。
20.一种制造器件的方法，包括：
在半导体衬底上形成掺杂有第一杂质的区域；
在所述区域上形成掺杂有不同于所述第一杂质的第二杂质的第一多晶硅图案；
在所述第一多晶硅图案上形成掺杂有与所述第一杂质相同的第三杂质的第二多晶硅图案；
在所述第一多晶硅图案和所述第二多晶硅图案的侧壁上形成多个电荷捕获层；
在所述多个电荷捕获层上形成多个控制栅极；然后
在所述半导体衬底上形成绝缘层图案；
其中所述第一多晶硅图案和所述第二多晶硅图案各自具有矩形的构造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060119469A KR100780249B1 (ko) | 2006-11-30 | 2006-11-30 | 플래시 메모리 소자 |
| KR1020060119469 | 2006-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101192612A CN101192612A (zh) | 2008-06-04 |
| CN100592522C true CN100592522C (zh) | 2010-02-24 |
Family
ID=39081110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710168194A Expired - Fee Related CN100592522C (zh) | 2006-11-30 | 2007-11-28 | 快闪存储器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20080128784A1 (zh) |
| JP (1) | JP2008141196A (zh) |
| KR (1) | KR100780249B1 (zh) |
| CN (1) | CN100592522C (zh) |
| DE (1) | DE102007053532A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206747A (zh) * | 2016-09-20 | 2016-12-07 | 上海华力微电子有限公司 | 一种ono多晶硅间介质层结构及制备方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240774A (ja) * | 1985-08-16 | 1987-02-21 | Nippon Denso Co Ltd | 不揮発性半導体記憶装置 |
| JPS6225459A (ja) * | 1985-07-25 | 1987-02-03 | Nippon Denso Co Ltd | 不揮発性半導体記憶装置 |
| JP3046376B2 (ja) * | 1991-03-29 | 2000-05-29 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| JPH07235649A (ja) * | 1994-02-25 | 1995-09-05 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
| DE19631146A1 (de) * | 1996-08-01 | 1998-02-05 | Siemens Ag | Nichtflüchtige Speicherzelle |
| US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
| US5929477A (en) * | 1997-01-22 | 1999-07-27 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array |
| EP1312120A1 (en) * | 2000-08-14 | 2003-05-21 | Matrix Semiconductor, Inc. | Dense arrays and charge storage devices, and methods for making same |
| US6580124B1 (en) * | 2000-08-14 | 2003-06-17 | Matrix Semiconductor Inc. | Multigate semiconductor device with vertical channel current and method of fabrication |
| US6853587B2 (en) * | 2002-06-21 | 2005-02-08 | Micron Technology, Inc. | Vertical NROM having a storage density of 1 bit per 1F2 |
| KR100500456B1 (ko) * | 2003-08-13 | 2005-07-18 | 삼성전자주식회사 | 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자 |
| KR100546694B1 (ko) * | 2004-05-06 | 2006-01-26 | 동부아남반도체 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| KR20060062554A (ko) * | 2004-12-03 | 2006-06-12 | 삼성전자주식회사 | 요철구조 활성영역을 갖는 비휘발성메모리소자 및 그제조방법 |
-
2006
- 2006-11-30 KR KR1020060119469A patent/KR100780249B1/ko not_active IP Right Cessation
-
2007
- 2007-11-07 US US11/936,375 patent/US20080128784A1/en not_active Abandoned
- 2007-11-09 DE DE102007053532A patent/DE102007053532A1/de not_active Withdrawn
- 2007-11-22 JP JP2007303056A patent/JP2008141196A/ja active Pending
- 2007-11-28 CN CN200710168194A patent/CN100592522C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101192612A (zh) | 2008-06-04 |
| US20080128784A1 (en) | 2008-06-05 |
| KR100780249B1 (ko) | 2007-11-27 |
| DE102007053532A1 (de) | 2008-06-26 |
| JP2008141196A (ja) | 2008-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101192626B (zh) | 存储器件 | |
| CN104517970B (zh) | 非易失性内存单元 | |
| US8705271B2 (en) | Semiconductor device | |
| US10229922B2 (en) | Methods of forming memory devices with isolation structures | |
| CN109841629B (zh) | 每位多单元的非易失性存储器单元 | |
| CN1945836B (zh) | 双向分裂栅与非闪存结构/阵列及其编程、擦除、读出和制造 | |
| US7514742B2 (en) | Recessed shallow trench isolation | |
| CN103226973A (zh) | Nand快闪存储器单元、nand快闪存储器阵列及其操作方法 | |
| CN1650431A (zh) | 非易失性存储器及其制造方法 | |
| CN114175277A (zh) | 非易失性半导体存储器件 | |
| KR100253778B1 (ko) | 불휘발성 반도체 메모리장치 및 그 제조방법 | |
| US20070090453A1 (en) | Non-volatile memory and manufacturing method and operating method thereof | |
| US7419868B2 (en) | Gated diode nonvolatile memory process | |
| US7491599B2 (en) | Gated diode nonvolatile memory process | |
| CN1656614A (zh) | 用于非易失性半导体存储器的密集阵列结构 | |
| CN100592522C (zh) | 快闪存储器件及其制造方法 | |
| US8378408B2 (en) | Memory devices | |
| US10395742B2 (en) | Semiconductor device | |
| US7492638B2 (en) | Gated diode nonvolatile memory operation | |
| US20100074029A1 (en) | Nonvolatile semiconductor memory device and operation method thereof | |
| US20080117672A1 (en) | Gated Diode Nonvolatile Memory Structure with Diffusion Barrier Structure | |
| CN101345262A (zh) | 降低存储器元件的第二位效应的半导体结构以及方法 | |
| KR100995535B1 (ko) | 충돌 이온화 금속산화반도체를 이용한 플래시 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100224 Termination date: 20121128 |