CN100585995C

CN100585995C - 电荷泵电路

Info

Publication number: CN100585995C
Application number: CN200510098046A
Authority: CN
Inventors: 须藤稔
Original assignee: Seiko Instruments Inc
Current assignee: Ablic Inc
Priority date: 2004-07-16
Filing date: 2005-07-15
Publication date: 2010-01-27
Anticipated expiration: 2025-07-15
Also published as: CN1734908A

Abstract

提供一种通过利用带有少量级的升压电路来输出高电压的电荷泵电路。使用二极管用以为构成电荷泵电路的MOS晶体管提供背栅电压，因此使得源于MOS晶体管的阈电压增大而导致的升压电压的减小变得最少。此外，在MOS晶体管的背栅和地(GND)之间提供第二MOS晶体管，并且同相时钟信号输入到第二MOS晶体管的栅极和其电容器。

Description

电荷泵电路

技术领域

本发明涉及一种用于电压升压的电荷泵电路。

背景技术

作为常规的电荷泵电路，有已知的如图14(例如见JP2718375B(图11))所示的电路。

特别地，n沟道MOS晶体管MN1到MN5串联连接，其中的每一个都具有彼此连接的栅极和漏极，并且电容器元件C1到C4分别连接到MOS晶体管MN2到MN5的栅极和漏极之间的相应连接点。对于在电容器元件的另一端提供的CLK和CLKB端子，具有彼此相反相位的电压VCLK和VCLKB被输入，如图15所示。

n沟道MOS晶体管MN1的各个栅极和漏极连接到电源VDD，并且升压电路的输出OUT从MOS晶体管MN5的源极引出。假定在n沟道MOS晶体管MN1的源极、n沟道MOS晶体管MN2的栅极和漏极之间的连接点的电压为V12。当电压VCLK最初处于“L”，也就是GND状态，电压V12由表达式(1)给出：

V12＝VDD-Vtn1 (1)。

接着，当电压VCLK进入“H”，也就是VDD状态，电压V12由表达式(2)给出：

V12＝2*VDD-Vtn1 (2)

其中Vtn1表示n沟道MOS晶体管MN1的阈电压。假定在n沟道MOS晶体管MN2的源极、n沟道MOS晶体管MN3的栅极和漏极之间的连接点的电压为V23。当电压VCLK处于“H”，也就是VDD状态，电压V23由表达式(3)给出(此时电压VCLKB处于“L”状态)；

V23＝2*VDD-Vtn1-Vtn2 (3)

其中Vtn2表示n沟道MOS晶体管MN2的阈电压。接着，电压VCLK进入“L”状态，也就是电压VCLKB进入VDD状态。假定在n沟道MOS晶体管MN2的源极、n沟道MOS晶体管MN3的栅极和漏极之间的连接点的电压为V23。

电压V23由表达式(4)给出：

V23＝3*VDD-Vtn1-Vtn2 (4)。

最终，在如图13所示常规的具有四级配置的电荷泵电路的输出端的电压，也就是n沟道MOS晶体管MN5的源极电压V5由表达式(5)给出；

V5＝5*VDD-Vtn1-Vtn2-Vtn3-Vtn4-Vtn5 (5)

其中Vtn3、Vtn4和Vtn5的每一个分别代表n沟道MOS晶体管MN3、MN4、MN5的阈电压。

在图14中，n沟道MOS晶体管MN1到MN5中的每一个的基底(阱)连接到地(GND)。在此情形下，由于背栅效应，n沟道MOS晶体管MN1到MN5的相应的阈电压Vtn1到Vtn5的值增加到高于当没有背栅效应时的阈电压的值。因此，由表达式(5)给出的、输出端处的电压V5减小。

发明内容

常规的电荷泵电路存在的问题是由于背栅效应作用于MOS晶体管上，因此阈电压增大，并且输出电压也因此降低。换句话说，存在着应增加升压电荷泵电路中的级的数量以获得所需的输出电压的问题。

为了解决上述的常规问题，因此本发明的目的是通过抑制MOS晶体管上的背栅效应而使得升压电荷泵电路的输出电压的减小最小化，并且允许从具有少量级的升压电荷泵电路得到高输出电压。

为了抑制作用于MOS晶体管上的背栅效应，根据本发明的电荷泵电路被这样构成，使得MOS晶体管的阱中的电位由源极-阱寄生二极管以及漏极-阱寄生二极管提供。

根据本发明的电荷泵电路也被这样构成，使得MOS晶体管的阱中的电位由源极-阱肖特基势垒二极管以及漏极-阱肖特基势垒二极管提供。

根据本发明的电荷泵电路也被这样构成，至少在MOS晶体管的阱和输入端之间、或者在MOS晶体管的阱和输出端之间提供一电阻器。

根据本发明的电荷泵电路被这样构成，在MOS晶体管的阱和地(GND)之间进一步提供第二MOS晶体管，并且同相时钟信号输入到第二MOS晶体管的栅极和电容器。

此外，开关元件插入到升压电荷泵电路和负载之间。

根据本发明的升压电荷泵电路具有通过提供如上述的MOS晶体管的阱中的电位从而抑制MOS晶体管上的背栅效应的效果，因此使得能从具有少量级的升压电路获得高的输出电压。

通过利用第二MOS晶体管切换MOS晶体管的阱中的电位，能够抑制源于漏电流的回流。

为了解决上述的问题，根据本发明的升压电荷泵电路被这样构成，用于MOS晶体管的背栅电压通过二极管被提供。

附图说明

在附图中：

图1是根据本发明的第一实施例的电荷泵电路图；

图2示出MOS晶体管的横断面结构的示例；

图3是根据本发明的第二实施例的单元升压电路图；

图4是根据本发明的第三实施例的升压输出电路图；

图5示出MOS晶体管和肖特基势垒二极管的横断面结构的示例；

图6是根据本发明的第四实施例的升压输出电路图；

图7示出MOS晶体管的横断面结构的示例；

图8是根据本发明的第五实施例的电荷泵电路图；

图9示出MOS晶体管和肖特基势垒二极管的横断面结构的示例；

图10是根据本发明的第六实施例的电荷泵电路图；

图11是根据本发明的第七实施例的电荷泵电路图；

图12是SOI上的MOS晶体管的横断面结构视图；

图13是根据本发明的第八实施例的电荷泵电路图；

图14是根据第一常规实施例的电荷泵电路图；

图15示出电压CLK和CLKB的波形。

具体实施方式

实施例1

以下将参考附图描述本发明的实施例。图1示出根据本发明的第一实施例的升压电荷泵电路。

提供到n沟道MOS晶体管MN1到MN5、电容器C1到C5、VDD端、CLK端、以及CLKB端的各个电压与常规实施例中施加的电压相等。本发明的实施例与常规的实施例的不同之处在于MOS晶体管MN1到MN5的势阱由寄生二极管提供。该寄生二极管存在于n沟道MOS晶体管MN1到MN5的相应阱与其相应的源极和漏极之间。特别地，单元升压电路10由寄生二极管和利用其栅极和漏极彼此连接作为输入端、及利用其源极作为输出端的n沟道MOS晶体管所构成，其中寄生二极管由n沟道MOS晶体管的阱、源极和漏极所构成。在升压输出电路11中，单元升压电路10的输出端的电容器具有连接到参考电压(GND)的另一端。

以下将给出根据本发明的升压操作的描述。假定在n沟道MOS晶体管MN1的源极、n沟道MOS晶体管MN2的栅极和漏极之间的连接点处的电压为V12。当CLK端处的电压(以下称作VCLK)最初处于“L”，也就是GND状态，电压V12由与常规的实施例相同方式的表达式(6)给出：

V12＝VDD-Vtn1 (6)。

此时，当电压VCLK处于“L”状态时，n沟道MOS晶体管MN1的势阱由寄生二极管所决定。

图2示出n沟道MOS晶体管的横断面结构的示例。p阱形成于n形Si基底中，并且n⁺区域20和p⁺区域21也形成在其中。在n⁺区域20中，形成漏极和源极并分别由端D和S所表示。阱被连接到端B。端G表示MOS晶体管的棚极。因为源极和漏极的每一个都具有n型而阱具有p型，就有利用阱作为阳极以及源极和漏极作为阴极的寄生pn结二极管，这通过参考图2可以被理解。

当电压VCLK处于“L”状态时，图1的n沟道MOS晶体管MN1的源极侧的寄生二极管被n沟道MOS晶体管MN1的漏极侧寄生二极管的漏电流所接通，所以阱中的电位具有高于源极侧寄生二极管的电位大约0.6V的值。在此情形下，提供与常规的背栅偏压(关于源极的正电压)相反的电压，并且因此n沟道MOS晶体管MN1的阈电压能够被减小到比没有背栅偏压时的阈电压低的值。

特别地，表达式(1)中的阈电压Vtn1的值变得小于常规情形，并且在n沟道MOS晶体管MN1的源极、n沟道MOS晶体管MN2的栅极和漏极之间的连接点处的电压V12变高。接着，当电压VCLK进入“H”，也就是VDD状态，电压V12由表达式(7)给出：

V12＝2*VDD-Vtn1 (7)

当电压VCLK处于“H”状态时，图1的n沟道MOS晶体管MN1的漏极侧的寄生二极管被n沟道MOS晶体管MN1的源极侧寄生二极管的漏电流所接通，所以阱中的电位具有高于漏极侧寄生二极管的电位大约0.6V的值。然而，栅极和漏极被短路，所以n沟道MOS晶体管MN1没有被接通。因此，阻止从源极到漏极的回流成为可能。

假定在n沟道MOS晶体管MN2的源极、n沟道MOS晶体管MN3的栅极和漏极之间的连接点处的电压为V23。当VCLK处于“H”，也就是VDD状态，电压V23由与常规的实施例相同方式的表达式(8)给出：

V23＝2*VDD-Vtn1-Vtn2 (8)

其中Vtn2表示n沟道MOS晶体管MN2的阈电压。此时，n沟道MOS晶体管MN2的阱势由寄生二极管所决定，这与n沟道MOS晶体管MN1中的方式相同，因此，n沟道MOS晶体管MN2的阈电压Vtn2具有低于常规实施例的值。从而，电压V23变高。

接着，电压VCLK进入“L”状态，也就是电压VCLKB进入VDD状态。假定在n沟道MOS晶体管MN2的源极、n沟道MOS晶体管MN3的栅极和漏极之间的连接点处的电压为V23，则电压V23由表达式(9)给出：

V23＝3*VDD-Vtn1-Vtn2 (9)

最终，在根据图1示出的本发明的电荷泵电路的输出端OUT处的电压，也就是n沟道MOS晶体管MN5的源极电压V5由表达式(10)给出：

V5＝5*VDD-Vtn1-Vtn2-Vtn3-Vtn4-Vtn5 (10)

当比较表达式(10)和表达式(5)时，看上去它们之间没有形式上的差别。然而，在根据本发明的升压电荷泵电路中，由于抑制了背栅效应，表达式(10)中的阈电压小于表达式(5)中的阈电压。因此，能够实现更高的升压。

实施例2

图3是根据本发明的升压电荷泵的第二实施例。分别提供给n沟道MOS晶体管MN1到MN5、电容器C1到C5、VDD端、CLK端、以及CLKB端的电压与常规实施例中施加的电压相等。本发明的实施例与常规的实施例的不同之处在于MOS晶体管MN1到MN5的每一个的势阱通过开关晶体管MSW连接到参考电压(GND)。该开关晶体管MSW具有连接到CLK或CLKD端的栅极。

特别地，单元升压电路10由利用其栅极和漏极彼此连接作为输入端并且利用其源极作为输出端的n沟道MOS晶体管，连接到该输出端的电容器，和具有其漏极连接到上述n沟道MOS晶体管的阱、其源极连接到参考电压(GND)、以及其栅极连接到输出端电容器另一端的n沟道MOS晶体管所构成。

在升压输出电路11中，单元升压电路10的输出端的电容器具有连接到参考电压(GND)的另一端。

以下将给出根据本发明的升压操作的描述。

当电压VCLK进入“L”状态，开关晶体管MSW被关断。因此，n沟道MOS晶体管MN1的阱势以与第一实施例同样的方式被寄生二极管所决定(此处假设当n沟道MOS晶体管MSW关断时的漏电流小于每一个寄生二极管中的漏电流)。因此，n沟道MOS晶体管MN1的阈电压变得低于常规实施例中的阈电压，并且在n沟道MOS晶体管MN2的栅极和漏极之间的连接点处的电压V12以与第一实施例同样的方式变高。

当电压VCLK进入“H”状态时，连接到n沟道MOS晶体管MN1的基底的n沟道MOS晶体管MSW被接通，并且n沟道MOS晶体管MN1的阱势达到GND电平。当电压VCLK处于“H”状态时，由n沟道MOS晶体管MN1的漏电流导致的流向VDD端的回流能够通过施加背栅偏压、并由此增大n沟道MOS晶体管MN1的阈电压而被抑制。在上述的第一实施例中，栅极和漏极被短路，因此n沟道MOS晶体管MN1没有被导通，借此阻止从源极到漏极的回流成为可能。但是，在阈电压低并且温度高的情形下，存在着从源极到漏极出现回流的可能性。在第二实施例中，n沟道MOS晶体管MSW被接通使得阱中的电平达到GND电平，借此增大n沟道MOS晶体管MN1的阈电压以及使得可靠地抑制从源极到漏极的回流成为可能。

也就是说，在第二实施例中，能够实现高的升压电压，并且回流能够以与第一实施例同样的方式可靠地被阻止。

实施例3

图4是根据本发明的升压电荷泵电路的第三实施例。

第一和第三实施例之间的不同之处在于连接到阱、源极和漏极的二极管是肖特基势垒二极管。更准确地，由于存在寄生pn结二极管，因此肖特基势垒二极管与其并联。

图5示出n沟道MOS晶体管和肖特基势垒二极管的横断面结构的示例。n沟道MOS晶体管部分的横断面结构与图2示出的相同。肖特基势垒二极管通过在形成于电连接到地GND的p阱中的n阱22和金属(例如铝)之间的触点而形成。在此情形下，该金属用作阳极，n阱用作阴极。两个肖特基势垒二极管的阳极共同连接到n沟道MOS晶体管的阱端B。两个肖特基势垒二极管的阴极分别连接到n沟道MOS晶体管的漏极端D和源极端S。

在图2的横断面结构中，假如使用阱作为阳极、使用源极或漏极作为阴极的pn结二极管被导通，那么就会出现使用n型Si基底作为集电极的垂直双极晶体管被导通以允许电流流动的情形，这会导致电压不能升压的最坏情形。

在另一方面，如图4所示通过在阱和源极之间以及在阱和漏极之间连接使用阱作为阳极、源极和漏极作为阴极的肖特基势垒二极管，则每一个肖特基势垒二极管中的正向电压低于每一个寄生pn结二极管中的正向电压。因此，肖特基势垒二极管优先于寄生pn结二极管而被导通，这将防止寄生pn结二极管被导通，并且，与第一实施例类似，抑制了n沟道MOS晶体管上的背栅效应，因此阻止了阈电压的增加。因此，能够获得高于常规的实施例中的升压电压。

实施例4

图6是根据本发明的第四实施例的升压电荷泵电路。

其栅极和漏极彼此连接的P沟道MOS晶体管MP2连接到其栅极和漏极彼此连接的P沟道MOS晶体管MP1的源极。然后，P沟道MOS晶体管MP1到MP5依次串联连接，并且电容器元件C1到C5分别连接到MOS晶体管的相应的栅极和漏极之间的连接点上。具有彼此相反相位的电压VCLK和VCLKB被用与常规实施例中同样的方式输入到在电容器元件C1到C4的另一端上的CLK和CLKB端，如图14所示。

P沟道MOS晶体管MP1具有连接到电源VDD的源极，并且升压电路的输出从P沟道MOS晶体管MP5的栅极和漏极之间的连接点引出。

特别地，单元升压电路30包括p沟道MOS晶体管MP1和电容器C1。P沟道MOS晶体管MP1利用彼此连接的其栅极和漏极作为输出端，并且利用其源极作为输入端。电容器C1的一个端子连接到输出端，其另一个端子连接到CLK端。

在升压输出电路31中，连接到单元升压电路30的输出端的电容器C5具有连接到参考电压(GND)的另一个端子。

假定在n沟道MOS晶体管MP1的栅极和漏极、p沟道MOS晶体管MP2的源极之间的连接点处的电压为V12。当CLK端处的电压(以下称作VCLK)最初处于“L”，也就是GND状态时，电压V12由表达式(11)给出：

V12＝VDD-Vtp1 (11)。

此时，当电压VCLK处于“L”状态时，p沟道MOS晶体管MP1的势阱由寄生二极管所决定。

图7示出p沟道MOS晶体管的横断面结构的例子。n阱形成于p型Si基底中，并且n⁺区域20和p⁺区域21也形成在其中。在p⁺区域21中，形成漏极和源极并分别由端D和S所表示。阱被连接到端B。端G表示MOS晶体管的栅极。因为源极和漏极的每一个都具有n型而阱是p型，存在利用阱作为阴极以及源极和漏极作为阳极的寄生pn结二极管，这通过参考图7可以被理解。

当电压VCLK处于“L”状态时，图6的p沟道MOS晶体管MP1的源极侧的寄生二极管被p沟道MOS晶体管MP1的漏极侧寄生二极管的漏电流所接通，所以阱中的电位具有高于源极侧的寄生二极管的电位大约0.6V的值。在此情形下，提供与常规的背栅偏压相反的电压(关于源极的负电压)，并且因此p沟道MOS晶体管MP1的阈电压的绝对值能够被减小到比没有背栅偏压时的阈电压低的值。

特别地，表达式(11)中的阈电压Vtp1的值变得小于常规情形，并且在p沟道MOS晶体管MP1的栅极和漏极、p沟道MOS晶体管MP2的源极之间的连接点处的电压V12变高。接着，当电压VCLK进入“H”，也就是VDD状态，电压V12由表达式(12)给出：

V12＝2*VDD-Vtp1 (12)

其中Vtp1表示p沟道MOS晶体管MP2的阈电压的绝对值。假定在p沟道MOS晶体管MP2的栅极和漏极、p沟道MOS晶体管MP3的源极之间的连接点处的电压为V23。当VCLK处于“H”，也就是VDD状态，电压V23由表达式(13)给出：

V23＝2*VDD-Vtp1-Vtp2 (13)

其中Vtp2表示p沟道MOS晶体管MP2的阈电压的绝对值。

接着，电压VCLK进入“L”状态，也就是电压VCLKB进入VDD状态。当假定在p沟道MOS晶体管MP2的栅极和漏极、p沟道MOS晶体管MP3的源极之间的连接点处的电压为V23时，电压V23由表达式(14)给出：

V23＝3*VDD-Vtp1-Vtp2 (14)

最终，在根据图6示出的电荷泵电路的输出端处的电压，也就是p沟道MOS晶体管MP5的栅极-漏极电压V5由表达式(15)给出：

V5＝5*VDD-Vtp1-Vtp2-Vtp3-Vtp4-Vtp5 (15)

其中Vtp3、Vtp4和Vtp5的每一个分别代表p沟道MOS晶体管MP3、MP4、MP5的阈电压的绝对值。

实施例5

图8示出根据本发明的升压电荷泵电路的第五实施例。图8所示的第5实施例与图6所示的第四实施例之间的不同之处在于连接到p沟道MOS晶体管的源极和漏极的二极管是肖特基势垒二极管，而不是pn结二极管。更准确地，由于存在寄生pn结二极管，因此肖特基势垒二极管与其并联。

图9示出p沟道MOS晶体管和肖特基势垒二极管的横断面结构的示例。p沟道MOS晶体管部分的横断面结构与图7示出的相同。肖特基势垒二极管通过在n阱和金属(例如铝)之间的触点而形成。在此情形下，该金属用作阳极，n阱用作阴极。两个肖特基势垒二极管的阳极分别连接到p沟道MOS晶体管的源极和漏极，其中阴极自动连接到n阱。

在图7的横断面结构中，假如使用阱作为阴极、使用源极或漏极作为阳极的pn结二极管被导通，那么就会出现使用p型Si基底作为集电极的垂直双极晶体管被导通以允许电流流动的情形，这会导致电压不能升压的最坏情形。

在另一方面，如图9所示通过在阱和源极之间以及在阱和漏极之间连接使用阱作为阴极、源极和漏极作为阳极的肖特基势垒二极管，则每一个肖特基势垒二极管中的正向电压低于每一个寄生pn结二极管中的正向电压。因此，肖特基势垒二极管优先于寄生pn结二极管而被导通，这将防止寄生pn结二极管被导通，并且，与第四实施例类似，抑制了n沟道MOS晶体管上的背栅效应，因此阻止了阈电压的增加。因此，能够获得高于常规的实施例中的升压电压。

实施例6

图10示出根据本发明的第六实施例的升压电荷泵电路。图10与图4之间的不同之处在于电阻器被插入到栅极和漏极之间的连接点与阱之间。在图4中，当电压VCLK处于“L”状态时，阱中的电位由使得在漏极侧的肖特基势垒二极管中的漏电流流动到源极侧的肖特基势垒二极管中而决定。相反，在图10中，通过利用电阻器而形成通路，以确保电流从漏极侧的肖特基势垒二极管到源极侧的肖特基势垒二极管的流动，因此当电压VCLK处于“L”状态时，使得可靠地导通源极侧的肖特基势垒二极管，并且可靠地使得阱势达到由通过在源极电位上加大约0.3V而得到的值。电阻器的作用不限于图4的升压电荷泵电路。显然该电阻器在图1和图3的每一个的升压电荷泵电路中也会取得同样的效果。

实施例7

图11示出根据本发明的第七实施例的升压电荷泵电路。图11和图8之间的不同之处在于电阻器被插入到到栅极和漏极之间的连接点与阱之间。在图8中，当电压VCLK处于“L”状态时，阱中的电位由使得在漏极侧的肖特基势垒二极管中的漏电流流动到源极侧的肖特基势垒二极管中而决定。相反，在图11中，通过利用电阻器而形成通路，以确保电流从漏极侧的肖特基势垒二极管到源极侧的肖特基势垒二极管的流动，因此当电压VCLK处于“L”状态时，使得有可能可靠地导通源极侧的肖特基势垒二极管，并且可靠地使得阱势达到由通过在源极电位上加大约0.3V而得到的值。电阻器的作用不限于图8的升压电荷泵电路。显然该电阻器在图6的升压电荷泵电路中也会取得同样的效果。

图12示出形成于SOI上的MOS晶体管的横断面结构。在支承基底上有绝缘材料40(例如SiO₂)，并且MOS晶体管形成于绝缘材料40上。图12中的D、G、S和B端分别表示MOS晶体管的漏极、栅极、源极和基底(阱)。例如，假如图1的n沟道MOS晶体管MN1到MN5和图6的p沟道MOS晶体管MP1到MP5都形成于SOI上，即使当阱和漏极之间或阱和源极之间的寄生pn结二极管被导通时，能够实现升压操作而不会导致寄生双极二极管被导通，这当MOS晶体管形成于基体(bulk)上的情形时被观测到。

该效果不限于SOI基底。显然假如MOS晶体管被使用包括双阱结构的另一装置绝缘也能取得同样的效果。

根据当前实施例的升压电荷泵电路的输出电压由表达式(10)和(11)给出是显而易见的，所以当电源电压VDD低并且电源电压VDD和MOS晶体管的阈电压之间的差值小时，本发明的效果被提高到最大。例如，假如当电源电压VDD为1V时，阈电压被假定为0.7V，输出电压是5×1-0.7-0.7-0.7-0.7-0.7＝1.5V(实际上，在如图15中所示的常规的实施例中，背栅偏压增加n沟道MOS晶体管MN2的阈电压到高于n沟道MOS晶体管MN1的阈电压，并且n沟道MOS晶体管MN3的阈电压被进一步增加到高于n沟道MOS晶体管MN2的阈电压，因此最终输出电压被降低到低于1.5V)。然而，当阈电压由于正背栅偏压而降低到0.5时，输出电压是5×1-0.5-0.5-0.5-0.5-0.5＝2.5V。

尽管上述的实施例中的每一个被描述为提供四个单元升压电路的情形，但是单元升压电路的数量不限于此，并且在本发明中可以提供任何数量的单元升压电路。此外，尽管第一单元升压电路的输入端连接到电源，但是它不必直接连接到电源。例如，第一单元升压电路的输入端可以通过MOS晶体管的开关元件而连接到电源。

实施例8

图13示出根据本发明的第八实施例的升压电荷泵电路。升压电荷泵电路40包括电源连接到其上的VDD端以及时钟连接到其上的CLK和CLKB端。用于检测输出OUT的电压的电路41、电容器42和开关元件43连接到升压电路40的输出OUT。开关元件43具有连接到负载44的另一端。电压检测电路41当它超过任意值时检测升压电路的电压并且导通开关元件43。当开关元件43被导通时，负载44连接到升压电路40的输出端OUT。开关元件43由MOS晶体管构成，并且其开/关操作由从电压检测电路41输出的电压所控制。

在常规的实施例中，负载直接连接到升压电路的输出端。然而在此情形下，当升压电路40的升压能力弱时，存在不能得到足够的升压电压的情形。例如，当升压电路的升压能力相对于给定的升压电压仅仅是1MA时，并且当1MA或更多由于负载而被消耗时，该升压电路不能升高电压到预期电平的升压电压。然而，如图13所示，假如升压电路40和负载44通过利用开关元件43而被彼此分开，并且开关元件43断开，则不考虑负载44的大小，升压电路40能够可靠地升高电压直到它达到预期电平的电压。电压检测电路41检测升压电路40的输出端OUT已经达到了预期的电压，并导通开关元件43，借此成功地提供该预期电压到负载44。

既然当维持预期的电压时升压电路不具有持续地驱动负载的固有的升压能力，则提供该预期电压到负载44期间的时间周期由电容器42和负载44的相应值所决定。然而，如果不需要持续地驱动负载44，即使升压电路的升压能力低时，也存在着临时驱动负载使得升压能力超载的可能。当升压能力降低时，该电路尤其在低电源电压时有效。

Claims

1.一种升压电荷泵电路，包括：

多个单元升压电路，其中的每一个包括：第一n沟道MOS晶体管，使用其连接到栅极的一端作为输入端，并且使用其另一端作为输出端；以及电容器，具有其连接到所述第一n沟道MOS晶体管的输出端的一端，其中

具有相反相位的时钟信号输入到相邻两个单元升压电路中的电容器的另一端中的每一个，以及

所述第一n沟道MOS晶体管的阱中的电位由源极-阱寄生二极管和漏极-阱寄生二极管提供，并且

最后一级中的单元升压电路是具有另一端连接到GND的电容器的升压输出电路。

2.根据权利要求1所述的升压电荷泵电路，其中，在所述第一n沟道MOS晶体管的阱和GND之间提供第二n沟道MOS晶体管，以及为了使电压升压，同相时钟信号输入到所述第二n沟道MOS晶体管的栅极以及所述最后一级单元升压电路以外的单元升压电路所包含的电容器的另一端。

3.根据权利要求1所述的升压电荷泵电路，其中，至少在所述第一n沟道MOS晶体管的阱和所述输入端之间、或在所述第一n沟道MOS晶体管的阱和所述输出端之间提供一电阻器。

4.根据权利要求1所述的升压电荷泵电路，其中，所述单元升压电路中至少之一的第一n沟道MOS晶体管提供有第一肖特基势垒二极管和第二肖特基势垒二极管中至少之一；所述第一肖特基势垒二极管具有连接到所述第一n沟道MOS晶体管的阱的阳极和连接到所述输出端的阴极，所述第二肖特基势垒二极管具有连接到所述第一n沟道MOS晶体管的阱的阳极和连接到所述输入端的阴极。

5.根据权利要求4所述的升压电荷泵电路，其中，在所述第一n沟道MOS晶体管的阱和GND之间提供第二n沟道MOS晶体管，以及为了使电压升压，同相时钟信号输入到所述第二n沟道MOS晶体管的栅极以及所述最后一级单元升压电路以外的单元升压电路所包含的电容器的另一端。

6.根据权利要求4所述的升压电荷泵电路，其中，至少在所述第一n沟道MOS晶体管的阱和所述输入端之间、或在所述第一n沟道MOS晶体管的阱和所述输出端之间提供一电阻器。

7.根据权利要求1所述的升压电荷泵电路，其中，每一单元升压电路的至少一部分或所述升压输出电路的至少一部分形成在SOI基底上。

8.根据权利要求1所述的升压电荷泵电路，其中，电源电压为1V或更少。

9.一种电荷泵电路，包括：

升压电路；

电容器，连接在所述升压电路的输出端和GND之间；

电压检测电路，用于检测所述升压电路的输出电压；

开关元件，用于在所述升压电路的输出端和负载之间提供连接，其中

所述升压电路是如权利要求1所述的升压电荷泵电路，并在所述电压检测电路检测到所述升压电路的输出电压超过任意值时接通所述开关元件。

10.一种升压电荷泵电路，包括：

多个单元升压电路，其中的每一个包括：第一p沟道MOS晶体管，使用其连接到栅极的一端作为输出端，并且使用另一端作为输入端；以及电容器，具有连接到所述第一p沟道MOS晶体管的输出端的一端，其中

所述第一p沟道MOS晶体管的阱中的电位由源极-阱寄生二极管和漏极-阱寄生二极管提供，并且最后一级中的单元升压电路是具有另一端连接到GND的电容器的升压输出电路。

11.根据权利要求10所述的升压电荷泵电路，其中，至少在所述第一p沟道MOS晶体管的阱和所述输入端之间、或在所述第一p沟道MOS晶体管的阱和所述输出端之间提供一电阻器。

12.根据权利要求10所述的升压电荷泵电路，其中，所述单元升压电路中至少之一的第一p沟道MOS晶体管提供有第一肖特基势垒二极管和第二肖特基势垒二极管中至少之一；所述第一肖特基势垒二极管具有连接到所述第一p沟道MOS晶体管的阱的阳极和连接到所述输出端的阴极，所述第二肖特基势垒二极管具有连接到所述第一p沟道MOS晶体管的阱的阳极和连接到所述输入端的阴极。

13.根据权利要求12所述的升压电荷泵电路，其中，在所述第一p沟道MOS晶体管的阱和所述输入端之间、或在所述第一p沟道MOS晶体管的阱和所述输出端之间提供一电阻器。

14.根据权利要求10所述的升压电荷泵电路，其中，每一单元升压电路的至少一部分或所述升压输出电路的至少一部分形成在SOI基底上。

15.根据权利要求10所述的升压电荷泵电路，其中，电源电压为1V或更少。

16.一种电荷泵电路，包括：

升压电路；

电容器，连接在所述升压电路的输出端和GND之间；

电压检测电路，用于检测所述升压电路的输出电压；

所述升压电路是根据权利要求11所述的升压电荷泵电路，并在所述电压检测电路检测到所述升压电路的输出电压超过任意值时则接通所述开关元件。