CN100576461C - 苯并环丁烯层沉积方法及凸点制作方法 - Google Patents

苯并环丁烯层沉积方法及凸点制作方法 Download PDF

Info

Publication number
CN100576461C
CN100576461C CN200710042348A CN200710042348A CN100576461C CN 100576461 C CN100576461 C CN 100576461C CN 200710042348 A CN200710042348 A CN 200710042348A CN 200710042348 A CN200710042348 A CN 200710042348A CN 100576461 C CN100576461 C CN 100576461C
Authority
CN
China
Prior art keywords
benzocyclobutene
layer
deposition method
transition zone
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710042348A
Other languages
English (en)
Other versions
CN101330018A (zh
Inventor
陈险峰
苏婕
高强
李明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710042348A priority Critical patent/CN100576461C/zh
Publication of CN101330018A publication Critical patent/CN101330018A/zh
Application granted granted Critical
Publication of CN100576461C publication Critical patent/CN100576461C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种苯并环丁烯层沉积方法，包括在晶圆表面依次形成钝化层、过渡层和苯并环丁烯层，并且所述过渡层的热膨胀系数小于苯并环丁烯层的热膨胀系数，并且大于钝化层的热膨胀系数。本发明苯并环丁烯层沉积方法可以避免苯并环丁烯与钝化层之间因热膨胀系数差异而引起的应力集中导致的劈裂失效。

Description

苯并环丁烯层沉积方法及凸点制作方法
技术领域
本发明涉及晶圆级封装工艺，特别涉及其中的苯并环丁烯层沉积方法及凸点制作方法。
背景技术
众所周知，封装技术其实就是一种将芯片打包的技术。这种打包对于芯片来说是必须的，也是至关重要的。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造，因此至关重要。封装也可以说是指安装半导体集成电路芯片用的外壳，不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁-芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，封装技术是集成电路产业中非常关键的一环。
目前，经过多年的发展，封装技术经历了从最初的针脚插入式实装技术到表面贴装技术再到球栅阵列端子BGA(ball grid array)型封装技术的转变，在BGA封装技术开始推广的时候，另外一种从BGA发展来的芯片规模封装(CSP，Chip Scale Package)也逐渐流行起来。与BGA相比，CSP的性能又有了革命性的提升。CSP封装可以让芯片面积与封装面积之比超过1∶1.14，已经相当接近1∶1的理想情况，绝对尺寸也仅有32平方毫米，约为普通的BGA的1/3。这样在相同体积下，内存条可以装入更多的芯片，从而增大单条容量。也就是说，与BGA封装相比，同等空间下CSP封装可以将存储容量提高三倍。CSP封装内存不但体积小，同时也更薄，其金属基板到散热体的最有效散热路径仅有0.2mm，大大提高了内存芯片在长时间运行后的可靠性，线路阻抗显著减小，芯片速度也随之得到大幅度的提高。CSP封装的电气性能和可靠性也相比BGA有相当大的提高。在相同的芯片面积下CSP所能达到的引脚数明显的要比BGA引脚数多的多(BGA以600根为限，CSP原则上可以制造1000根)，这样它可支持I/O端口的数目就增加了很多。此外，CSP封装内存芯片的中心引脚形式有效的缩短了信号的传导距离，其衰减随之减少，芯片的抗干扰、抗噪性能也能得到大幅提升，这也使得CSP的存取时间比BGA改善15％-20％。在CSP的封装方式中，内存颗粒是通过一个个锡球焊接在PCB板上，由于焊点和PCB板的接触面积较大，所以内存芯片在运行中所产生的热量可以很容易地传导到PCB板上并散发出去。CSP封装可以从背面散热，且热效率良好，运用CSP封装的内存可使传导到PCB板上的热量高达88.4％。另外由于CSP芯片结构紧凑，电路冗余度低，因此它也省去了很多不必要的电功率消耗，致使芯片耗电量和工作温度相对降低。
芯片规模封装(CSP)已改变了集成电路的设计和制造技术，较早的CSP类型与传统封装形式相同，也就是说，将晶圆片上芯片分离后，应用后端工艺进行封装，此传统工艺方法虽然使用后端设施运作良好，但是不能转变为最节省成本的封装方案。近来已出现较新的趋势，就是驱使封装向芯片尺寸方向的微缩，封装在切片之前直接在晶圆片上进行。微型表面贴装元器件(microSMD)是晶圆级芯片规模封装(CSP)，通常把CSP确定为封装的外部尺寸小于或等于内部芯片尺寸的120％以内，微型SMD主要优点在于，该封装是采用晶圆形式装配的，适合于标准表面贴装的加工工艺，最适合于下一代更快、更小，更轻和更节省成本的产品，其封装工艺步骤包括：(1)标准的晶圆前段制造工艺；(2)再分布连线沉积工艺；(3)凸点下金属层(UBM，Under-Bump Metallurgy)沉积；(4)晶圆凸点制造工艺。
在例如申请号为200410007435.5的中国专利申请中还能找到更多关于晶圆级封装工艺的介绍。
目前，在再分布连线沉积工艺中需要使用耐腐蚀性，可显影性，光敏性，绝缘性以及流动性好的苯并环丁烯薄膜来定义再分布电路的路径。然而，由于苯并环丁烯(BCB)薄膜的热膨胀系数与晶圆表面的钝化层的热膨胀系数相差很大，苯并环丁烯(BCB)薄膜的热膨胀系数在20-70E-6/℃的范围之内，而作为钝化层的材料，例如氮化硅的热膨胀系数在2.4-3E-6/℃左右，在晶圆凸点的回流加热工序中，苯并环丁烯(BCB)和氮化硅因受热而产生的收缩比相差大，结果使苯并环丁烯(BCB)产生较大的内应力，并产生由内应力引发的劈裂，最终导致晶圆的失效。
发明内容
本发明即是为了解决现有技术苯并环丁烯与晶圆表面钝化层之间由于热膨胀系数差异较大而引起的劈裂失效问题。
为解决上述问题，本发明提供了一种苯并环丁烯层沉积方法，包括提供具有钝化层的晶圆或晶片，在所述钝化层上形成过渡层，在所述过渡层上形成苯并环丁烯层。并且，所述过渡层的热膨胀系数小于苯并环丁烯层的热膨胀系数，并且大于钝化层的热膨胀系数。
本发明还提供了一种凸点制作方法，包括，
提供具有钝化层的晶圆或晶片，并在钝化层上依次形成过渡层和第一苯并环丁烯层；
对第一苯并环丁烯层进行曝光，显影定义出再分布连线金属的沟槽，蚀刻去除沟槽内的过渡层，并在沟槽位置电镀形成再分布连线层；
在晶圆或晶片表面形成第二苯并环丁烯层，通过对第二苯并环丁烯层进行曝光、显影定义出晶圆或晶片凸点的沟槽开口，从而曝露出再分布连线层；
在第二苯并环丁烯层开口位置的再分布连线层上形成凸点下金属层；
在凸点下金属层上电镀焊料；
回流焊料形成凸点。
所述过渡层的热膨胀系数为4E-6至10E-6/℃。
与现有技术相比，上述方案具有以下优点：上述方案通过在晶圆或晶片表面钝化层上形成苯并环丁烯层之前先生长一层热膨胀系数大于钝化层的热膨胀系数，并且小于苯并环丁烯层的热膨胀系数的过渡层，再在过渡层上形成苯并环丁烯层，避免了苯并环丁烯层与钝化层之间因热膨胀系数差异而引起的应力集中导致的劈裂失效。
附图说明
图1是本发明实施例苯并环丁烯层沉积方法流程图；
图2A至图2C是本发明实施例苯并环丁烯层沉积方法示意图；
图3是本发明实施例凸点制作方法流程图；
图4A至4I是本发明实施例凸点制作方法流程图。
具体实施方式
本发明苯并环丁烯层沉积方法和凸点制作方法的实质是在晶圆或晶片表面钝化层上形成苯并环丁烯层之前先生长一层热膨胀系数大于钝化层的热膨胀系数，并且小于苯并环丁烯层的热膨胀系数的过渡层，再在过渡层上形成苯并环丁烯层。
本发明苯并环丁烯层沉积方法通过较佳的实施例来进行详细说明以使得本发明工艺过程更加清楚。
如图1所示，本发明实施例苯并环丁烯层沉积方法包括下列步骤，
步骤s1，提供具有钝化层的晶圆。
步骤s2，在所述钝化层上形成过渡层。
步骤s3，在所述过渡层上形成苯并环丁烯层。
所述钝化层为氮化硅，所述过渡层为二氧化硅。
结合图1和图2A所示，晶圆10表面已经具有了一层铝垫层12，在晶圆表面形成一层钝化层11。钝化层11的作用在于保护晶圆的芯片里的器件和电路。所述钝化层11可以采用氮化硅或者氮氧化硅。下面以形成氮化硅的工艺为例，形成氮化硅可以采用化学气相沉积法，而较优的是采用离子增强型化学气相沉积法(PECVD)。离子增强型化学气相沉积就是采用增强的等离子体，增加淀积能量，增强的能量允许晶圆在最高450℃的条件下进行淀积。离子增强型化学气相沉积一般是在真空反应室中进行的，晶圆被送入反应室并且由真空系统把内部压力降低。在真空建立起来后，将反应室内充入反应气体，例如本实施例的氮化硅气体，并且该气体通过电极板或其他等离子体射频，在反应室内形成等离子体。安装在晶圆托架下面的辐射加热器加热晶圆，形成冷墙淀积系统。通过增强的等离子体增加淀积能量，从而使得淀积的薄膜均匀性更好。本实施例中反应室的压力为4.5-4.9torr，加热晶圆的温度为380-420℃，在形成氮化硅的时候在反应室中通入硅烷、氨气和氮气，所述硅烷的流量为598sccm，氨气的流量为263sccm，氮气的流量为8600sccm，所述氮化硅沉积的厚度在2500至6000埃，其中较佳的是3000埃。
结合图1和图2B所示，在完成表面钝化层11的沉积之后，接下来就需要在钝化层上形成过渡层12。过渡层12的作用在于使得苯并环丁烯在遇热膨胀时不致因为与钝化层的受热收缩比相差很大而产生很大的内应力，从而引起应力集中导致的劈裂失效。所述过渡层12可以采用热膨胀系数介于苯并环丁烯和钝化层之间的材料，一般为4E-6-10E-6/℃之间，例如4E-6/℃、4.3E-6/℃、6E-6/℃、7.2E-6/℃以及10E-6/℃等，其中较佳的为热膨胀系数为4.3E-6/℃的二氧化硅。下面以形成二氧化硅的工艺为例，形成二氧化硅可以采用热氧化法或常压或低压化学气相沉积法沉积而成。而较优的是采用离子增强型化学气相沉积法，参照形成氮化硅的方法，以四乙基正硅酸盐(TEOS)为硅源在氮化硅上沉积低密度型二氧化硅。本实施例中反应室的压力为4.5-4.9torr，加热晶圆的温度为380-420℃，所述二氧化硅的厚度在3800-4200埃，其中较佳的是4000埃。并且，由于二氧化硅的表面粗糙度较高，因此能够更好地与苯并环丁烯和钝化层黏结，从而更能够增强苯并环丁烯和钝化层的附着力。当然，形成过渡层12的方法并不仅限于所述的离子增强型化学气相沉积法，过渡层12的材料也不仅限于二氧化硅，如前所述，热膨胀系数介于4E-6-10E-6/℃之间，并且具有较好黏结力的材料都可以应用于本发明上。
结合图1和图2C所示，在完成了过渡层12的工艺之后，接下来就在过渡层12上形成苯并环丁烯层13。形成苯并环丁烯层的工艺采用本领域技术人员公知的技术，可以采用旋转涂层工艺，在常压、室温下、持续时间为25s-100s、转速为500-800rpm。所述苯并环丁烯层的厚度在4um至8um，但不仅限于所述的厚度。
如图3所示，本发明实施例的凸点制作方法包括下列步骤，
步骤s10，提供具有钝化层的晶圆，并在钝化层上依次形成过渡层和第一苯并环丁烯层；
步骤s11，对第一苯并环丁烯层进行曝光，显影定义出再分布连线金属的沟槽，蚀刻去除沟槽内的过渡层，并在沟槽位置电镀形成再分布连线层；
步骤s12，在晶圆表面形成第二苯并环丁烯层，通过对第二苯并环丁烯层进行曝光、显影定义出晶圆凸点的沟槽开口，从而曝露出再分布连线层；
步骤s13，在第二苯并环丁烯层开口位置形成凸点下金属层；
步骤s14，在凸点下金属层上电镀焊料层；
步骤s15，回流焊料形成凸点。
结合图3和图4A所示，晶圆100上已经具有了一层铝垫层101，依次在晶圆100表面形成钝化层102、过渡层103和第一苯并环丁烯层104的具体工艺步骤参照实施例1的描述，即首先使用离子增强型化学气相沉积法在晶圆100表面形成一层厚度为2500至6000埃的氮化硅作为钝化层102，其中较佳的氮化硅厚度为3000埃。接下来，同样使用离子增强型化学气相沉积法，以四乙基正硅酸盐(TEOS)为硅源在氮化硅上沉积低密度型二氧化硅作为过渡层103，形成的二氧化硅的厚度在3800-4200埃，其中较佳的是4000埃。然后，使用旋转涂层工艺在二氧化硅上形成厚度在4um至8um的第一苯并环丁烯层104。如前所述，形成所述钝化层102、过渡层103的方法并不仅限于离子增强型化学气相沉积法，并且钝化层102和过渡层103以及第一苯并环丁烯层104的厚度也都是根据实际的工艺需求而定的。
结合图3和图4B所示，由于苯并环丁烯具有可显影性及光敏性好的特性，因此可以充当光阻层的作用。对第一苯并环丁烯层104进行曝光，显影定义出再分布连线金属的沟槽的技术采用本领域技术人员公知的技术，首先通过再分布连线的掩膜图形对于第一苯并环丁烯层104进行曝光，曝光的光源可采用离子束或高压汞灯等，然后使用显影剂洗去再分布连线的金属的沟槽位置的苯并环丁烯，就能在第一苯并环丁烯层上形成沟槽开口了。
结合图3和图4C所示，接下来就需要蚀刻去除沟槽开口内的过渡层103曝露出铝垫层101。蚀刻去除过渡层103的工艺可采用湿法蚀刻的工艺，但根据本领域技术人员公知的技术并不仅限于湿法蚀刻工艺。
在去除了过渡层103曝露出铝垫层101之后，就可以通过电镀的方法形成再分布连线的金属层105，本发明实施例中的金属层105为铜，但不仅限于铜。结合图3和图4D所示，电镀的方法采用本领域技术人员公知的技术，以电镀铜为例，将晶圆置于包含铜离子的电镀液中，一般为硫酸铜等，然后将晶圆接阴极，将电镀液接阳极，并在阴极和阳极间通电，利用电场的作用就能在第一苯并环丁烯层104的开口位置上形成所需的铜层了。
结合图3和图4E所示，在完成了再分布连线的金属层105的工艺之后，在晶圆表面再形成第二苯并环丁烯层106，所述第二苯并环丁烯层106的厚度为4至8um，形成所述第二苯并环丁烯层106的方法也采用上述的涂层工艺。并且，结合图3和图4F所示，还是采用如上所述的曝光及显影的方法在第二苯并环丁烯层106上形成晶圆凸点沟槽的开口，并曝露出再分布连线的金属层105。
结合图3和图4G所示，根据上步骤形成的开口，在第二苯并环丁烯层106开口位置形成凸点下金属层107。形成凸点下金属层107的方法可采用在晶圆上通过溅射或者蒸发工艺形成凸点下金属层，凸点下金属层可以是钛、钛-钨合金、铜、镍等。
结合图3和图4H所示，在凸点下金属层107上电镀焊料层108的工艺为本领域技术人员公知的技术，这里就不再赘述了。焊料通常采用铅锡合金或纯锡。
结合图3和图4I所示，在完成电镀焊料层108之后，就需要进行回流工艺以形成焊料凸点。回流形成焊料凸点的工艺为在焊料层108上涂布助焊剂，然后在回流炉内保温回流，形成凸点108a。回流的温度在230-260℃。因为采用过渡层103，第一苯并环丁烯层104和作为钝化层102的氮化硅就不会直接接触，从而避免了以下情况：在晶圆凸点的回流加热工序中，苯并环丁烯和氮化硅因受热而产生的收缩比相差大，结果使苯并环丁烯产生较大的内应力，并产生由内应力引发的劈裂，最终导致晶圆失效。
综上所述，本发明苯并环丁烯层沉积方法和凸点制作方法通过在苯并环丁烯层和钝化层之间形成一层热膨胀系数介于苯并环丁烯层和钝化层之间的过渡层，均衡了苯并环丁烯产生的较大内应力，避免了苯并环丁烯产生较大内应力而引发劈裂的情况，提高了后续封装工艺的质量。

Claims (22)

1.一种苯并环丁烯层沉积方法，其特征在于，包括，
提供具有钝化层的晶圆；
在所述钝化层上形成过渡层；
在所述过渡层上形成苯并环丁烯层；
所述过渡层的热膨胀系数小于苯并环丁烯层的热膨胀系数，并且大于钝化层的热膨胀系数；
所述钝化层为氮化硅或氮氧化硅。
2.如权利要求1所述的苯并环丁烯层沉积方法，其特征在于，所述过渡层的热膨胀系数为4E-6至10E-6。
3.如权利要求2所述的苯并环丁烯层沉积方法，其特征在于，所述过渡层为热膨胀系数为4.3E-6的二氧化硅。
4.如权利要求3所述的苯并环丁烯层沉积方法，其特征在于，形成所述过渡层的工艺离子增强型化学气相沉积法。
5.如权利要求4所述的苯并环丁烯层沉积方法，其特征在于，所述二氧化硅的厚度为3800至4200埃。
6.如权利要求5所述的苯并环丁烯层沉积方法，其特征在于，所述二氧化硅的厚度为4000埃。
7.如权利要求1所述的苯并环丁烯层沉积方法，其特征在于，形成所述钝化层的工艺为离子增强型化学气相沉积法。
8.如权利要求7所述的苯并环丁烯层沉积方法，其特征在于，所述氮化硅的厚度为2500至6000埃。
9.如权利要求8所述的苯并环丁烯层沉积方法，其特征在于，所述氮化硅的厚度为3000埃。
10.如权利要求1所述的苯并环丁烯层沉积方法，其特征在于，形成苯并环丁烯层的工艺为涂层工艺。
11.如权利要求10所述的苯并环丁烯层沉积方法，其特征在于，所述苯并环丁烯层的厚度为4μm至8μm。
12.一种凸点制作方法，其特征在于，包括下列步骤，
提供具有钝化层的晶圆，并在钝化层上依次形成过渡层和第一苯并环丁烯层；
对第一苯并环丁烯层进行曝光，显影定义出再分布连线金属的沟槽，蚀刻去除沟槽内的过渡层，并在沟槽位置电镀形成再分布连线层；
在晶圆表面形成第二苯并环丁烯层，通过对第二苯并环丁烯层进行曝光、显影定义出晶圆凸点的沟槽开口，从而曝露出再分布连线层；
在第二苯并环丁烯层开口位置的再分布连线层上形成凸点下金属层；
在凸点下金属层上电镀焊料层；
回流焊料形成凸点；
所述过渡层的热膨胀系数小于第一苯并环丁烯层的热膨胀系数，并且大于钝化层的热膨胀系数；
所述钝化层为氮化硅或氮氧化硅。
13.如权利要求12所述的凸点制作方法，其特征在于，所述过渡层的热膨胀系数为4E-6至10E-6。
14.如权利要求13所述的凸点制作方法，其特征在于，所述过渡层为热膨胀系数为4.3E-6的二氧化硅。
15.如权利要求14所述的凸点制作方法，其特征在于，形成所述过渡层的工艺为离子增强型化学气相沉积法。
16.如权利要求15所述的凸点制作方法，其特征在于，所述二氧化硅的厚度为3800至4200埃。
17.如权利要求16所述的凸点制作方法，其特征在于，所述二氧化硅的厚度为4000埃。
18.如权利要求12所述的凸点制作方法，其特征在于，形成所述钝化层的工艺为离子增强型化学气相沉积法。
19.如权利要求18所述的凸点制作方法，其特征在于，所述氮化硅的厚度为2500至6000埃。
20.如权利要求19所述的凸点制作方法，其特征在于，所述氮化硅的厚度为3000埃。
21.如权利要求12所述的凸点制作方法，其特征在于，形成第一苯并环丁烯层和第二苯并环丁烯层的工艺为涂层工艺。
22.如权利要求21所述的凸点制作方法，其特征在于，所述第一苯并环丁烯层和第二苯并环丁烯层的厚度为4μm至8μm。
CN200710042348A 2007-06-21 2007-06-21 苯并环丁烯层沉积方法及凸点制作方法 Expired - Fee Related CN100576461C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710042348A CN100576461C (zh) 2007-06-21 2007-06-21 苯并环丁烯层沉积方法及凸点制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710042348A CN100576461C (zh) 2007-06-21 2007-06-21 苯并环丁烯层沉积方法及凸点制作方法

Publications (2)

Publication Number Publication Date
CN101330018A CN101330018A (zh) 2008-12-24
CN100576461C true CN100576461C (zh) 2009-12-30

Family

ID=40205743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710042348A Expired - Fee Related CN100576461C (zh) 2007-06-21 2007-06-21 苯并环丁烯层沉积方法及凸点制作方法

Country Status (1)

Country Link
CN (1) CN100576461C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578919A (zh) * 2012-07-26 2014-02-12 无锡华润上华科技有限公司 一种mos器件的钝化层形成方法以及一种mos器件
CN103094296B (zh) * 2013-01-23 2015-09-23 豪威科技(上海)有限公司 背照式cmos影像传感器及其制造方法
CN103175495B (zh) * 2013-02-27 2015-11-25 上海华力微电子有限公司 二氧化硅标准晶片及其制造方法

Also Published As

Publication number Publication date
CN101330018A (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
CN100556246C (zh) 配线基板的制造方法
CN100524725C (zh) 半导体装置及其制造方法
JP3908146B2 (ja) 半導体装置及び積層型半導体装置
US6740427B2 (en) Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same
CN102263084B (zh) 半导体芯片及具有堆叠芯片结构的半导体封装
CN102222647B (zh) 半导体裸片及形成导电元件的方法
US8115292B2 (en) Interposer for semiconductor package
CN102201351B (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN101699622B (zh) 半导体器件封装结构及其封装方法
US8044497B2 (en) Stacked die package
US20070228544A1 (en) Semiconductor package stack with through-via connection
US20110079917A1 (en) Interposer structure with passive component and method for fabricating same
US20130005144A1 (en) Electronic device
CN102157473A (zh) 半导体装置及其制造方法
TW201104797A (en) Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
CN105590900A (zh) 半导体装置及其制造方法
CN102326247A (zh) 用于集成电路的面对面(f2f)复合式结构
US20120225563A1 (en) Etching liquid for etching silicon substrate rear surface in through silicon via process and method for manufacturing semiconductor chip having through silicon via using the etching liquid
US8053868B2 (en) Wafer level chip scale package of image sensor and manufacturing method thereof
CN100576461C (zh) 苯并环丁烯层沉积方法及凸点制作方法
CN101154638B (zh) 半导体模块、便携式设备及半导体模块的制造方法
US20120153459A1 (en) Method for chip scale package and package structure thereof
CN100539053C (zh) 晶片级芯片尺寸封装方法
TW201242447A (en) Single layer BGA substrate process
KR101095055B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111117

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20190621