CN100570748C - 片内ee-prom编程波形发生 - Google Patents
片内ee-prom编程波形发生 Download PDFInfo
- Publication number
- CN100570748C CN100570748C CNB2005100795724A CN200510079572A CN100570748C CN 100570748 C CN100570748 C CN 100570748C CN B2005100795724 A CNB2005100795724 A CN B2005100795724A CN 200510079572 A CN200510079572 A CN 200510079572A CN 100570748 C CN100570748 C CN 100570748C
- Authority
- CN
- China
- Prior art keywords
- waveform
- voltage
- electric current
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
电路、方法和装置提供控制上升和下降时间以及精确峰值电压的波形。一个实施例提供了用于生成针对片内电容变化而加以调整的时钟信号和电流的电路。随后,该电流被用于生成波形的上升和下降沿。时钟信号被用于确定波形中的转变定时。带隙或类似参考电压被用于确定峰值电压。随后,用放大器电路增益该波形,且放大器电路的输出被用作为EE-PROM的编程电压波形。一个实施例进一步使用不相重叠的时钟来驱动电荷泵,它被用于生成用于放大器电路的远超出可用片内电源电压的电源电压。
Description
技术领域
本发明一般涉及在集成电路上生成波形,尤其涉及生成精确波形用于编程电可擦可编程只读存储器(EE-PROM)。
背景技术
EE-PROM被证明对系统和集成电路中的非易失性数据存储是极其有用的。它们对于存储电池管理装置中的系统数据、参考值和电位计特别有用。
但是,EE-PROM利用非常高的电压进行编程,例如14伏,这比正常操作期间集成电路可获得的电源电压高出许多。此外,期望用于编程EE-PROM的波形具有特定的特性。例如,峰值电压需精确,太高的电压会破坏或损坏个别存储单元,而太低的电压会造成不可靠的编程。
此外,编程电压从关闭状态过渡到编程电压的速率是很重要的。特别是,过快的上升和下降沿速率会破坏EE-PROM单元上的氧化物层。避免该氧化物破坏的一个解决方案是简单地放慢边沿速率。不幸地,这会导致过多的编程时间。例如,如果可在2秒中编程大存储器,则放慢边沿速率来避免氧化物破坏会导致5-10秒的编程时间。在晶片分类或最终测试时进行编程,则该过多的编程时间会导致测试时间增加和测试处理量减少。在系统级进行编程时,该过多的编程时间会破坏系统性能。
因此,需要一种电路、方法和装置,用于生成编程EE-PROM中使用的波形,以及波形可控制重复上升和下降时间和非常接近期望值的峰值电压的其它应用。
发明内容
因此,本发明的实施例提供电路、方法和装置,以提供控制上升和下降时间以及精确峰值电压和开关时间的波形。本发明的实例性实施例提供生成针对片内(on-chip)电容变化而加以调整的时钟信号和电流的电路。它们也可针对电阻、参考电压和其它变化而加以调整。
随后,电流和时钟信号用于生成精确的被较好控制的波形。特别是,电流被用于生成其上升和下降沿。此外,时钟信号精确地确定波形从上升到峰值和从峰值到下降部分的转变的定时。带隙或类似的参考电压被用于确定波形的峰值电压。
使用放大器电路增益精确生成的波形。放大器电路的输出被用作EE-PROM的编程电压波形。该实例性实施例进一步使用不相重叠的时钟来驱动电荷泵,它被用于生成用于放大器电路的远超出可用片内电源电压的电源电压。
虽然本发明的实施例特别适合于用于编程EE-PROM的波形,可以理解,本发明的实施例可用于为其它应用生成波形。本发明的实施例结合了这里描述的各种特点中的一项或多项。
本发明的实例性实施例提供了一种编程电可擦可编程只读存储器的方法。该方法包括:通过以下步骤生成第一波形:调整第一电流以补偿电容值的加工变化;生成与第一电流成比例的第二电流;生成与第一电流成比例的第三电流;利用第二电流在第一持续时间内将电容器从第一电压充电到第二电压;在第二持续时间内将电容器保持于第二电压;以及利用第三电流在第三持续时间内将电容器从第二电压放电到第一电压。
本发明的另一个实施例提供了一种集成电路。该集成电路包括:配置成提供第一波形的波形发生器,配置成接收第一波形和生成第二波形的放大器;以及配置成向放大器提供电源的电荷泵。第一波形包括具有上升沿速率的上升沿以及具有下降沿速率的下降沿,且对于集成电路上的电容变化,上升沿速率和下降沿速率不会明显变化。
本发明的又一个实例性实施例提供了另一种集成电路。该集成电路包括:具有多个控制输入和一输出的波形整形电路;耦合到所述波形整形电路输出的放大器电路;耦合到放大器的电荷泵;以及耦合到所述波形整形电路的电流调整电路。所述电流调整电路提供电流给波形整形电路,该电流针对电容加工变化而加以调整。
参考以下的详细描述和附图可获得本发明的性质和优点的更佳理解。
附图说明
图1说明了本发明实施例可生成的波形;
图2是与本发明实施例一致的波形发生器的示意图;
图3A-3D说明了图1部分波形的生成期间图2电路的简化电路模型,而图3E说明对于生成波形的每个部分都有效的简化模型电路;
图4是图2的波形发生器使用的波形整形电路或者作为本发明的其它实施例使用的波形整形电路的示意图;
图5是本发明的实施例可使用的电流调整电路的简化示意图;
图6是用作图2电路中的电荷泵或者作为本发明其它实施例中的电荷泵的电荷泵的简化示意图;
图7是可用作图2中的放大器或者作为本发明其它实施例中的放大器的放大器的简化示意图;以及
图8是说明根据本发明实施例的波形生成方法的流程图。
具体实施方式
图1说明了可由本发明实施例生成的波形。波形的幅度沿X轴102点绘于Y轴104上作为时间的函数。如其它附图一样,该图仅用于说明目的,而非限制本发明的可能实施例或者权利要求书。
波形具有线110指出的初始值。该初始值可以是零,即接地或VSS,或者其它合适的电压。例如,110处的值可以等于在有源装置中断开导通所要求的负电压。在该特殊实例中,在时间T1 162内,波形保持近似该初始值。
在T1 162后,波形的电压增加,如120所示。该电压在时间T2 164增加到如130所示的最终值。较好地控制该上升沿120。这样,在具有不同片内电容值的不同晶片上制造的不同装置都具有近似相等的边沿速率。控制该上升时间是很重要的,特别是如果波形被用于编程EE-PROM单元。如果上升时间太快,则存储器单元上的氧化物会受压和破坏。如果上升时间太慢,则需要额外的时间量用于编程整个存储器。
例如,通过用加以调整以补偿片内电容器值变化的电流对电容器充电来控制上升时间。该电流也可被调整以补偿片内电阻器值的变化和它们的温度系数。例如通过使用EEPROM寄存器、熔丝、齐纳管、熔通或其它合适的结构可修整片内电阻器。此外,可组合具有不同温度系数的不同电阻器类型,以减小总电阻器温度系数。例如,具有正温度系数的电阻器可与具有负温度系数的电阻器组合。或者,可以使用外部电阻器。本发明的实施例也可结合对补偿温度消隐的进一步改进措施。
在时间T3 165期间,波形维持峰值,如130所示。在本发明的特定实施例中,该峰值是编程EE-PROM存储器单元所需的电压。例如,在一个实施例中,该电压近似14伏。可利用多个带隙电压精确地设定这个电压。在各种实施例中,电压130可以通过保持电容器上的电荷来维持,或者通过推动电容器上的电压到固定电位来维持。
波形处于130表示的高电压的时间T3 165也被精确设定。如果该时间太短,则单元没有被完全编程并会出现错误。如果该时间太长,则用于整个存储器的编程时间变得过多。如上所述,这会导致测试处理量的问题或者系统错误。在本发明的特定实施例中,通过计数时钟周期数来精确地设定该持续时间。在该实施例中,调整时钟频率以补偿片内电容器变化。如前所述,本发明的进一步实施例也可补偿电阻器、电压和温度变化。
特别是,在一个实施例中,当上升沿120开始时,计数器开始计数时钟周期。在第一数量的时钟周期后,期望波形处于130所表示的电压。此时,波形被保持或推动到130所表示的电压。在第二数量的时钟周期后,下降沿140开始。
如上升沿120一起,下降沿140被调整到足够慢以避免氧化物受压,同时足够快以允许存储器快速编程。在时间T4 167后,波形再次达到其低值,这里由150表示。这样,在第三数量的时钟周期后,波形被保持或推动到零或其它低电压。
应注意,如果在时间T3 165和T5 169期间将波形推高或推低,就会造成波形中的“梯级”或不连续。特别是,如果波形在时间T2 164的末端处没有达到其峰值,则线120就具有到线130的断开或梯级。此外,该额外速率会破坏存储器单元。因此,本发明的实例性实施例将120的上升时间设定为比在时间T2 164的末端处达到峰值电压130所需的上升时间更快。按这种方式,可消除或减少可能的不连续。类似地,本发明的实施例可调整140的下降沿速率。
图2是与本发明实施例一致的波形发生器的示意图。包括波形整形电路210、放大器220和有关电路,以及电荷泵230。
波形整形电路接收大量控制输入,其每一个都可以是模拟或数字信号。在该特定实施例中,接收四个数字输入,即线212上的S0,线214上的S1,线216上的S2,以及线218上的S3。在线211上接收偏置电流。该波形整形电路在线225上提供波形整形信号给放大器220。
在本发明的特定实施例中,到波形整形电路210的四个数字控制输入中的每一个是接连有效的。特别是,线212上的S0在一时间间隔内高态有效,此后线214上的S1高态有效,之后是线216上的S2,接着是线218上的S3。
在该实施例中,波形发生以线212上的S0有效开始。如上所述,这使得线225上的波形整形信号值为零或其它合适的电压。在若干时间后,线214上的S1有效,且线225上的波形整形信号的电压增加到峰值。
在特定持续时间后,例如在一定数量的时钟周期后,线216上的S2有效。此时,线225上的波形整形信号被保持于最大值。在预定数量的时钟周期后,线218上的S3有效。当线218上的S3有效时,线225上的波形整形信号的值从其峰值电压降回到零。在另一个预定时间间隔或者预定数量的时钟周期后,线212上的S0重新有效,且保持低电压直到另一个单元要编程。在这些时间中的每一个期间,放大器电路将线225上的波形整形信号增益到线275上的可编程电压。
放大器220从波形整形电路210接收线225上的波形整形信号,将其增益到线275上用于EE-PROM VPROG的可编程电压。特别是,放大器220和有关电路增益线225上接收的波形整形信号并将其作为线275上的编程电压输出VPROG进行提供,其中所述有关电路包括晶体管M1240和M2 250,电阻器R0 264、R1 262和R2260,以及补偿电容器C1 266和电阻器R4 267。
电荷泵230接收差分不相重叠的线232上的时钟VCLK1和线234上的VCLK2,并将提供一电压,该电压高于提供给包括该波形生成电路的集成电路的电源电压。线285上的电荷泵的输出由电阻器R3 280隔离,其接着耦合到线275上的输出VPROG。
图3A-3D说明图1波形的各部分的生成期间图2电路的简化电路模型。图3A中,S0有效。在这种模式中,开关325将电容器Cx312短路到接地,从而使线315上的输出电压为零。
图3B中,S1有效。开关345断开且M1 330提供的电流流入电容器Cx340,从而对线335上的波形整形电压充电。此外,M1 330提供的电流被调整,用于电容器Cx340值的加工变化。电容器Cx340可以由薄氧化物电容器、MOS电容器、多晶电容器或其它集成电路电容性层形成。
图3C中,S2有效。这里,开关365闭合,短路电容器Cx360并将线355上的波形整形信号推动到线352上的电压。在本发明的特定实施例中,线352上的电压由带隙基准设定。按这种方式,波形整形电路生成的峰值电压在装置间一致并且被温度补偿。
图3D中,S3有效,开关385断开,允许晶体管M2 370将电容器Cx380放电。按这种方式,线375上的波形整形电压被放电回到零电压。
图3E示出了哪个简化模型电路对应于根据本发明实施例生成的波形的每个部分是有效的。在Y轴394上点绘波形幅度,作为X轴392上的时间的函数。最初,开关S0有效且波形输出线被短路到接地或者其它电位。此后,开关S1有效。此时,电容器被充电且波形电压增加,如384所示。在某些点,电容器被完全充电且达到386所表示的值。此后,开关S2有效且波形输出线被高态短路。
在电容器被完全充电之前期望开关S2保持不活动,否则在所形成的波形中会出现“梯级”。此后,开关S3有效且电容器放电。放电后,电容器再次被短路到接地。此外,期望在将其短路到接地前放电电容器以避免梯级或不连续。此外,开关有效的每个持续时间可以通过计数时钟信号的周期数来确定。如前所述,用于生成时钟信号的时钟电路可被偏置或被调整,以补偿时钟信号的频率,从而减小电容、电阻、电压和其它加工变化。这允许具有不同片内电容器、电阻器和参考电压的多个装置上的多个波形发生器分别产生类似的波形。
图4是图2的波形发生器使用的波形整形电路或者本发明的其它实施例使用的波形整形电路的示意图。该图包括反相器470和475,电流镜像装置M1 410、M2420、M3 430、M4 440和M5 450,以及开关460、462和464。
在线412上接收偏置电流Ibias。该电流由装置M1 410和M2 420镜像。M2 420漏极中的电流由装置M3 430镜像。M3 430生成栅极到源极电压,它可选择性地耦合到M4 440的栅极。按这种方式,在开关462的控制之下,M4 440可提供一电流,作为对电容器C4 480的充电电流,或者作为断开装置(开路)。
类似地,装置M5 450可镜像M2 420中的电流,从而在开关464控制下向电容器C4 480提供放电电流。开关460控制电容器C4 480将其第二端子耦合到线432上施加的带隙电压还是接地。
在该图和其它图中,示出了CMOS器件。在本发明的其它实施例中,可使用其它类型的器件。例如,可以使用双极装置、JFET或其它类型的器件。
图5是本发明实施例使用的电流调整电路的简化示意图。该图示出的电流调整电路包括主偏置或MBIAS电路510和振荡器520。该主偏置电路510向波形整形电路210提供调整了的电流。该波形整形电路210可以是图2中的波形整形电路210,或者是其它合适的波形整形电路。
主偏置电路510在线522上将电流提供给振荡器520。该电流部分确定线525上时钟信号FOUT的频率。主偏置电路510也在线211上将偏置电流Ibias提供给波形整形电路210。这些电流由线512上的比特B0、线514上的B1、线510上的B2以及线518上的B3予以调整。这些比特可以由可编程熔丝、可编程存储器单元或者其它合适的存储装置加以控制。
线525上时钟信号FOUT的频率部分由线522上由主偏置电路MBIAS510在线522上提供的电流大小确定。特别是,振荡器520利用等式:
I=CV/t,这可被再写成F=Iosc/CV,
其中F是振荡频率,C是电容值,V是通常温度不灵敏的电压,诸如带隙基准产生的电压,而Iosc是线522上提供的电流。
通常,利用放大器生成电流Iosc,以便在电阻上施加带隙电压(或者与带隙电压成比例的电压)。该电阻可以是片内或片外(off-chip)电阻器。使用片外电阻器的优点在于可以使用具有较高精度和较低温度漂移的片外电阻器。电阻也可以是片内电阻。使用片内电阻器就不需要外部元件,通常能节省器件插脚。片内电阻器通常具有由于加工变化引起的值的较大变化。此外,片内电阻器趋于具有较大的温度系数。本发明的特定实施例通过修整减小了片内电阻值的变化。这些特定实施例中的一些使用EEPROM寄存器,虽然也可使用其它修整电路,诸如熔丝、齐纳管、熔通或其它结构。此外,本发明的某些实施例通过将具有相反温度系数的不同电阻器类型组合以形成较低温度系数的片内电阻来减小片内电阻器的温度系数。片内电容器趋于具有较低的温度系数,且对带隙电压的温度系数相当低。
因此,如果使用片外电阻器在线522上生成Iosc,就可限制Iosc值的变化,而如果使用片内电阻器,则Iosc值的变化主要由片内电阻的变化引起。
电流Iosc由振荡器520接收。通常,振荡器520是利用该电流通过一电压使电容器充电和放电而产生电压的电路。每次电压转变时,产生时钟边沿。因此,振荡器的频率取决于电流、电容和电压,如以上等式所描述的。电容器通常是片内的,并具有相关的加工变化,尽管另一方面温度变化很小。如前所述,电压可以是带隙或有关电压。
因此,如果将片外电阻器用于在线522上生成Iosc,振荡器的频率变化主要取决于电容器变化。如果使用片内电阻器,则振荡器的频率变化主要取决于片内电容器和电阻器值的变化。
因此,线512上的电流Iosc以及线211上的电流Ibias可加以调整,以补偿片内电容、电阻和其它变化。特别是,要监控线525上振荡器520提供的信号的频率。线512上的比特B0到线518上的B3被修整,或加以设定或调整,以实现预定频率。随后,振荡器可用作时钟,确定所生成的波形各部分的持续时间。类似地,线211上的电流Ibias可用于设定用于所生成波形的上升和下降沿的充电和放电电流。
图6是用作图2电路中的电荷泵或本发明其它实施例中的电荷泵的电荷泵的简化示意图。该电荷泵包括二极管串,其由二极管连接的晶体管M1 610、M2 620,M3 630,M4 640,M5 650和M6 660,以及电容器C1 615,C2 625,C3 635,C4 645,C5655和C6 665构成。
电荷泵接收不相重叠的时钟,特别是线232上的VCLK1和线234上的VCLK2。这些时钟线耦合到交替的电容器。具体地,线232上的VCLK1连接到C2 625,C4 645和C6 665,而线234上的VCLK2连接到C1 615,C3 635和C5 655。这些电容器的另一个端子连接到二极管串中的晶体管之间的中间节点。
该结构基本形成“桶组”,其中电容器将电荷卸入二极管串,增加线275上的电压VPROG,高于线605上的电压VCC。
在所示实施例中,使用了六个二极管和六个电容器。在本发明的其它实施例中,可以使用其它数量的电容器和二极管。此外,虽然二极管连接的晶体管被示出用于该二极管串,但也可使用其它类型的二极管,例如可以使用p-n结。
图7是可用于图2的放大器或本发明其它实施例中的放大器的放大器的简化示意图。该图包括折叠共射共基放大器,具有含反相器770和开关780及785的启动电路。
图8是说明根据本发明实施例的生成波形的方法的流程图。在动作800中,调整时钟信号的频率。该调整可补偿片内电容器值的变化。该调整还可补偿片内电阻器、带隙和其它容差。在动作810中,调整第一电流,该调整也可补偿电容器以及电阻、带隙和其它容差。此外,在实际电路中,在监控时钟信号频率的同时调整电流。当实现所需频率时,例如通过烧断或不烧断一定数量的熔丝来设定电流。
在动作820中,将第一电流用于生成第二和第三电流,它们与该第一电流成比例。例如,第二和第三电流可以是第一电流的镜像形式。
在动作830中,利用第二电流对电容器从第一电压充电到第二电压。此时,计数一定数量的时钟周期。在与第一持续时间相对应的第一数量的时钟周期被计数时,假定波形已达到第二电压。此时,可推动波形到第二电压。如果这么作,为了避免不连续,期望第二电流稍许大于波形在第一持续时间内达到第二电压所需的电流。
在动作840中,在第二持续时间内在电容器上保持第二电压,该第二持续时间由时钟设定。这样,计数第二数量的时钟周期,以确定第二持续时间。
在第二持续时间后,利用第三电流,在第三持续时间中对电容器从第二电压放电到第一电压。在第三持续时间后,可使电容器到第一电压。此外,如果这么作,为了避免波形中的不连续,第三电流稍许大于波形在第三持续时间内达到第一电压所需的电流。
本发明的实例性实施例的以上描述用于说明和描述。其不旨在排他或限制本发明于所描述精确形式,且许多修改和变型都在以上教导的范围之内。选择和描述了实施例,以便最佳地说明本发明的原理和其实际应用,从而使本领域的熟练技术人员能最佳地在各种实施例中和以适于特殊使用的各种修改来使用本发明。
Claims (21)
1.一种生成用于编程电可擦可编程只读存储器的波形的方法,其特征在于,该方法包括:
通过以下步骤生成第一波形:
调整由偏置电路提供的第一电流,以补偿因加工工艺变化引起的电容值的变化;
生成与第一电流成比例的第二电流;
生成与第一电流成比例的第三电流;
利用第二电流在第一持续时间内对电容器从第一电压充电到第二电压;
在第二持续时间内将电容器保持于第二电压;以及
利用第三电流在第三持续时间内对电容器从第二电压放电到第一电压。
2.如权利要求1所述的方法,其特征在于,进一步包括:
调整时钟信号的频率以补偿所述电容值的变化;
使用该时钟信号来确定第二持续时间。
3.如权利要求2所述的方法,其特征在于,进一步包括:
在至少第四持续时间内将电容器保持于第一电压。
4.如权利要求2所述的方法,其特征在于,通过镜像第一电流生成第二电流。
5.如权利要求2所述的方法,其特征在于,第一持续时间大于出现氧化物受压的持续时间。
6.如权利要求2所述的方法,其特征在于,第一电压是零。
7.如权利要求2所述的方法,其特征在于,第一波形是电压波形。
8.如权利要求2所述的方法,其特征在于,第一波形被放大以生成第二波形。
9.如权利要求8所述的方法,其特征在于,第二波形用于编程电可擦可编程只读存储器的存储位置。
10.如权利要求1所述的方法,其特征在于,利用一方法调整第一电流,其包括:
测量第一信号的第一频率;以及
调整该第一信号的该第一频率。
11.如权利要求1所述的方法,其特征在于,利用一方法设置第一电流,其包括:
测量第一信号的第一频率;以及
通过修整第一电流来调整第一信号的第一频率。
12.一种集成电路,其特征在于,包括:
波形整形电路,它被配置成提供第一波形;
放大器,它被配置成接收第一波形和生成第二波形;以及
电荷泵,它被配置成向放大器提供电源,
其中第一波形包括具有上升沿速率的上升沿以及具有下降沿速率的下降沿,且对于集成电路上的电容变化,上升沿速率和下降沿速率不会明显变化,以及
其中所述波形整形电路包括:
电容器,具有第一节点和第二节点;
第一开关,将所述第一节点连接到第一电源端;
第一电流源,向所述电容器充电以产生上升沿;
第二开关,将所述第二节点连接到第二电源端;以及
第二电流源,给所述电容器放电以产生下降沿。
13.如权利要求12所述的集成电路,其特征在于,第一波形进一步包括上升沿之后和下降沿之前的高态时间间隔,其中该高态时间间隔具有一持续时间,且其中集成电路上的电容变化被补偿以减少持续时间内的变化。
14.如权利要求12所述的集成电路,其特征在于,第一波形和第二波形是电压波形。
15.如权利要求14所述的集成电路,其特征在于,第二波形被用于编程电可擦可编程只读存储器的存储位置。
16.如权利要求15所述的集成电路,其特征在于,电荷泵被配置成接收多个不相重叠的时钟信号和第一电源电压并进一步被配置成生成第二电源电压,该第二电源电压比第一电源电压高。
17.一种集成电路,其特征在于,包括:
波形整形电路,它具有多个控制输入和一输出;
放大器电路,它耦合到所述波形整形电路的输出;
电荷泵,它耦合到放大器;以及
电流调整电路,它耦合到所述波形整形电路,
其中所述电流调整电路包括:
振荡器,以及
主偏置电流发生器,向所述振荡器提供第一电流,向所述波形整形电路提供第二电流,
其中该第二电流针对因加工工艺变化引起的电容值的变化而予以调整,以及
其中所述波形整形电路包括:
电容器,具有第一节点和第二节点;
第一开关,将所述第一节点连接到第一电源端;
第一电流源,向所述电容器充电以在所述波形整形电路的输出产生上升沿;
第二开关,将所述第二节点连接到第二电源端;以及
第二电流源,给所述电容器放电以在所述波形整形电路的输出产生下降沿。
18.如权利要求17所述的集成电路,其特征在于,电流调整电路提供电流给波形整形电路,该电流也针对因加工工艺变化引起的电阻值的变化而加以调整。
19.如权利要求17所述的集成电路,其特征在于,波形整形电路的控制输入由具有一频率的时钟信号计时,其中针对所述电容值的变化调整时钟信号的频率。
20.如权利要求19所述的集成电路,其特征在于,也针对电阻值的变化调整时钟信号的频率。
21.如权利要求19所述的集成电路,其特征在于,波形整形电路提供由带隙基准确定的峰值电压。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US58104404P | 2004-06-17 | 2004-06-17 | |
US60/581,044 | 2004-06-17 | ||
US11/044,948 | 2005-01-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1725380A CN1725380A (zh) | 2006-01-25 |
CN100570748C true CN100570748C (zh) | 2009-12-16 |
Family
ID=35924762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100795724A Expired - Fee Related CN100570748C (zh) | 2004-06-17 | 2005-06-17 | 片内ee-prom编程波形发生 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7158412B2 (zh) |
KR (1) | KR100626799B1 (zh) |
CN (1) | CN100570748C (zh) |
TW (1) | TWI316714B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7158412B2 (en) * | 2004-06-17 | 2007-01-02 | Intersil Americas Inc. | On-chip EE-PROM programming waveform generation |
US7236410B2 (en) * | 2005-06-27 | 2007-06-26 | Intel Corporation | Memory cell driver circuits |
US7839715B2 (en) * | 2008-10-29 | 2010-11-23 | International Business Machines Corporation | SerDes double rate bitline with interlock to block precharge capture |
WO2010062285A1 (en) * | 2008-11-25 | 2010-06-03 | Linear Technology Corporation | Circuit, reim, and layout for temperature compensation of metal resistors in semi-conductor chips |
US8639853B2 (en) | 2011-07-28 | 2014-01-28 | National Intruments Corporation | Programmable waveform technology for interfacing to disparate devices |
US8692608B2 (en) * | 2011-09-19 | 2014-04-08 | United Microelectronics Corp. | Charge pump system capable of stabilizing an output voltage |
KR102081757B1 (ko) | 2013-06-26 | 2020-02-26 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
CN109658963B (zh) * | 2017-10-11 | 2020-11-17 | 华邦电子股份有限公司 | 电阻式存储器存储装置的操作方法 |
IT201800010482A1 (it) * | 2018-11-21 | 2020-05-21 | St Microelectronics Srl | Circuito a pompa di carica con scarica perfezionata e relativo metodo di scarica |
US10826388B2 (en) * | 2018-12-11 | 2020-11-03 | Texas Instruments Incorporated | Charge pump circuits |
CN110299173B (zh) * | 2019-07-05 | 2021-05-04 | 合肥联诺科技股份有限公司 | 一种用于nor flash编程处理的可控放电模块 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3380823B2 (ja) * | 1994-06-23 | 2003-02-24 | 三菱電機エンジニアリング株式会社 | 半導体記憶装置 |
US5943263A (en) * | 1997-01-08 | 1999-08-24 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
JP3581260B2 (ja) | 1998-09-14 | 2004-10-27 | 東芝デジタルメディアエンジニアリング株式会社 | パルス発生回路 |
KR20010020017A (ko) * | 1999-08-31 | 2001-03-15 | 서평원 | 파형 정형 및 채터링 제거 회로 |
JP2002343080A (ja) | 2001-05-16 | 2002-11-29 | Hitachi Ltd | 半導体集積回路装置 |
US6396743B1 (en) * | 2001-05-18 | 2002-05-28 | Silicon Storage Technology, Inc. | Control circuit for a non-volatile memory array for controlling the ramp rate of high voltage applied to the memory cells and to limit the current drawn therefrom |
US7015732B1 (en) * | 2004-01-05 | 2006-03-21 | National Semiconductor Corporation | Power-on reset circuit with low standby current and self-adaptive reset pulse width |
US7158412B2 (en) * | 2004-06-17 | 2007-01-02 | Intersil Americas Inc. | On-chip EE-PROM programming waveform generation |
-
2005
- 2005-01-26 US US11/044,948 patent/US7158412B2/en not_active Expired - Fee Related
- 2005-06-16 TW TW094119969A patent/TWI316714B/zh not_active IP Right Cessation
- 2005-06-16 KR KR1020050051963A patent/KR100626799B1/ko not_active IP Right Cessation
- 2005-06-17 CN CNB2005100795724A patent/CN100570748C/zh not_active Expired - Fee Related
-
2006
- 2006-11-30 US US11/565,039 patent/US7502264B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7158412B2 (en) | 2007-01-02 |
CN1725380A (zh) | 2006-01-25 |
TW200627465A (en) | 2006-08-01 |
KR20060086798A (ko) | 2006-08-01 |
US20050281115A1 (en) | 2005-12-22 |
TWI316714B (en) | 2009-11-01 |
KR100626799B1 (ko) | 2006-09-25 |
US7502264B2 (en) | 2009-03-10 |
US20080037325A1 (en) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100570748C (zh) | 片内ee-prom编程波形发生 | |
CN100433185C (zh) | 自刷新振荡器 | |
US5844404A (en) | Voltage regulator for semiconductor non-volatile electrically programmable memory device | |
US20020101277A1 (en) | Voltage boost circuits using multi-phase clock signals and methods of operating same | |
WO2011081767A1 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
US8120412B2 (en) | Voltage boosting system with slew rate control and method thereof | |
US20060202668A1 (en) | Fast voltage regulators for charge pumps | |
KR101504587B1 (ko) | 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로 | |
US6353559B2 (en) | Write circuit for a semiconductor memory device | |
CN104052264B (zh) | 负电荷泵调节 | |
CN1538453B (zh) | 升压电源电路 | |
US20070252640A1 (en) | Voltage regulator outputting positive and negative voltages with the same offsets | |
CN101110549B (zh) | 升压电路 | |
EP0840952A1 (en) | Accurate rc oscillator having peak-to-peak voltage control | |
EP1876600B1 (en) | Control integrated circuit of a charge pump | |
CN100511936C (zh) | 负电压输出电路 | |
US6424121B1 (en) | Voltage generator switching between alternating, first and second voltage values, in particular for programming multilevel cells | |
KR100332114B1 (ko) | 플래쉬 메모리 소자의 바이어스 레벨 생성회로 | |
US7236038B2 (en) | Pulse generator and method for pulse generation thereof | |
US20080042738A1 (en) | Internal voltage generator for use in semiconductor device | |
US20080309398A1 (en) | Multiplier circuit | |
CN114640324A (zh) | 一种低功耗周期脉冲产生电路 | |
CN100499331C (zh) | 降压电压输出电路 | |
US10770153B2 (en) | Charge pump drive circuit with two switch signals | |
Kim et al. | A high efficiency variable stage and frequency charge pump for wide range ISPP |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091216 Termination date: 20140617 |
|
EXPY | Termination of patent right or utility model |