CN100559575C - 晶片结构 - Google Patents
晶片结构 Download PDFInfo
- Publication number
- CN100559575C CN100559575C CN 200610099117 CN200610099117A CN100559575C CN 100559575 C CN100559575 C CN 100559575C CN 200610099117 CN200610099117 CN 200610099117 CN 200610099117 A CN200610099117 A CN 200610099117A CN 100559575 C CN100559575 C CN 100559575C
- Authority
- CN
- China
- Prior art keywords
- conductive trace
- soft
- projection
- bonding pads
- chip architecture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011241 protective layer Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
本发明是有关于一种晶片结构，其包括一基材、至少一晶片焊垫、一保护层、至少一软性凸块、至少一重配置导电迹线与一各向异性导电膜。基材具有一主动面，晶片焊垫配置于主动面上。保护层配置于主动面上，且暴露出晶片焊垫。多个软性凸块分别具有一顶面与一侧面，其中上述软性凸块中有些凸块完全配置于保护层上。重配置导电迹线的第一端与晶片焊垫电性连接，且重配置导电迹线的第二端覆盖于软性凸块的部分侧面与至少部分顶面。各向异性导电膜配置于位于软性凸块的顶面上的重配置导电迹线的第二端上。因此，晶片结构的晶片焊垫可借由软性凸块与重配置导电迹线而电性连接至相对应的承载器上的电性接点。
Description
技术领域
本发明涉及一种晶片结构，特别是涉及一种具有软性凸块的晶片结构。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(ICprocess)及集成电路的封装(IC package)。
在集成电路的制作中，晶片(chip)是经由晶圆(wafer)制作、形成集成电路、电性测试(electrical testing)以及切割晶圆(wafer sawing)等步骤而完成。晶圆具有一主动面(active surface)，其泛指晶圆的具有主动元件(active device)的表面。当晶圆内部的集成电路完成后，晶圆的主动面将配置有多个焊垫(bonding pad)，以使最终由晶圆切割所形成的晶片可经由这些焊垫而向外电性连接于一承载器(carrier)。
请参阅图1所示，其为现有的一种晶片结构的侧视示意图。现有晶片结构100包括一基材(substrate)110、多个晶片焊垫(chip bonding pad)120、一保护层(passivation layer)130与多个导电凸块(conductive bump)140。基材110具有一主动面112，而这些晶片焊垫120配置于主动面112上。保护层130覆盖主动面112，且暴露出这些晶片焊垫120。此外，这些导电凸块140分别配置于这些晶片焊垫120上，以作为电性连接至玻璃基板(glass substrate)(未绘示)的媒介。
然而，在玻璃基板上，被设计要与这些导电凸块140对应电性连接的这些电性接点(未绘示)有时由于布线设计或其他因素而无法完全与这些导电凸块140的位置对应对齐，进而使得这些晶片焊垫120无法对应电性连接至这些电性接点。因此，对于这些晶片焊垫120作进一步的重新配置(redistribution)的处理是必要的。
发明内容
本发明的目的是提供一种晶片结构，其晶片焊垫可借由软性凸块与重配置导电迹线而适于对应连接至承载器的电性接点。
为达上述或是其他目的，本发明提出一种晶片结构，其包括一基材、至少一晶片焊垫、一保护层、至少一软性凸块(compliant bump)、至少一重配置导电迹线(redistribution conductive trace)与一各向异性导电膜(anisotropic conductive film)。基材具有一主动面，晶片焊垫配置于主动面上。保护层配置于主动面上，且暴露出晶片焊垫。多个软性凸块分别具有一顶面与一侧面，其中上述软性凸块中有些凸块完全配置于保护层上。重配置导电迹线的第一端与晶片焊垫电性连接，且重配置导电迹线的第二端覆盖于软性凸块的部分侧面与至少部分顶面。各向异性导电膜配置于位于软性凸块的顶面上的重配置导电迹线的第二端上。
在本发明的一实施例中，上述部分重配置导电迹线可配置于保护层上。
在本发明的一实施例中，上述的软性凸块的顶面可为规则形状。
在本发明的一实施例中，上述的软性凸块的顶面可为规则形状。此外，上述的软性凸块的顶面可为矩形。
在本发明的一实施例中，上述的软性凸块的顶面可为规则形状。此外，上述的软性凸块的顶面可为圆形。
在本发明的一实施例中，上述的软性凸块的顶面可为规则形状。此外，上述的软性凸块的顶面可为环形。
在本发明的一实施例中，上述的软性凸块的顶面可为不规则形状。
在本发明的一实施例中，上述的软性凸块的数量可为多个。此外，上述这些软性凸块可排列为阵列(array)。
在本发明的一实施例中，上述的软性凸块的材质包括聚亚酰胺(polyimide)。
在本发明的一实施例中，上述的软性凸块的厚度可大于等于5微米且可小于等于11微米。
在本发明的一实施例中，上述的重配置导电迹线的第二端的表面粗糙度可大于0微米且可小于等于1微米。
在本发明的一实施例中，上述的重配置导电迹线的厚度可大于等于2微米且可小于等于6微米。
在本发明的一实施例中，上述的保护层的材质包括聚亚酰胺或苯并环丁烯(benzocyclobutene，BCB)。
基于上述，当晶片结构与承载器上的电性接点电性连接时，由于软性凸块与电性接点相对应连接，所以晶片焊垫可借由软性凸块与重配置导电迹线而电性连接至相对应的电性接点上。此外，由于软性凸块的材质较软，且软性凸块的侧面的一部分是未被重配置导电迹线所覆盖而暴露在外，因此当晶片结构与承载器彼此压合时，软性凸块可作适度的变形而仍维持晶片结构与承载器之间良好的电性连接的效能。另外，由于晶片焊垫可借由重配置导电迹线而连接至多个软性凸块，因此可增加晶片结构与承载器之间彼此电性连接的接触面积，及减少结合失败的机率。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是现有的一种晶片结构的侧视示意图。
图2A是本发明一实施例的一种晶片结构的俯视示意图。
图2B是图2A的晶片结构沿着线A-A的剖面示意图。
图2C是图2A的晶片结构沿着线B-B的剖面示意图。
100、200：晶片结构 110、210：基材
112、212：主动面 120、220：晶片焊垫
130、230：保护层 140：导电凸块
240：软性凸块 242：顶面
244：侧面 250：重配置导电迹线
260：各向异性导电膜 T1：软性凸块的厚度
T2：重配置导电迹线的厚度
具体实施方式
图2A是本发明一实施例的一种晶片结构的俯视示意图，图2B是图2A的晶片结构沿着线A-A的剖面示意图，而图2C是图2A的晶片结构沿着线B-B的剖面示意图。请参阅图2A、图2B与图2C所示，本实施例的晶片结构200包括一基材210、至少一晶片焊垫220(图2A示意地绘示6个)、一保护层230、至少一软性凸块240(图2A示意地绘示15个)与至少一重配置导电迹线250(图2A示意地绘示6条)。基材210具有一主动面212，这些晶片焊垫220配置于主动面212上。保护层230配置于主动面212上，且暴露出这些晶片焊垫220。
此外，各个软性凸块240具有一顶面242与一侧面244，其中各个软性凸块240至少部分地配置于保护层230上。另外，各个重配置导电迹线250的一端对应与这些晶片焊垫220的其中之一电性连接，且各个重配置导电迹线250的另一端对应覆盖各个软性凸块240的部分侧面244与至少部分顶面242。详言之，各个软性凸块240的侧面244有一部分是未被重配置导电迹线250所覆盖而暴露在外，且在本实施例中，这些重配置导电迹线250可依照设计需求部分地或完全地覆盖对应的这些软性凸块240的顶面242。
当晶片结构200与承载器(carrier)(例如是玻璃基板，但未绘示)上的多个电性接点(未绘示)电性连接时，由于这些软性凸块240与这些电性接点相对应连接，所以这些晶片焊垫220可借由这些软性凸块240与这些重配置导电迹线250而电性连接至相对应的这些电性接点上。因此，本实施例的晶片结构200可避免现有的晶片结构100(见图1)的这些晶片焊垫120与承载器的这些电性接点之间无法完全对应电性连接的缺点。此外，由于这些软性凸块240的材质较软(flexible)，且各个软性凸块240的侧面244有一部分是未被重配置导电迹线250所覆盖而暴露在外，因此当晶片结构200与承载器(carrier)彼此压合时，各个软性凸块240可作适度的变形而仍维持晶片结构200与承载器之间良好的电性连接的效能。
请参阅图2A所示，在本实施例中，各个软性凸块240的顶面242的外型可为规则形状，例如为矩形或环形。然而，各个软性凸块240的顶面242的外型亦可为圆形、其他规则形状或不规则形状。此外，就图2A的相对位置而言，在最下方的重配置导电迹线250的一端可覆盖多个软性凸块240，且这些软性凸块240可排列为阵列。在此必须说明的是，这些软性凸块240的顶面242的外型、这些软性凸块240的数量与排列方式可依照设计者的需求而改变，本实施例是用以举例而非限定本发明。
请参阅图2B所示，在本实施例中，有些软性凸块240可完全配置于保护层230上，且图2B中的重配置导电迹线250的一部份可配置于保护层230上，而保护层230的材质包括聚亚酰胺或苯并环丁烯。然而，请参阅图2C所示，在本实施例中，有一软性凸块240亦可配置于晶片焊垫220与保护层230上，且此软性凸块240可覆盖部分晶片焊垫220。请参阅图2A、图2B与图2C所示，在本实施例中，这些软性凸块240的材质包括聚亚酰胺，且各个软性凸块240的厚度T1(亦即各个软性凸块240的顶面242与保护层230之间的距离)可大于等于5微米且可小于等于11微米，若用数学式表示则为5μmT111μm。在此必须说明的是，实际上，这些软性凸块240的厚度T1可能有些许不同，亦即这些软性凸块240有高有低，但是各个软性凸块240的厚度T1仍可位于上述的范围之内。
此外，请再参阅图2B与图2C所示，在本实施例中，位于这些软性凸块240的顶面242上的这些重配置导电迹线250的一端的表面粗糙度(即最大高度粗糙度)可大于0微米且可小于等于1微米。各个重配置导电迹线250的厚度T2可大于等于2微米且可小于等于6微米。另外，本实施例的晶片结构200更包括一各向异性导电膜260(图2A省略绘示)，其配置于位于这些软性凸块240的顶面242上的这些重配置导电迹线250的一端上。各向并性导电膜260用以将位于这些软性凸块240的顶面242上的这些重配置导电迹线250的一端对应黏接与电性连接至承载器(未绘示)的这些电性接点(未绘示)。
综上所述，本发明的晶片结构至少具有下列优点：
一、当晶片结构与承载器上的多个电性接点(未绘示)电性连接时，由于这些软性凸块与这些电性接点相对应连接，所以这些晶片焊垫可借由这些软性凸块与这些重配置导电迹线而电性连接至相对应的这些电性接点上。
二、由于这些软性凸块的材质较软，且各个软性凸块的侧面的一部分是未被重配置导电迹线所覆盖而暴露于外，因此当晶片结构与承载器彼此压合时，各个软性凸块可作适度的变形而仍维持晶片结构与承载器之间良好的电性连接的效能。
三、由于这些晶片焊垫的其中之一可借由这些重配置导电迹线的其中之一而连接至多个软性凸块，因此可增加晶片结构与承载器之间彼此电性连接的接触面积，及减少结合失败的机率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (6)
1.一种晶片结构，其特征在于其包括：
一基材，具有一主动面；
至少一晶片焊垫，配置于该主动面上；
一保护层，配置于该主动面上，且暴露出该晶片焊垫；
多个软性凸块，分别具有一顶面与一侧面，其中上述软性凸块中有些凸块完全配置于该保护层上；
至少一重配置导电迹线，其中该重配置导电迹线的第一端与该晶片焊垫电性连接，且该重配置导电迹线的第二端覆盖于上述软性凸块的部分该侧面与至少部分该顶面；以及
一各向异性导电膜，配置于位于上述软性凸块的该顶面上的该重配置导电迹线的第二端上。
2.根据权利要求1所述的晶片结构，其特征在于其中所述的部分该重配置导电迹线配置于该保护层上。
3.根据权利要求1所述的晶片结构，其特征在于其中所述的软性凸块排列为阵列。
4.根据权利要求1所述的晶片结构，其特征在于其中所述的软性凸块的厚度大于等于5微米且小于等于11微米。
5.根据权利要求1所述的晶片结构，其特征在于其中所述的重配置导电迹线的第二端的部分表面，其粗糙度大于0微米且小于等于1微米。
6.根据权利要求1所述的晶片结构，其特征在于其中所述的重配置导电迹线的厚度大于等于2微米且小于等于6微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610099117 CN100559575C (zh) | 2006-07-27 | 2006-07-27 | 晶片结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610099117 CN100559575C (zh) | 2006-07-27 | 2006-07-27 | 晶片结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101114627A CN101114627A (zh) | 2008-01-30 |
| CN100559575C true CN100559575C (zh) | 2009-11-11 |
Family
ID=39022857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610099117 Expired - Fee Related CN100559575C (zh) | 2006-07-27 | 2006-07-27 | 晶片结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100559575C (zh) |
-
2006
- 2006-07-27 CN CN 200610099117 patent/CN100559575C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101114627A (zh) | 2008-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429532B1 (en) | Pad design | |
| EP2731134A1 (en) | Multi-chip module connection by way of bridging blocks | |
| US7763986B2 (en) | Semiconductor chip, film substrate, and related semiconductor chip package | |
| JP4379102B2 (ja) | 半導体装置の製造方法 | |
| WO2006129832A1 (en) | Semiconductor device and mounting structure thereof | |
| US9209159B2 (en) | Hidden plating traces | |
| JP3898350B2 (ja) | 半導体装置 | |
| US7528495B2 (en) | Chip structure | |
| US9093338B2 (en) | Semiconductor device having chip-on-chip structure | |
| CN101615605B (zh) | 半导体集成电路 | |
| KR20080059525A (ko) | 반도체 장치 | |
| CN100559575C (zh) | 晶片结构 | |
| JP2008103725A (ja) | 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法 | |
| KR101686140B1 (ko) | 반도체 칩 패키지 | |
| CN107731694B (zh) | 一种生物识别模组的组装方法、生物识别模组及移动终端 | |
| CN108962868B (zh) | 封装结构及其制法 | |
| JP4684433B2 (ja) | 接触・非接触兼用型ｉｃモジュールとその製造方法 | |
| CN101114626B (zh) | 晶片结构 | |
| KR0182510B1 (ko) | 탭 테이프를 적용한 칩 스케일 패키지 | |
| US7999370B2 (en) | Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same | |
| US11069587B2 (en) | Integrated semiconductor device and process for manufacturing an integrated semiconductor device | |
| CN210429792U (zh) | 一种电子设备 | |
| JP4221019B2 (ja) | 半導体装置 | |
| US20240186273A1 (en) | Semiconductor device | |
| KR100235107B1 (ko) | 탭 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091111 Termination date: 20210727 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |