CN100550349C - 制造旋转场效应晶体管的方法 - Google Patents

制造旋转场效应晶体管的方法 Download PDF

Info

Publication number
CN100550349C
CN100550349C CNB2006101444768A CN200610144476A CN100550349C CN 100550349 C CN100550349 C CN 100550349C CN B2006101444768 A CNB2006101444768 A CN B2006101444768A CN 200610144476 A CN200610144476 A CN 200610144476A CN 100550349 C CN100550349 C CN 100550349C
Authority
CN
China
Prior art keywords
grid structure
grid
ion
impurity range
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101444768A
Other languages
English (en)
Other versions
CN1971880A (zh
Inventor
A·布赖恩特
E·J·诺瓦克
B·A·安德森
罗明姬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1971880A publication Critical patent/CN1971880A/zh
Application granted granted Critical
Publication of CN100550349C publication Critical patent/CN100550349C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Abstract

一种用于制造旋转场效应晶体管的装置和方法。该方法包括提供衬底，所述衬底包括相互不平行的第一栅极结构和第二栅极结构。该方法还包括与所述第一栅极结构的边缘基本上垂直地进行第一离子注入，以形成第一杂质区，以及在不同于所述第一离子注入的方向且与所述第二栅极结构的边缘基本上垂直的方向进行第二离子注入，以在所述第二栅极结构的边缘下方形成第二杂质区。

Description

制造旋转场效应晶体管的方法
技术领域
本发明涉及一种半导体器件，更具体地涉及一种具有集成的旋转场效应晶体管(FET)的器件及其制造方法。
背景技术
场效应晶体管(FET，也称作MOSFET)依赖电场来控制在半导体材料中自由载流子浓度的电势以及由此控制在半导体材料中“沟道”的电导率。在栅极和源极端子之间施加的电压调制在FET的源和漏之间的电流。
利用在半导体制造领域中常用的半导体处理技术制造MOSFET。最常用的MOSFET是CMOS(互补金属氧化物半导体)集成电路，其是大部分数字电子器件的基础。FET也用在模拟器件中。在数字集成电路技术中，响应输入信号的输出信号是“开”或“关”，其被设计为确保利用尽可能小的能量和最大的噪音抑制来尽可能快速地使得输出信号从“开”的状态切换到“关”的状态(反之亦然)。在模拟集成电路技术中，输出信号连续地跟随输入信号。
对于用于数字应用的FET具有与用于模拟应用的FET不同的要求。例如，在数字应用FET中保持最小的沟道尺寸和由此最小的栅极长度是非常重要的；这会导致高的漏极电流和低的栅极电容，这两者都有助于加快开关速度。并且，在这样的短沟道FET中需要高的晕圈(Halo)浓度以通过栅保持对沟道的有效控制。因此在数字应用中对FET栅极保持良好的线宽控制是很重要的。通过比较，模拟应用通常要求更理想的输出特性，例如低的漏极电导(Gds)和良好的阈值电压容差和匹配。可以利用较长的沟道和由此较长的栅极长度FET，以及典型地利用较弱的晕圈剂量，获得这些特性。由此在这两种应用即模拟和数字应用之间，结构和电学的需求不同。
为了利用FET制造模拟和数字应用的集成电路，保持这些器件的不同掺杂和电学特性很重要。在这种情况下，在用于数字应用的FET的延伸和晕圈注入期间，保护用于模拟器件的FET很重要，反之亦然。这将确保用于数字FET的掺杂剂不会到达在这些步骤中不被掺杂的模拟FET栅极的沟道区下方。为了提供相互独立的模拟FET和数字FET的掺杂分布，必须选择性地覆盖(典型地利用光致抗蚀剂)一组器件例如模拟FET，同时进行用于第二组器件例如数字FET的延伸和晕圈离子注入，然后除去覆盖的抗蚀剂，选择性地覆盖第二组器件例如数字FET，并进行用于第二组器件的延伸和晕圈离子注入。这是一种昂贵且费时的工艺。
发明内容
在本发明的第一方面中，一种方法包括提供衬底，所述衬底包括第一栅极结构和第二栅极结构，所述第一栅极结构和所述第二栅极结构相互不平行。该方法还包括以与所述第一栅极结构的边缘基本上垂直的第一角度进行第一离子注入以形成第一杂质区，以及以与所述第一离子注入基本上垂直的第二角度进行第二离子注入以在所述第二栅极结构的边缘下方形成第二杂质区。
在本发明的另一方面中，该方法包括在衬底上沿第一方向形成至少第一栅极结构，以及在所述衬底上沿与所述第一方向基本上垂直的第二方向形成至少第二栅极结构。在不掩蔽所述至少第二栅极结构的情况下在所述至少第一栅极结构下方形成第一杂质区，以及在不掩蔽所述至少第一栅极结构的情况下在所述至少第二栅极结构下方形成第二杂质区。
在本发明的另一方面中，该方法包括提供衬底，所述衬底包括沿第一方向形成的第一栅极结构和沿与所述第一方向基本上垂直的第二方向形成的第二栅极结构。以与所述第一栅极结构的有源区基本上垂直且与所述第二栅极结构的有源区平行的第一角度进行第一离子注入，以在所述第一栅极结构的有源区中形成第一杂质区。该注入基本上不影响所述第二栅极结构的有源区。该方法还包括以与所述第二栅极结构的有源区基本上垂直且与所述第一栅极结构的有源区平行的第二角度进行第二离子注入，以在所述第二栅极结构的有源区中形成第二杂质区。该第二注入基本上不影响所述第一结构的有源区。
附图说明
图1和图2是根据本发明制造器件的方法的实施例的截面图；
图3A是根据本发明的实施例的顶部平面图；
图3B是根据本发明的实施例的顶部平面图；
图4是根据本发明用于第一类型器件和第二类型器件的延伸注入步骤的截面图；
图5是根据本发明用于第一类型器件和第二类型器件的晕圈注入步骤的截面图；
图6是根据本发明用于第一类型器件或第二类型器件的延伸和晕圈注入步骤的截面图；
图7是根据本发明用于与第一类型器件相关的一个或多个栅极的延伸和晕圈注入的顶视图；以及
图8是根据本发明用于与第二类型器件相关的一个或多个栅极的延伸和晕圈注入的顶视图。
具体实施方式
本发明涉及一种半导体器件，更具体地涉及一种改善在集成电路中FET的制造工艺的方法。根据本发明，在衬底上沿第一方向(例如X方向)形成第一结构的FET(例如具有高性能栅极)的沟道区，以及在衬底上沿另一方向(例如y方向)形成第二结构的FET(例如具有长沟道栅极)的沟道区。通过旋转该器件，在不需要掩蔽第二结构的FET的情况下，可以在第一结构的FET的沟道区上进行延伸和晕圈注入工艺。同样地，在不需要掩蔽第一结构的FET的情况下，可以在第二结构的FET的沟道区上进行延伸和晕圈注入工艺。因此，根据本发明，在制造器件期间可以省去特定的处理步骤，例如在第一结构的FET或第二结构的FET的掺杂期间省去掩蔽步骤。
参考图1，示出了用于根据本发明的实施例的起始结构的实例。本领域技术人员应该理解，该起始结构可以通过用于形成各自结构的适当方法中的任何一种形成。
在图1中，在衬底10上形成可选的氧化物BOX 12，并在可选的BOX12上形成SOI层14。在替换实施例中，衬底可以由任何合适的物质，包括硅、硅锗等形成。在SOI层14上形成栅极电介质16。在栅极介质16上形成有源栅电极(例如栅极)18。栅极介质16可以由例如氧化物、氮化物或高k材料形成，并可以包括例如SiO2。并且，栅极介质16可以在大约0.7nm到2nm的范围内，也可以根据具体应用不同于这些规格。栅极18可以由例如多晶硅形成。
在图1的实施例中，各栅极的有源栅电极18可以沿两个方向形成：沿着x轴和y轴。在这样的实施例中，例如沿x方向的栅极可以用于形成用于数字器件的FET，以及沿y方向的栅极可以用于形成用于模拟器件的FET(或反之亦然)。在一个实施例中，水平栅极是用于数字器件的在临界尺寸内形成的高性能栅极；而垂直栅极具有较长的栅极沟道，其具有优化的独特的延伸和晕圈，以满足模拟FET的要求(如下所述)。因此，根据本发明，可以放宽对长沟道的线宽控制。
本领域技术人员应当理解，形成起始结构的工艺可以包括在一个工艺步骤中沿水平和垂直方向都形成多个栅极。在替换实施例中，可以在第一步骤中形成第一组平行栅极，以及在第二步骤中形成与先前形成的平行栅极的方向基本上垂直的第二组平行栅极。以此方式，可以在单个晶片上提供多个用于形成FET的平行栅极。
另外，仍然参考图1，用于模拟器件的FET的栅极长度可以典型地比数字器件的栅极长度长。在一个示例性实例中，较短沟道器件(例如用于数字器件)的栅极形成在水平方向上，并且保持在用于数字应用的最小临界尺寸内，这允许优良的线宽控制和由此优良的CMOS性能。在一个实施例中，在垂直方向上的器件的栅极长度在90到5000nm的范围内。在一个实施例中，在水平方向上的器件的栅极长度在20到45nm的范围内。并且，通过在后续的工艺步骤中提供不同的掺杂剂浓度等，对用于模拟器件的栅极的电学要求的电特性将不同于对数字器件的电学要求的电特性。
参考图2，在一个实施例中，进行氧化工艺以修补和保护多晶栅极18的侧壁。在实施例中，氧化物可以热生长、通过任何已知的沉积工艺沉积，或者使用沉积和氧化的组合，以形成氧化层20。氧化层20可以在例如2nm到5nm的范围内，虽然其它范围也预期可用于本发明。
图3A示出了根据本发明实施例的顶部平面图。在该实施例中，栅极被表示成一个或多个与模拟器件相关的平行栅极18模拟以及一个或多个与数字器件相关的平行栅极18数字。在该实施例中，一个或多个栅极18数字可以是以相同的“水平”方向取向以使线宽控制最大化的短沟道高性能数字FET栅极；而一个或多个栅极18模拟是在与高性能栅极的取向垂直的方向上的长沟道栅极。
图3B示出了根据本发明的实施例的顶部平面图。在这个实施例中，FET 18b可以具有在参考图3A已经描述了的数字和模拟情况的取向之间的可变取向。根据具体应用，FET 18b可以是数字或模拟FET。并且，如图3B中所示，在实施例中，FET 18b具有比栅极18数字长的沟道长度。本实施例允许在模拟和数字极限情况之间选择FET特性的布局设置。即，在图3B的栅极18b的方向上，由于用于栅极18模拟和栅极18数字的数字和模拟注入工艺的部分剂量会到达栅极18b的有源沟道区的边缘下方，用于与模拟器件相关的栅极18模拟的注入工艺和用于与数字器件相关的栅极18数字的注入工艺都会影响栅极18b的有源沟道区。
图4表示用于垂直和水平取向的栅极的延伸注入工艺。在该工艺中，使用旋转角度的注入来分别优化用于模拟应用的水平FET的和用于数字应用的垂直FET的延伸，而不需要附加的掩膜。具体地，使用第一剂量和能量，在与第一组平行栅极垂直的平面内以第一倾斜角度进行第一组延伸注入；使用第二剂量和能量，在与第二组平行栅极垂直的平面内以第二倾斜角度进行第二组延伸注入。例如，对于数字FET通常希望在延伸区上方的栅极的较少重叠(lower overlap)，因此当注入数字延伸(在垂直于数字栅极的平面内)时使用的倾斜角度可以比用于模拟栅极的倾斜角小(即更接近垂直)，以及能量可以比用于模拟栅极的能量低。因此，对于水平取向的栅极使用“水平”角度注入，对于垂直取向的栅极使用“垂直”角度注入。
在一个示例性的实施例中，施主元素例如磷(P)、砷(As)、锑(Sb)等用于nMOSFET，以及受主元素例如硼(B)、铟(In)、氟化硼(BF2)等用于pMOSFET。在一个实施例中，对于每个与模拟器件相关的平行栅极和每个与数字器件相关的平行栅极，根据具体应用，以常用的能级和剂量进行掺杂。用于模拟器件的栅极的延伸区的典型掺杂剂剂量范围从5×1014cm-2到3×1016cm-2。作为示例性实例，用于延伸区的典型掺杂剂能级范围从0.1keV到10keV。
由于图4的延伸注入，该掺杂在SOI层14中提供约
Figure C20061014447600101
到
Figure C20061014447600102
的分布。本领域技术人员应该理解，在SOI层14中的分布以及在栅极18中的分布是非限制性的示例性实例，由此可以根据对于特定应用的具体能级和掺杂剂浓度而改变。
图5示出了晕圈注入工艺，表示水平和垂直栅极18数字、18模拟。利用从与晶片平面垂直的线倾斜的角度注入来注入晕圈区。在一个实施例中，通过用于nFET的四种倾斜注入，形成晕圈区。两种注入是以在数字栅极18数字的两侧下方注入，两种注入是以在模拟栅极18模拟下方注入的方式倾斜。可以利用从1×1013cm-2到2×1014cm-2范围的剂量、从1keV到100keV的掺杂剂能量和从10°到50°的倾斜角度由例如B、In、BF2等形成晕圈区。典型地，用于数字栅极的晕圈可以是较高的剂量以确保充分保护不受可伴随所需的短沟道长度的短沟道效应的影响。模拟栅极典型地采用在数字栅极的剂量的10％至50％的剂量。较低的晕圈剂量导致较低的漏电导和体效应，这两种都是通常希望的模拟器件性能。对于pFET型器件，晕圈区可以由例如P、As、Sb等形成。
图6和7分别示出了仅仅垂直栅极18模拟的注入工艺(例如延伸和/或晕圈)的截面图和平面图。通过示范性的图6可以看出，典型地以比延伸注入工艺的角度陡峭的角度(即离开垂直方向更倾斜的角度)进行晕圈注入工艺。如该图所示，平行于栅极18数字的有源沟道区且垂直于垂直栅极18模拟的有源沟道区进行注入工艺。在该注入工艺中，长沟道FET(例如栅极18模拟)具有优化的独特的延伸和晕圈，以满足模拟FET的要求。
由于离子不会显著地到达栅极18数字的有源沟道区的边缘下方，因此与数字注入工艺相比，图6表示的注入工艺较不显著地影响栅极18数字的有源沟道区。即，由于栅极18模拟的有源区的取向(例如，基本上垂直)和注入工艺的方向，仅仅栅极18模拟的有源区(垂直于栅极18数字的有源区)会受到图6的晕圈注入工艺的强烈影响。
另外，栅极相对于彼此的取向和注入的方向消除了在注入工艺期间对于栅极18数字上方的掩膜的需要。这主要是因为延伸/晕圈注入不会到达栅极18数字的有源沟道下方，例如，掺杂剂基本上平行于栅极18数字的有源沟道区的边缘注入，不会到达栅极18数字的沟道下方。在该工艺中，注入包括例如利用用于pMOSFET器件的施主元素例如P、As、Sb等，以及用于nMOSFET器件的受主元素例如B、In、BF2等掺杂器件。
如图7中所示，平行于栅极18数字的有源沟道区的边缘且垂直于垂直栅极18模拟的有源沟道区进行注入。这样，由于离子不会到达栅极18数字的有源沟道区下方，注入不会显著地影响栅极18数字的有源沟道区。因此，使用本发明的实施例，在栅极18模拟的注入期间，不必在栅极18数字上方形成掩膜，这主要是由于延伸/晕圈注入工艺不会到达栅极18数字的有源沟道下方。
在一个实施例中，栅极18数字的晕圈注入剂量高于栅极18模拟的晕圈注入剂量，并且在相对高的能量例如对于As 50keV下在2.2×1013cm-2到约4×1014cm-2的范围内。在该工艺中，注入包括例如利用用于pMOSFET器件的施主元素例如P、As、Sb等以及用于nMOSFET器件的受主元素例如B、In、BF2等掺杂器件。
参考图8，示出了水平栅极18数字的注入工艺(例如延伸和/或晕圈)的平面图。类似于图6的工艺步骤，典型地以比延伸注入工艺的角度陡峭的角度进行晕圈注入工艺。再次地，由于栅极18数字的有源区的取向(例如垂直)和注入方向，仅仅栅极18数字的有源区会受到注入工艺的影响。
在另一实施例中，可以包括其中栅极既不平行于模拟栅极也不平行于数字栅极的MOSFET。并且，设计这些器件以接收来自模拟和数字栅极的离子注入(例如延伸和/或晕圈离子注入)。作为这些设计考虑的结果，根据栅极取向的精确角度，具有第三取向的这些MOSFET可以具有与数字或模拟MOSFET的阈值电压不同的阈值电压。由此通过选择在数字和模拟栅极取向之间的取向，可以选择任何数量的MOSFET阈值电压。
现在应理解，通过垂直(正交)于用于形成数字器件的FET的栅极形成用于模拟器件的FET的栅极，在不需要额外的制造工艺的情况下可以进行晕圈和延伸注入工艺。通过实例，通过使用栅极的基本上垂直的取向和定向的注入，现在可能省去在延伸和晕圈注入期间用于水平栅极和垂直栅极的掩蔽步骤。这样，本发明的注入工艺可以控制用于模拟器件的栅极的阈值电压，同时最大化对FET的高性能数字栅极的线宽控制。另外，无论是模拟或数字应用，可以在单个芯片上实现FET的临界控制尺寸。
虽然根据示例性实施例描述了本发明，本领域技术人员将会理解，在所附权利要求的精神和范围内可以对本发明进行修改。

Claims (17)

1.一种方法，包括以下步骤：
提供衬底，所述衬底包括至少第一栅极结构和第二栅极结构，所述第一栅极结构和所述第二栅极结构相互不平行；
与所述第一栅极结构的边缘垂直地进行第一离子注入，以在所述第一栅极结构的边缘下方形成第一杂质区；以及
在与所述第一离子注入的方向不同且与所述第二栅极结构的边缘垂直的方向进行第二离子注入，以在所述第二栅极结构的边缘下方形成第二杂质区，
其中在所述第一离子注入后旋转所述衬底，以对准用于所述第二离子注入的所述第二栅极结构。
2.根据权利要求1的方法，其中所述第一和第二离子注入是晕圈和延伸注入。
3.根据权利要求1的方法，其中平行于所述第二栅极结构的沟道进行所述第一离子注入，以及平行于所述第一栅极结构的沟道进行所述第二离子注入。
4.根据权利要求1的方法，还包括提供第三栅极结构，所述第三栅极结构与所述第一栅极结构或所述第二栅极结构不平行，以及不平行于所述第三栅极结构进行所述第一离子注入和所述第二离子注入中的至少一者。
5.根据权利要求1的方法，其中所述第一栅极结构和所述第二栅极结构形成为相互垂直。
6.根据权利要求1的方法，其中在不掩蔽所述第二栅极结构的情况下对所述第一栅极结构进行所述第一离子注入，以及在不掩蔽所述第一栅极结构的情况下对所述第二栅极结构进行所述第二离子注入。
7.根据权利要求1的方法，其中所述第一栅极结构包括两个或多个平行的栅极。
8.根据权利要求1的方法，其中所述第二栅极结构形成为垂直于所述第一栅极结构，并且具有比所述第一栅极结构的沟道长度长的沟道长度。
9.根据权利要求1的方法，其中所述第一栅极结构形成数字器件的场效应晶体管，以及所述第二栅极结构形成模拟器件的场效应晶体管。
10.根据权利要求1的方法，其中所述第一杂质区和所述第二杂质区的结构和电学特性不同。
11.一种方法，包括以下步骤：
在衬底上沿第一方向形成至少第一栅极结构；
在所述衬底上沿与所述第一方向垂直的第二方向形成至少第二栅极结构；
在不掩蔽所述至少第二栅极结构的情况下在所述至少第一栅极结构下方形成第一杂质区；以及
在不掩蔽所述至少第一栅极结构的情况下在所述至少第二栅极结构下方形成第二杂质区，
其中在形成所述第一杂质区后旋转所述衬底90度。
12.根据权利要求11的方法，其中：
所述形成所述第一杂质区包括沿与所述至少第二栅极结构的有源沟道区平行的方向离子注入杂质；以及
所述形成所述第二杂质区包括沿与所述至少第一栅极结构的有源沟道区平行的方向离子注入杂质。
13.根据权利要求11的方法，其中所述第一杂质区和所述第二杂质区的结构和电学特性不同。
14.根据权利要求13的方法，其中以在1×1013cm-2到2×1014cm-2范围内的剂量掺杂所述第一杂质区，以及以在2.2×1013cm-2到4×1014cm-2范围内的剂量掺杂所述第二杂质区。
15.根据权利要求11的方法，其中所述形成所述第一杂质区包括使用包括硼、铟和氟化硼中的一者的第一掺杂剂，或包括磷、砷和锑中的一者的第二掺杂剂。
16.一种方法，包括：
提供衬底，所述衬底包括沿第一方向形成的第一栅极结构和沿与所述第一方向垂直的第二方向形成的第二栅极结构；
在不影响所述第二栅极结构的有源区的情况下，以与所述第一栅极结构的有源区垂直且与所述第二栅极结构的有源区平行的第一角度进行第一离子注入，以在所述第一栅极结构的有源区中形成第一杂质区；以及
在不影响所述第一栅极结构的有源区的情况下，以与所述第二栅极结构的有源区垂直且与所述第一栅极结构的有源区平行的第二角度进行第二离子注入，以在所述第二栅极结构的有源区中形成第二杂质区；
其中所述第一离子注入的步骤和所述第二离子注入的步骤在不掩蔽所述第一栅极结构或所述第二栅极结构的情况下进行，以及
其中在形成所述第一杂质区后旋转所述衬底90度。
17.根据权利要求1的方法，其中：
所述第一栅极结构包括两个或多个平行的栅极；
所述第二栅极结构具有比所述第一栅极结构的沟道长度长的沟道长度；
所述第一栅极结构形成数字器件的场效应晶体管，以及所述第二栅极结构形成模拟器件的场效应晶体管；
所述第一杂质区和所述第二杂质区的结构和电学特性不同；以及
所述第一和第二离子注入是晕圈和延伸注入。
CNB2006101444768A 2005-11-09 2006-11-08 制造旋转场效应晶体管的方法 Expired - Fee Related CN100550349C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/164,070 2005-11-09
US11/164,070 US7335563B2 (en) 2005-11-09 2005-11-09 Rotated field effect transistors and method of manufacture

Publications (2)

Publication Number Publication Date
CN1971880A CN1971880A (zh) 2007-05-30
CN100550349C true CN100550349C (zh) 2009-10-14

Family

ID=38004305

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101444768A Expired - Fee Related CN100550349C (zh) 2005-11-09 2006-11-08 制造旋转场效应晶体管的方法

Country Status (2)

Country Link
US (2) US7335563B2 (zh)
CN (1) CN100550349C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776726B2 (en) * 2006-05-04 2010-08-17 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
JP5980266B2 (ja) * 2014-05-14 2016-08-31 任天堂株式会社 情報処理システム、情報処理プログラム、情報処理装置、及び情報処理方法
US20220209012A1 (en) * 2020-12-28 2022-06-30 Texas Instruments Incorporated Two-rotation gate-edge diode leakage reduction for mos transistors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270226A (en) * 1989-04-03 1993-12-14 Matsushita Electric Industrial Co., Ltd. Manufacturing method for LDDFETS using oblique ion implantion technique
JP3778581B2 (ja) 1993-07-05 2006-05-24 三菱電機株式会社 半導体装置およびその製造方法
US5543337A (en) * 1994-06-15 1996-08-06 Lsi Logic Corporation Method for fabricating field effect transistor structure using symmetrical high tilt angle punchthrough implants
US5405795A (en) 1994-06-29 1995-04-11 International Business Machines Corporation Method of forming a SOI transistor having a self-aligned body contact
US5573961A (en) 1995-11-09 1996-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contact for a MOSFET device fabricated in an SOI layer
US5976937A (en) * 1997-08-28 1999-11-02 Texas Instruments Incorporated Transistor having ultrashallow source and drain junctions with reduced gate overlap and method
US6353245B1 (en) 1998-04-09 2002-03-05 Texas Instruments Incorporated Body-tied-to-source partially depleted SOI MOSFET
TW432545B (en) 1998-08-07 2001-05-01 Ibm Method and improved SOI body contact structure for transistors
US6387739B1 (en) 1998-08-07 2002-05-14 International Business Machines Corporation Method and improved SOI body contact structure for transistors
US6156589A (en) 1998-09-03 2000-12-05 Micron Technology, Inc. Compact SOI body contact link
US5965917A (en) 1999-01-04 1999-10-12 Advanced Micro Devices, Inc. Structure and method of formation of body contacts in SOI MOSFETS to elimate floating body effects
KR100336040B1 (ko) * 1999-04-23 2002-05-08 윤종용 할로 구조를 지닌 전계 효과 트랜지스터 및 제조 방법
KR100289810B1 (ko) * 1999-05-10 2001-05-15 김영환 반도체 소자 제조를 위한 할로 이온 주입 방법
US20010046740A1 (en) * 2000-05-23 2001-11-29 Youngmin Kim Low cost solution to integrate two different mosfet designs on a chip
US6429482B1 (en) 2000-06-08 2002-08-06 International Business Machines Corporation Halo-free non-rectifying contact on chip with halo source/drain diffusion
WO2002019396A1 (en) 2000-08-29 2002-03-07 Boise State University Damascene double gated transistors and related manufacturing methods
US6509241B2 (en) 2000-12-12 2003-01-21 International Business Machines Corporation Process for fabricating an MOS device having highly-localized halo regions
US6617214B2 (en) * 2001-04-23 2003-09-09 Motorola, Inc. Integrated circuit structure and method therefore
US6531365B2 (en) * 2001-06-22 2003-03-11 International Business Machines Corporation Anti-spacer structure for self-aligned independent gate implantation
JP2003068891A (ja) * 2001-08-24 2003-03-07 Hitachi Ltd 半導体記憶素子、半導体装置及びその制御方法
US6642579B2 (en) 2001-08-28 2003-11-04 International Business Machines Corporation Method of reducing the extrinsic body resistance in a silicon-on-insulator body contacted MOSFET
US7138318B2 (en) 2003-05-28 2006-11-21 Advanced Micro Devices, Inc. Method of fabricating body-tied SOI transistor having halo implant region underlying hammerhead portion of gate
US6943407B2 (en) * 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof

Also Published As

Publication number Publication date
US20070105326A1 (en) 2007-05-10
US7795098B1 (en) 2010-09-14
US7335563B2 (en) 2008-02-26
CN1971880A (zh) 2007-05-30

Similar Documents

Publication Publication Date Title
CN103000671B (zh) Mosfet及其制造方法
US7226843B2 (en) Indium-boron dual halo MOSFET
CN101647108B (zh) 在场效应晶体管中形成不对称叠加电容的结构和方法
KR20010050044A (ko) 소스/드레인 접합부에서 측방 도핑 분포를 급경사지게형성하는 방법 및 소자
EP0419128B1 (en) Silicon MOSFET doped with germanium to increase lifetime of operation
US4997782A (en) Fabrication of CMOS integrated devices with reduced gate length and lightly doped drain
WO2011056336A2 (en) Asymmetric epitaxy and application thereof
US8753944B2 (en) Pocket counterdoping for gate-edge diode leakage reduction
KR20020046322A (ko) 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법
US20080121992A1 (en) Semiconductor device including diffusion barrier region and method of fabricating the same
CN100550349C (zh) 制造旋转场效应晶体管的方法
CN100459076C (zh) 改善体接触绝缘体上硅(soi)场效应晶体管的方法
US20150155382A1 (en) Well Implant Through Dummy Gate Oxide In Gate-Last Process
US20090170257A1 (en) Method of manufacturing mos transistor
KR100650901B1 (ko) 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터
US20070298574A1 (en) Method of fabricating different semiconductor device types with reduced sets of pattern levels
CN102487084A (zh) Mosfet及其制造方法
CN103794501A (zh) 晶体管及其形成方法
CN102842603A (zh) Mosfet及其制造方法
KR100345431B1 (ko) 반도체 구조물 형성 방법
CN108630740B (zh) 半导体结构及其形成方法
CN111463284A (zh) N型fet及其制造方法
KR100508867B1 (ko) ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법
CN102842617A (zh) Mosfet及其制造方法
US20020068409A1 (en) Method of reducing junction capacitance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171106

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171106

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20181108

CF01 Termination of patent right due to non-payment of annual fee