CN100541382C - 电源减弱系数(psrr)高而且有曲率校正的带隙电压基准电路 - Google Patents

Abstract

这项发明提供一种包括PTAT和CTAT生成元件的电压基准电路。CTAT元件是在运算放大器附近的反馈配置中提供的，而且与接在放大器的输入端的PTAT生成元件结合。CTAT和PTAT元件的组合以提供电路输出电压的温度曲率校正的方式实现的。

Description

电源减弱系数(PSRR)高而且有曲率校正的带隙电压基准电路

本发明的技术领域

这项发明涉及带隙电压基准电路，具体地说，涉及PSRR高、有曲率校正而且漏失低的温度补偿带隙电压基准电路。

本发明的现有技术

带隙电压基准电路在技术上是广为人知的。它们是在需要提供在宽广的操作温度范围内与温度无关的稳压电源的场合实现的。通常，它们是通过把发射极-基极电压(即，CTAT电压或与绝对温度互补的电压)的正温度系数与两个晶体管的发射极-基极电压差(即，PTAT电压或与绝对温度成比例的电压)的负温度系数结合起来工作的，两个晶体管在不同的电流密度下工作，以产生温度系数实质上为零的基准电压。

这样的电压基准电路的一个例子是在New Developments inIC Voltage Regulators(集成电路电压调节器的新发展)，IEEEJournal of Solid State Circuits，VolSC-6No 1，1971年2月，第2-7页中描述的。然而，与这种传统的电压基准电路相关联的问题之一是虽然带隙电压输出与温度的一次函数无关，但是业已发现这个标准电路的输出包括随TlnT变化的项，其中T是绝对温度而“ln”是自然对数函数。图1是表现这种电路的输出电压的例子的曲线图。显然，输出呈现“弓形”响应。这条曲线表明基准电压在某个温度范围内不保持恒定不变，所以不能实现理想的与温度无关的电压基准。

解决这个问题的改进是Jonathan M.Audy推荐的而且是在转让给本发明的受让人的美国专利第5,352,973号中描述的。在这份专利权中，Audy描述怎样通过补偿TlnT项消除弯曲。这是通过把校正电路加到标准带隙落实上实现的。图2展示Audy实现的电路。虚线右边的电路是有以PTAT电流操作的两个晶体管Q1和Q2的标准带隙电路。曲率消除电路被展示在虚线的左边。在这个电路中，晶体管Qc1与主电路中的Q2完全相同，但是它借助放大器A2以恒定不变的电流操作。人们将会被理解，当两个晶体管Q2和Qc1以同样的基极-发射极电压操作，而且Q2以PTAT电流操作而Qc1以恒定不变电流操作的时候，结果是两个发射极之间的TlnT形式的电压。这个电压通过Rc产生电流，而且这是校正电流。

尽管上述的这个电路实质上消除了输出电压的曲率效应，但是存在与其落实相关联的不足。人们能看到，当校正晶体管的接线端与运算放大器的反转输入端和非反转输入端以及输出端连接的时候，为了操作，显然需要电压在晶体管的三个接线端上自由运动。在标准的CMOS工艺中，通常只有两种类型的双极性晶体管可用，一个接线端永久地与基体连接的寄生基体双极性晶体管器件和性能非常差的横向双极性晶体管器件。所以，这种落实无法直接在标准的CMOS中实现。

所以，需要提供适合解决这个与现有技术相关的问题的电路系统和方法。

本发明的概述

本发明的曲率校正方案专注于这些需要及其它，该方案提供用CMOS技术实现的带隙电压基准电路。

依照本发明的第一实施方案，提供一种有电源电压而且适合提供有温度曲率校正的输出电压基准的带隙电压基准电路。该电路包括有反转输入节点、非反转输入节点和输出节点的运算放大器。第一组电路元件与运算放大器耦合并且适合在运算放大器的输入节点产生PTAT(与绝对温度成比例的)电流。适合产生CTAT(与绝对温度互补的)电流的第二组电路元件是按反馈配置提供的，以使运算放大器的输入节点与运算放大器的输出节点耦合。第一和第二组电路元件产生的PTAT和CTAT电流在运算放大器的输入节点合并，以便在输出节点提供输出电压的温度曲率校正，借此在输出电压基准节点提供电压基准。

从愿望上说，第一组电路元件和第二组电路元件都与输出电压基准节点耦合。第一组和第二组电路元件也可以与电源电压分开。

通常，第一组电路元件包括与运算放大器的反转输入节点耦合的第一对叠层晶体管和与运算放大器的非反转输入节点耦合的第二对叠层晶体管，第一和第二对叠层晶体管在面积方面是按比例缩放的，以便在第一对叠层晶体管和第二对晶体管之间产生PTAT电压，PTAT电压在运算放大器的输入节点提供PTAT电流。

第一组电路元件可以进一步包括第一个电阻和第二个电阻，第一个电阻是在第二对叠层晶体管的公共节点和地之间提供的，而第二个电阻是在运算放大器的输出节点和第二对叠层晶体管的公共节点之间提供的。在这样的配置中，第一个和第二个电阻的数值通常相等，借此保证第二对叠层晶体管中的晶体管以PTAT电流操作。

第一组电路元件可以进一步包括第三和第四个电阻，第三个电阻接在运算放大器的输出节点和运算放大器的反转节点之间，而第四个电阻接在所述反转节点和第一对叠层晶体管之间，而且第三个与第四个电阻的数值比是整数比，借此减少失谐，而且保证输出电压尽可能准确。

第二组电路元件通常是为在第一对叠层晶体管的公共节点提供CTAT电流而安排的。

第二组电路元件可以进一步在第一对叠层晶体管的公共节点提供PTAT电流。

在优选的实施方案中，第二组电路元件包括电流反射镜。从愿望上说，第三对叠层晶体管可以在第二组电路元件里面提供，电流反射镜与运算放大器的输出节点耦合，而第三对叠层晶体管的公共节点与电流反射镜的一个接线端耦合，以致第二组电路元件在第一对叠层晶体管的公共节点提供PTAT和CTAT电流的组合，CTAT电流由从电流反射镜产生的输出电流提供，而PTAT电流由从第三对叠层晶体管产生的输出电流提供。

第二组电路元件从愿望上说有第一组电流反射镜和第二组电流反射镜，第一组电流反射镜在第一对叠层晶体管的公共节点提供电流，而第二组电流反射镜在运算放大器的反转节点提供电流，第一和第二组电流反射镜与它们各自的节点耦合在运算放大器的输出节点提供对预期数值的电压调节。

在这样的实施方案中，第二组电路元件可以进一步包括接在第一组电流反射镜和地之间的第五个电阻，第一、第二和第五个电阻适合提供输出电压的温度曲率校正。

参照下面的附图和描述，本发明的这些和其它特征将得到更好的理解。

附图简要说明

图1是基本带隙电压基准电路的典型的TlnT温度偏差曲线图，

图2是实质上补偿基本带隙电压基准电路的温度偏离的已知的带隙电压基准电路的示意图，

图3是依照本发明在温度偏差方面提供补偿的电路的结构的方框图，

图4是依照本发明在温度偏差方面提供补偿的电路的第一实施方案的示意图，

图5是依照本发明的第二实施方案的示意图，而

图6是依照本发明的第三实施方案的示意图。

本发明的详细描述

图1和2已根据现有技术予以描述。

图3展示适合在基准电压方面补偿温度偏差的本发明的电路的方框图300。它包括运算放大器301、第一个电路块302和第二个电路块303。第一个电路块302包括为了在与运算放大器301的输入节点耦合时提供带隙电压基准电路而配置的第一组电路元件。从愿望上说，这个带隙电压基准电路在运算放大器301的输入节点产生PTAT电流。依照本发明，第二个电路块303与运算放大器301的输出节点耦合，以便补偿通常出现在带隙电压基准电路中的温度曲率分量。第二个电路块303包括在反馈配置中提供的第二组电路元件，以便将运算放大器301的输出节点经由第一个电路块302与运算放大器的输入节点连接。第二组电路元件适合至少产生CTAT电流，而且在本发明一些实施方案中，也可以提供PTAT电流。依照本发明，由第一和第二组电路元件产生的PTAT和CTAT电流在运算放大器的输入节点以这样的方式合并，以便在输出节点提供输出基准电压的温度曲率校正。

现在将参照附图进一步描述这项发明，其中图4到6是依照本发明适合对传统上出现在带隙电压基准电路的输出中的曲率实现校正而且用CMOS技术实现的电路的可仿效的实施方案。图3所示的第一个示意电路块302和第二个示意电路块303将参照基本带隙电路和为实现温度曲率校正提供的校正电路予以描述。

图4中用虚线框1包围起来的部分是基本带隙电压基准电路，它如同前面在段落“本发明的现有技术”中描述的那样受制于温度曲率偏差。它由四个晶体管Q1、Q2、Q3和Q4，运算放大器A和电阻r1、r2、r3、r4组成。依照本发明的这个实施方案，如在虚线框外面所示，校正电路被加到基本的带隙电压基准电路上，以实现曲率校正。

校正电路包括两个PMOS晶体管(MP1和MP2)、两个双极性晶体管Q5、Q6和三个电阻r5、r6、r7。MP1和MP2的控制极被连接在一起，MP1的控制极还与Q5的发射极短路。MP1和MP2通常以不同的漏电流操作。MP1和MP2两者的源极被接到放大器A的电压基准输出端(V_ref)上。MP1的漏极被接到Q3的发射极上。Q5的发射极被接到Q6的基极上。r6被接在V_ref和Q6的发射极之间。Q6的发射极经由r7被接到Q3的发射极上。Q5的基极接地。Q5和Q6两者的集电极也接地。r5被接在Q1的基极和发射极之间。

在标准的电压基准电路中，晶体管Q1、Q2、Q3和Q4通常用PTAT电流偏置。然而，增加本发明的校正电路把CTAT电流引进这个电路。

参照图4的电路，它可以表示，如果r2＝4r1，那么放大器的输出基准电压能用下式给出：

V_ref＝V_beQ1+V_beQ2+r₂ΔV_be/r₁＝V_beQ1+V_beQ2+4ΔV_be  (1)

其中：ΔV_be＝V_beQ1+V_beQ2-V_beQ1-V_beQ1              (2)

依据标准技术，ΔV_be和温度之间的关系是已知的，它将被定义为：

ΔV_be＝ΔV_be0T/T₀                            (3)

其中T是工作温度，T₀是任意的基准温度，而ΔV_be0是T₀下的ΔV_be。

它还表明，对于以PTAT电流操作的单一晶体管，基极-发射极电压是：

V_be＝V_g0-(V_g0-V_be10)T/T₀-(σ-1)(kT/q)lnT/T₀      (4)

其中：

V_g0是外推到绝对零度温度(0K)的带隙电压，

σ是饱和电流温度指数，

k是波尔兹曼常数，

V_be10是T₀下的V_be1，而

q是电子电荷。

人们从图4的电路能理解和观察到，MOSFET MP2设定的晶体管Q5的发射极电流是：

I_Q5e＝β(V_be1+4ΔV_be-V_T)²/2            (5)

其中β是MOSFET的传导参数。

通过替换等式(4)并且忽略其最后一项，这个等式可以被重写为：

I_Q5e＝β[V_G0-V_T-(V_G0-V_be10-4ΔV_be0)T/T₀]²/2    (6)

人们将领会到，这个电流有三个分量：一个与温度无关，一个与T成比例(PTAT)，一个与T²成比例。主要贡献将被理解为起因于提供PTAT电流的分量。

人们能看到，当MP1的纵横比“n”倍于MP2的时候，MP1的漏极电流被按比例缩放，“n”倍于I_Q5e。人们将理解，通过Q₃的发射极的电流将是MP1的漏极电流和流过电阻r7的电流的总和。如果Q1、Q2、Q3，Q4有相同的发射极面积而且n1＝n2，那么：

I_Q3e＝(V_be1+ΔV_be/2)/r₇+IQ_5e/n        (7)

这个发射极电流是CTAT和PTAT电流的组合，因为V_be1是CTAT电压，ΔV_be是PTAT电压，而I_Q5e实质上是PTAT电流。如果PTAT和CTAT分量很好地平衡，那么Q3的发射极电流与温度无关。我们从图4的电路也能看到，如果r4＝r5，那么：

_Q1e＝I_r4-I_r5＝(2V_be1+4ΔV_be-V_be1)/r₄＝4ΔV_be/r₄；

I_Q2e＝I_r3＝4ΔV_be/r₃；而

I_Q4e＝I_r1＝ΔV_be/r₁                    (8)

人们将领会到，因为这些电流均来自ΔV_be，所以这些电流每个都是PTAT电流。

把这些等式(8)代入等式(2)，我们得到：

$\mathrm{\Δ}{V}_{\mathrm{be}}=\frac{\mathrm{kT}}{q}\ln \frac{4^2\mathrm{\Δ}{V}_{\mathrm{be}0}\frac{T}{T_0}}{(2V_{\mathrm{be}1}+\mathrm{\Δ}{V}_{\mathrm{be}}+\frac{2r_7}{n}{I}_{Q5e})}\frac{{2r}_1{r}_7}{r_3{r}_4}{n}_1{n}_2=$

(9)

$=\frac{\mathrm{kT}}{q}\ln \left(\frac{4^2\mathrm{\Δ}{V}_{\mathrm{be}0}}{({2V}_{\mathrm{be}1}+\mathrm{\Δ}{V}_{\mathrm{be}}+\frac{2r_7}{n}{I}_{Q5e})}\frac{{2r}_1{r}_7}{r_3{r}_4}{n}_1{n}_2\right)+\frac{\mathrm{kT}}{q}\ln \left(\frac{T}{T_0}\right)$

如同式(9)所示，ΔV_be有两个分量，一个是K₁T的形式的PTAT，而呈K₂TlnT的形式。

回到最初用于V_ref的等式(1)并且依据等式(9)和等式(4)置换，V_ref可以被重写为：

V_ref＝2V_be1+4ΔV_be＝2V_g0-2(V_g0-V_be10)T/T₀-[2(σ-1)kT/q]ln(t/T₀)+4ΔV_be        (10)

人们能看到，通过适当地按比例缩放等式(10)中的PTAT、CTAT和曲率分量，我们获得：

V_ref＝2V_g0

从这个等式，人们清楚地看到，输出电压曲率项已被除去。

人们应该注意到，为了保证Q1以PTAT电流操作，应该选择电阻r5等于r4。电阻比r2/r1也应该选择给出整数比，因为这将减少失谐。

所述电路的优势之一是所有产生V_be和ΔAV_be的电流都是从恒定不变的输出电压而不是电源电压产生的。这导致电源减弱系数(PSRR)数值超过100dB。另一个优势是所述单元固有地用非常低的输出阻抗缓冲以及有非常低的噪声。人们将领会到在这个第一实施方案中提供的曲率校正利用许多电阻。虽然这确实提供了一种校正电路，但是这种体系结构不适合所有的落实，尤其是尺寸非常珍贵的那些落实。

图5展示本发明的第二实施方案，它是能减少落实所需要的面积而且仍然提供曲率校正的可仿效的改进型。相同的参考数字被用于出现在两个实施方案中的元器件。

这个第二实施方案准备用以不同的方式起提供同样的功能性的作用的电流反射镜体系结构代替在图4中描述的电阻r5、r6、r7。如同先前关于图4使用的那样，为了便于解释，可以考虑把电路分成一组校正元件和一组非校正元件。在虚线框中是前面描述的基本带隙电压基准电路。它由四个双极性晶体管Q1、Q2、Q3和Q4，四个电阻r1、r2、r3和r4以及运算放大器A组成。

依照本发明的这个第二实施方案，在虚线框外面的是加到这个基本带隙电压基准电路上实现曲率校正的校正电路。它包括五个PMOS晶体管MP3、MP4、MP5、MP6和MP7；四个NMOS晶体管MN1、MN2、MN3和MN4；一个双极性晶体管Q7和电阻r8。

MP3、MP4、MP5、MP6和MP7各自的源极都接到运算放大器A的电压基准输出V_ref上。MP3和MP4是作为电流反射镜安排的，它们的控制极连接在一起，而且MP3的漏极与它的控制极连接。MN1和MN2被连接成电流反射镜，与它们的控制极连接在一起，而且MN1的漏极与它的控制极连接。MP5、MP6和MP7被连接成两个输出电流反射镜，MP5、MP6和MP7的控制极全部连接一起，而且MP5的漏极与它的控制极接线端连接。MN3和MN4被连接成电流反射镜，它们的控制极连接在一起，而且MN3的漏极与它的控制极连接。MP4的漏极与MN1的漏极连接。电阻r8在一端连接MN2的源极，在另一端接地。MP3的漏极和MN1的源极都接到Q7的发射极上。Q7的集电极和基极接线端都接地。MP5的漏极与的MN2漏极连接。MP6的漏极与Q3的发射极连接。MP7的漏极与MN3和MN4的公共控制极连接。MN3和MN4的源极都接地。MN4的漏极被接到放大器A的反转输入端上。PMOS所有的本体接线端都接到它们各自的源极接线端上。

参照图5的这个电路，它能展示CTAT电压是横跨Q7展开的。由于在MP3和MP4之间和MN1和MN2之间的电流反射镜配置，对应的CTAT电压在电阻r8两端展开。这导致MN2和MP5的漏极电流是CTAT电流。这个CTAT电流在MP6和MP7的漏极中被反射。在MP6的漏极中流动的CTAT电流被推入Q3的发射极。在MP7的漏极中流动的CTAT电流在它作为的MN4的漏极电流被反射的情况下向MN3的漏极流动。因此，为了把基准电压V_ref调节到预期的数值，MN4的漏极电流从放大器A的反转节点拉CTAT电流。

所以，人们将领会到，流过电阻r2的电流是PTAT和CTAT电流的组合，但以PTAT为主。因此，运算放大器的输出电压可以表示为：

V_ref＝V_beQ1+V_beQ2+ΔV_ber₂/r₁+V_beQ7r₂/r₁        (11)

它是PTAT和CTAT电压的组合。按照第一实施方案，通过适当地按比例缩放r1、r2和r8的电阻比，基准电压将与温度无关。从反馈电阻r2拉出的CTAT电流将提供机会把基准电压移到比图4的第一实施方案高的数值。

人们应该注意到，在这个第二实施方案中，Q1以作为PTAT和CTAT电流的组合的电流操作，而不是如同在第一实施方案中那样以纯粹的PTAT操作。因此，为了维持取消曲率，以CTAT电流而不是如同在第一实施方案中以PTAT和CTAT的混合操作Q3是必要的。这是借助校正电路中的元器件的连接实现的，其中MOSFET MP6的漏极与Q3的发射极连接。

熟悉这项技术的人将领会到，由于减少了所用电阻的数量，第二实施方案需要比第一实施方案少的面积。落实也更灵活，因为没有与第一实施方案类似的要求，在那里r4必须等于r5。在本发明可仿效的实施方案中，第一实施方案提供大约2.3V的固定的基准电压，而第二实施方案提供能被调节到2.5V的典型数值的基准电压。

图6展示的第三实施方案提供能被减少到2.3V以下的基准电压。第三实施方案的电路操作类似于第二实施方案，不同之处在于它把MP7产生的CTAT电流注入同一节点而不是减去来自放大器A的反转节点的CTAT电流。这有降低基准电压的效果。

与第二实施方案类似的分析能表明在第三实施方案中基准电压是由下式给出的：

V_out＝2V_beQ1+ΔV_ber₂/r₁-V_beQ1r₂/r₈     (12)

熟悉这项技术的人将领会到，第三实施方案在需要低于2.3V的基准的场合是有用的。例如，许多应用可能要求电路系统提供2.048V的基准电压。

人们将领会到，本发明提供可以在CMOS技术中实现的温度补偿电压带隙基准电路。依照本发明，在反馈回路中来自运算放大器的输出端的CTAT电流的生成可以用于在运算放大器的输入端与PTAT电流组合起来校正任何温度曲率。三个优选的实施方案已被描述，它们将领会到，这些实施方案是本发明的概念的可仿效的应用，而且不倾向于以任何方式限制本发明，但鉴于权利要求书需要之时除外。

单词“包括/包含”和单词“有/包括”在本文中就本发明使用的时候被用来指出存在所述的特征、完整的事物、步骤或元件，但是不排除存在或添加一个或多个其它的特征、完整的事物、步骤、元件或元件组。

Claims (13)

1.一种有电源电压而且适合提供有温度曲率校正的输出电压基准的带隙电压基准电路，包括：有反转输入节点、非反转输入节点和输出节点的运算放大器，该电路包括：

第一组与运算放大器耦合并且适合在运算放大器的输入节点产生与绝对温度成比例的电流的电路元件，

第二组在反馈配置中提供的使运算放大器的输出节点与运算放大器的输入节点耦合的电路元件，第二组电路元件适合产生与绝对温度互补的电流，

而且其中第一和第二组电路元件产生的与绝对温度成比例的和与绝对温度互补的电流在运算放大器的输入节点合并，以便在所述输出节点提供输出电压的温度曲率校正，借此在输出电压基准节点提供电压基准。

2.根据权利要求1的带隙电压基准电路，其中第一组电路元件和第二组电路元件都与输出电压基准节点耦合。

3.根据权利要求1的带隙电压基准电路，其中第一组电路元件和第二组电路元件都与电源电压隔离。

4.根据权利要求3的带隙电压基准电路，其中第一组电路元件包括与运算放大器的反转输入节点耦合的第一对叠层晶体管和与运算放大器的非反转输入节点耦合的第二对叠层晶体管，第一和第二对叠层晶体管在面积方面是按比例缩放的，以便在第一对叠层晶体管和第二对晶体管之间产生与绝对温度成比例的电压，该与绝对温度成比例的电压在运算放大器的输入节点提供与绝对温度成比例的电流。

5.根据权利要求4的带隙电压基准电路，其中第一组电路元件进一步包括第一个电阻和第二个电阻，第一个电阻是在第二对叠层晶体管的公共节点和地之间提供的，而第二个电阻是在运算放大器的输出节点和第二对叠层晶体管的公共节点之间提供的。

6.根据权利要求5的带隙电压基准电路，其中第一和第二电阻的数值相等，借此保证第二对叠层晶体管中的晶体管以与绝对温度成比例的电流操作。

7.根据权利要求6的带隙电压基准电路，其中第一组电路元件进一步包括第三和第四个电阻，第三个电阻接在运算放大器的输出节点和运算放大器的反转节点之间，而第四个电阻接在反转节点和第一对叠层晶体管之间，其中第三个电阻与第四个电阻的数值比是整数比，借此减少失谐和保证输出电压尽可能准确。

8.根据权利要求7的带隙电压基准电路，其中第二组电路元件在第一对叠层晶体管的公共节点提供与绝对温度互补的电流。

9.根据权利要求8的带隙电压基准电路，其中第二组电路元件在第一对叠层晶体管的公共节点进一步提供与绝对温度成比例的电流。

10.根据权利要求5的带隙电压基准电路，其中第二组电路元件包括电流反射镜。

11.根据权利要求10的带隙电压基准电路，其中第二组电路元件进一步包括第三对叠层晶体管，其中电流反射镜与运算放大器的输出节点耦合，而第三对叠层晶体管的公共节点与电流反射镜的一个接线端耦合，以致第二组电路元件在第一对叠层晶体管的公共节点提供与绝对温度成比例的和与绝对温度互补的电流的组合，与绝对温度互补的电流是由电流反射镜产生的输出电流提供的，而与绝对温度成比例的电流是由第三对叠层晶体管产生的输出电流提供的。

12.根据权利要求10的带隙电压基准电路，其中第二组电路元件有第一组电流反射镜和第二组电流反射镜，第一组电流反射镜在第一对叠层晶体管的公共节点提供电流，第二组电流反射镜在运算放大器的反转节点提供电流，第一和第二组电流反射镜与它们各自的节点耦合在运算放大器的输出节点提供对预期数值的电压调节。

13.根据权利要求12的带隙电压基准电路，其中第二组电路元件进一步包括接在第一组电流反射镜和地之间的第五个电阻，第一、第二和第五个电阻适合提供输出电压的温度曲率校正。

Images