CN100539420C - Cmos型差分接口电路 - Google Patents

Cmos型差分接口电路 Download PDF

Info

Publication number
CN100539420C
CN100539420C CNB2007101355839A CN200710135583A CN100539420C CN 100539420 C CN100539420 C CN 100539420C CN B2007101355839 A CNB2007101355839 A CN B2007101355839A CN 200710135583 A CN200710135583 A CN 200710135583A CN 100539420 C CN100539420 C CN 100539420C
Authority
CN
China
Prior art keywords
pipe
nmos
pmos
pipes
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101355839A
Other languages
English (en)
Other versions
CN101159432A (zh
Inventor
孙伟锋
华国环
李�杰
易扬波
陆生礼
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CNB2007101355839A priority Critical patent/CN100539420C/zh
Publication of CN101159432A publication Critical patent/CN101159432A/zh
Application granted granted Critical
Publication of CN100539420C publication Critical patent/CN100539420C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

一种CMOS型差分接口电路,差分输入级连含有4个PMOS管,分别是M3、M4、M5和M6;5个NMOS管,分别是M1、M2、M7、M8和M9;共同构成NMOSFET输入CMOS差分初级放大电路,其中,M1和M2是一对NMOS管,构成差分对管;M3与M5、M4与M6以及M7与M8是双比例镜像电流源做M1和M2的负载;M7和M8这对电流镜同时将双端输出转为单端输出,M9提供差分电路工作所需的直流电流即尾电流;初级放大电路之后级连含有1个PMOS管Mb和1个NMOS管Ma的次级放大电路,其中,Ma是放大管,Mb是Ma的负载管,该负载管的栅极电平与地GND相连;次级放大电路之后级连含有两个导向器的缓冲输出。

Description

CMOS型差分接口电路
技术领域
本发明涉及差分接口电路,尤其是一种含特殊放大电路的两级CMOS型差分接口电路。该电路适用于LCD、PDP驱动芯片,作为它们的高速数据传输接口,工作时,有较高的小信号差模增益,同时,根据不同的系统功耗需求,配合其工作的偏置电平有较宽的范围供选择。
背景技术
随着PDP、LCD等平板显示技术的发展,它们的板面尺寸越来越大,这就导致显示面板的驱动电路所接收的图像信号的传输速率越来越高。如此高速的图像信号如果采用传统的TTL电平传输,图像信号在经过电缆或者PCB走线传输时,就会对外部泄放较强的电磁干扰,同时非平衡传输的方式在抗噪声干扰方面表现不理想。如果输入数据因为外部干扰发生错误,图像显示就不正确。为了解决这些问题,美国国家半导体公司提出了先进的LVDS和RSDS信号传输标准,这两个标准目前已大量应用与LCD和PDP显示接口电路中。LVDS和RSDS标准都包含发送器、互联器和接收器三部分。接收器的实现一般由差分放大器和偏置电路组成,其中差分放大器较常见的结构是PMOSFET输入的CMOS差分放大器,如图6所示。PMOSFET输入的CMOS差分放大器有以下缺点:首先PMOSFET输入的CMOS差分放大器对偏置电平的要求比较高,存在某个最佳电平值;其次由于PMOS管自身的限制,为达到一定的差模增益,PMOSFET输入的CMOS差分放大器要求差分对管有较高的栅极宽长比,这会导致版图面积的增加,这一点与芯片面积越来越小的要求是相违背的,也是目前CMOS差分接口电路的常见结构中难以解决的问题。
发明内容
本发明提供一种CMOS型差分接口电路,该电路采用两级CMOS差分放大器,对偏置电平没有特殊要求,只要满足提供尾电流的NMOS管能开启工作就行;同时由于NMOS管的载流子迁移率较高(相比PMOS管),达到同样的差模增益所需的栅极宽长比较低,此外通过特殊结构的次级放大电路的引入,使得差分对管的栅极宽长比进一步减小,最终让差分对管在整个差分接口电路的版图中所占的面积大大缩小。
本发明技术方案是:一种CMOS型差分接口电路,包括差分输入对管、负载管、尾电流以及缓冲输出,其特征是差分输入级连含有4个PMOS管,分别是M3、M4、M5和M6;5个NMOS管,分别是M1、M2、M7、M8和M9;共同构成NMOSFET输入CMOS差分初级放大电路,其中,M1和M2是一对NMOS管,构成差分对管;M3与M5、M4与M6以及M7与M8是双比例镜像电流源做M1和M2的负载;M7和M8这对电流镜同时将双端输出转为单端输出,M9提供差分电路工作所需的直流电流即尾电流;
初级放大电路之后级连含有1个PMOS管Mb和1个NMOS管Ma的次级放大电路,其中,Ma是放大管,Mb是Ma的负载管,该负载管的栅极电平与地GND相连;
次级放大电路之后级连含有两个导向器的缓冲输出;
上述电路中,所有的PMOS管的衬底接高电平VDD,所有的NMOS管的衬底接低电平GND。
电路连接关系如下:输入端口InP和InN分别连接M1和M2的栅极,M2、M1两个MOS管的源极以及MOS管M9的漏极连接在一起;M1、M3两个MOS管的漏极以及M3、M5两个MOS管的栅极共4个节点相互连接在一起;M2、M4两个MOS管的漏极以及M4、M6两个MOS管的栅极共4个节点相互连接在一起;Mb、M3、M4、M5和M6共5只MOS管的源极都接到电源VDD上;M6、M8两个MOS管的漏极以及MOS管Ma的栅极相互连接在一起;M5、M7两个MOS管的漏极以及M7、M8两个MOS管的栅极共4个节点相互连接在一起;M7、M8、M9、Ma共4个MOS管的源极以及MOS管Mb的栅极都接到地GND上;Ma、Mb两个MOS管的漏极以及导向器INV1的输入端相互连接在一起;MOS管M9的栅极和输入端口Vbias相连;导向器INV1的输出端和导向器INV2的输入端相连;导向器INV2的输出端和输出端口OUT相连。
本发明的优点及有益效果:
本发明的CMOS型差分接口电路在很多方面优于目前常用的差分接口电路。
(1)全部采用采用CMOS技术,CMOS本身具有开关速度快、功耗低等特点,而且制备工艺简单。在3.3V供电条件下,电路功耗仅2.5mW左右。
(2)该接口电路对偏置电压源的要求很低,只要满足提供尾电流工作的MOS管能开启工作就行;不必像PMOSFET输入的CMOS差分放大器那样固定在一个最佳偏置电平。
(3)由于引入了特殊结构的次级放大电路,使得在同等差模增益的条件下,本发明的接口电路其差分对管有较小的栅宽,约为目前结构的四分之一,这能较大程度地节省版图面积。
(4)采用的次级放大电路结构简单,不需要提供额外的偏置电压,使得本发明的接口电路实现起来很方便。
(5)由于特殊结构次级放大电路的引入,使得本发明接口电路的小信号差模增益很高,从而使得本发明的接口电路即可用于3.3V的系统中,又可用于5V的系统。
附图说明
图1是本发明电路原理图;
图2是本发明电路在交流小信号扫描分析时节点N2和N3处的电压值;
图3是本发明在3.3V下工作时的不同偏置电压对应的Vdd电流扫描曲线;
图4是本发明的功能仿真波形图;
图5是本发明中不同的偏置电平对输出波形影响的扫描曲线;
图6是目前常用的PMOSFET输入的CMOS差分放大器的原理图。
具体实施方式
如图1所示,本发明接口电路共有三部分组成,分别是图1中的虚线框I1、I2和I3。I1是NMOSFET输入的CMOS差分放大器;其中InP和InN分别是本发明的两级CMOS差分放大器的正相输入端和反相输入端;M1和M2是一对NMOS管构成差分对管;M3与M5、M4与M6以及M7与M8是双比例镜像电流源做M1和M2的负载;M7和M8这对电流镜同时起着双端输出转为单端输出的作用;M9提供差分电路工作所需的直流电流(尾电流),M9的漏极就是节点N1。
目前常用结构的PMOSFET输入的CMOS差分放大器同样包括差分对管、负载管和尾电流部分,但是由于PMOS管的载流子迁移率较低,要达到一定的差模增益,其差分对管的栅极宽长比会很高,这势必导致差分对管会占据很大的版图面积,这是目前常用结构的缺陷,也是难以解决的问题。本发明介绍的接口电路其中I1部分就能将差分对管的面积减小一半左右,因为NMOS管的载流子迁移率是PMOS管的两倍左右。本发明电路中的I2部分是一种特殊结构的放大器,Ma是放大管,Mb是Ma的负载管,该负载管的栅极电平不需要额外接偏置电平,只要跟地GND相连即可。图2是本发明接口电路的交流小信号扫描分析波形,由图中可以看出out2(即图1中N3节点的电压值)的辐值是out1(即图1中N2节点的电压值)的5倍左右,这说明通过I2的引入,大大地提高了接口电路的小信号差模增益,从而完全能将差分对管的版图面积缩小为原来的四分之一以下,这解决了目前CMOS差分接口电路中差分对管占据版图面积过大的问题。
本发明的接口电路在实际应用时主要用到它的差模特性,其差模小信号增益Av=AVD*AV2,其中AVD是I1部分的小信号差模增益,AV2是I2部分的小信号增益,I3缓冲级的增益暂不考虑;以下我们就图1分别对AVD和AV2进行分析:
I1部分,其小信号差模特性的直观分析如下:假设所有的管子都工作在饱和区,InP和InN之间差模电平为-Vid,M4与M6以及M3与M5的镜像比例关系是1:K,M1或M2的沟道跨导为gm1,2;如图2,差模工作时,M1和M2的源极等效接地;流过M2和M4的漏电流大小(方向见图2箭头所示,下同)id2=0.5gm1,2Vid,流过M1和M3的漏电流id1=0.5gm1,2Vid;通过比例镜像关系,流过M6的漏电流为K*id2,流过M5和M7的漏电流为K*id1;M7和M8是1:1镜像电流源,那么M8中的漏电流也为K*id1;由基尔霍夫电流定律KCL知,输出节点(M6和M8的漏极)的电流iout=K*(id1+id2)=K*gm1,2Vid,此电流与输出节点的小信号输出电阻rout的乘积就是小信号差模输出电压;该差模输出电平加上输出节点的直流电平就构成了最终的输出瞬态电平值。
I1部分小信号差模增益定量分析:由上文直观分析可知,该差分放大器的小信号差模增益AVD近似表示如下:
A VD = V out V id = K · - g m 1,2 g ds 6 + g ds 8 - - - ( 1 )
上式中 g m 1,2 = 2 K ′ ( W / L ) 1,2 | I D 1,2 | - - - ( 2 )
ID1,2=Iss/2=ID5,6/K       (3)
I SS = K ′ W 9 2 L 9 ( V GS 9 - V T ) 2 ( 1 + λ 9 V DS 9 ) - - - ( 4 )
gds6≈Kλ6ISS/2 gds8≈Kλ8ISS/2     (5)
将公式(2)(3)(5)代入公式(1)中可得AVD的近似表达式为:
A VD ≈ - 2 λ 6 + λ 8 K ′ ( W / L ) 1,2 · 1 I SS - - - ( 6 )
I2部分小信号增益定量分析:该部分结构简单,很容易就可得到其小信号增益的表达式如下:
A V 2 = V out V in = - g ma g dsa + g dsb = - 1 λ a + λ b 2 K ′ W a I Da , b L a - - - ( 7 )
I Da , b = K ′ W b 2 L b ( - V DD - V T ) 2 ( 1 + λ b V DSb ) - - - ( 8 )
以上八个公式中K′=μnCox和λ是IC制造工厂的工艺决定的,由公式(4)、(6)和(7)知,只要适当调整M1、M2、M9以及Ma的栅极宽长比,就可以得到所需要的差模增益;Iss直接决定了电路的功耗,如图3所示,在Vdd=3.3V,输入200MHz的200mV的差模信号时,扫描不同的Vbias所对应的Vdd瞬态电流,可以看出平均功耗在0.6*3.3mW~0.9*3.3mW之间。
本发明的CMOS型差分接口电路不仅可以将典型值为200mV的RSDS信号转换为TTL、CMOS、LVCMOS等逻辑电平,也可以将典型值为350mV的LVDS信号转换为TTL、CMOS、LVCMOS等逻辑电平。图4所示就是将200mV的差模输入小信号转换为3.3V的LVCMOS电平的仿真波形。
图5所示是扫描不同的偏置电平Vbias对应的输出波形。图中仿真条件是Vdd=5V,输入200MHz的200mV的差模信号;可以看出Vbias只要大于NMOS管的阈值电压,本发明的接口电路均能正常工作。

Claims (1)

1、一种CMOS型差分接口电路,包括差分输入对管、负载管、尾电流以及缓冲输出,其特征是差分输入级含有4个PMOS管,分别是M3、M4、M5和M6;5个NMOS管,分别是M1、M2、M7、M8和M9;所述的4个PMOS管和5个NMOS管共同构成NMOSFET输入CMOS差分初级放大电路,其中,M1和M2是一对NMOS管,构成差分对管;M3与M5、M4与M6以及M7与M8是双比例镜像电流源做M1和M2的负载;M7和M8这对电流镜同时将双端输出转为单端输出,M9提供差分电路工作所需的直流电流即尾电流;
初级放大电路之后级连含有1个PMOS管Mb和1个NMOS管Ma的次级放大电路,其中,Ma是放大管,Mb是Ma的负载管,该负载管的栅极电平与地GND相连;
次级放大电路之后级连含有两个导向器的缓冲输出;
上述CMOS型差分接口电路中,所有的PMOS管的衬底接高电平VDD,所有的NMOS管的衬底接低电平GND;
上述CMOS型差分接口电路的连接关系如下:
输入端口InP和InN分别连接NMOS管M1和NMOS管M2的栅极,M2、M1两个NMOS管的源极以及NMOS管M9的漏极连接在一起;NMOS管M1、PMOS管M3的漏极以及M3、M5两个PMOS管的栅极共4个节点相互连接在一起;NMOS管M2、PMOS管M4的漏极以及M4、M6两个PMOS管的栅极共4个节点相互连接在一起;Mb、M3、M4、M5和M6共5只PMOS管的源极都接到高电平VDD上;PMOS管M6、NMOS管M8的漏极以及NMOS管Ma的栅极相互连接在一起;PMOS管M5、NMOS管M7的漏极以及M7、M8两个NMOS管的栅极共4个节点相互连接在一起;M7、M8、M9、Ma共4个NMOS管的源极以及PMOS管Mb的栅极都接到地GND上;NMOS管Ma、PMOS管Mb的漏极以及导向器INV1的输入端相互连接在一起;NMOS管M9的栅极和输入端口Vbias相连;导向器INV1的输出端和导向器INV2的输入端相连;导向器INV2的输出端和输出端口OUT相连。
CNB2007101355839A 2007-11-13 2007-11-13 Cmos型差分接口电路 Expired - Fee Related CN100539420C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007101355839A CN100539420C (zh) 2007-11-13 2007-11-13 Cmos型差分接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007101355839A CN100539420C (zh) 2007-11-13 2007-11-13 Cmos型差分接口电路

Publications (2)

Publication Number Publication Date
CN101159432A CN101159432A (zh) 2008-04-09
CN100539420C true CN100539420C (zh) 2009-09-09

Family

ID=39307388

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101355839A Expired - Fee Related CN100539420C (zh) 2007-11-13 2007-11-13 Cmos型差分接口电路

Country Status (1)

Country Link
CN (1) CN100539420C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308393B (zh) * 2008-06-27 2011-05-11 东南大学 一种耗尽型mos管稳定电压源
CN102480276B (zh) * 2010-11-26 2014-08-06 无锡华润上华半导体有限公司 折叠式共源共栅运算放大器
CN102075155A (zh) * 2010-12-30 2011-05-25 天津南大强芯半导体芯片设计有限公司 一种集成低通滤波器电路
CN102420602B (zh) * 2011-12-09 2014-05-28 无锡中星微电子有限公司 一种电源转换器及差分电路
CN102437847B (zh) * 2011-12-09 2014-06-04 无锡中星微电子有限公司 一种电源转换器及差分电路
CN103187957A (zh) * 2011-12-28 2013-07-03 华润矽威科技(上海)有限公司 用于开关电源电路的复用器
CN104579208A (zh) * 2015-01-09 2015-04-29 湘潭大学 一种基于铁电场效应晶体管的差分放大电路
CN104702268B (zh) * 2015-02-04 2017-08-08 芯原微电子(上海)有限公司 电压缓冲电路及具有其的驱动负载随时序切换的电路

Also Published As

Publication number Publication date
CN101159432A (zh) 2008-04-09

Similar Documents

Publication Publication Date Title
CN100539420C (zh) Cmos型差分接口电路
CN1777026B (zh) 具有对称电路布局的电压比较器电路
US8698559B2 (en) Amplifier circuit and method
US6819142B2 (en) Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption
CN102457455B (zh) 低压差分信号发送器
CN101674072B (zh) 一种用于低电压差分信号接收的接口电路
CN203233393U (zh) 一种电压电平变换器系统和一种集成电路管芯
CN102624341A (zh) 差分接收器
US10181854B1 (en) Low power input buffer using flipped gate MOS
US6265907B1 (en) Signal transmission circuit having intermediate amplifier circuit
CN101630955A (zh) 带加速管的高性能电平转换电路
CN104716948B (zh) 高速串行数据发送端tmds信号驱动器电路
CN100530965C (zh) 低输入电压的高效能电压电位转换电路
CN100530966C (zh) 低电压差分讯号(lvds)的接收器
CN105427575B (zh) 接收器
US7196550B1 (en) Complementary CMOS driver circuit with de-skew control
JP3888955B2 (ja) レシーバ回路
CN109756222B (zh) 一种电平转换电路以及芯片系统
CN103281085A (zh) 数模转换器
US10063236B2 (en) Low-voltage differential signaling transmitter and receiver
US20090167369A1 (en) Lvds output driver
CN201207270Y (zh) 差分接口电路
KR20060129129A (ko) 반도체 장치의 라인 구동 회로
CN214315230U (zh) 全差分的高速逻辑转换电路、芯片及激光雷达
CN108305648B (zh) 一种ddr4标准的高速接收器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20151113

EXPY Termination of patent right or utility model