CN100533718C - 包括至少一个测试接触结构的芯片 - Google Patents

包括至少一个测试接触结构的芯片 Download PDF

Info

Publication number
CN100533718C
CN100533718C CNB200580037085XA CN200580037085A CN100533718C CN 100533718 C CN100533718 C CN 100533718C CN B200580037085X A CNB200580037085X A CN B200580037085XA CN 200580037085 A CN200580037085 A CN 200580037085A CN 100533718 C CN100533718 C CN 100533718C
Authority
CN
China
Prior art keywords
test contact
test
chip
layer
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200580037085XA
Other languages
English (en)
Other versions
CN101048865A (zh
Inventor
海默·舒切尔
维纳尔·庞蒂姆
托马斯·博格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101048865A publication Critical patent/CN101048865A/zh
Application granted granted Critical
Publication of CN100533718C publication Critical patent/CN100533718C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在包括半导体体(6)、在半导体体(6)中形成的集成电路(7)、设计用于保护集成电路(7)的钝化层(14)和测试接触结构(15)的芯片(2)中，测试接触结构(15)具有：位于钝化层(14)下面的测试接触层(16)和与测试接触层(16)相连的测试接触块(18)，所述测试接触块(18)具有通过钝化层(14)中的孔(17)向测试接触层(16)凸出的部分，并且与测试接触层(16)相连，其中测试接触块(18)具有位于钝化层(14)上面的接触区(20)。

Description

包括至少一个测试接触结构的芯片
技术领域
本发明涉及一种芯片，包括半导体体和在半导体体中形成的集成电路，以及设计用于保护集成电路并且应用到半导体体上的钝化层，位于钝化层下面的测试接触层和钝化层中的孔，所述孔设置在测试接触层上面并且设计用于允许建立测试接触层和测试设备的测试接触之间的导电连接。
此外，本发明涉及一种晶片，包括大量在前一段中提到类型的芯片。
背景技术
在第一段中提到的类型的芯片根据文献DE 101 59 797 A1是公知的。在公知的芯片中，测试接触层由集成电路的印刷线部分形成，所述印刷线部分相对于钝化层，位于集成电路的倒数第二金属层中，其中在该测试接触层上提供凹坑样(pit-like)的凹槽(recess)，所述凹槽从测试接触层向设置在测试接触层上面的钝化层中的孔延伸。可以将设计作为测试设备的测试接触的测试针通过钝化层中的孔插入到所述凹槽中，并且可以向测试接触层移动所述测试针，于是测试针处于与测试接触层的导电连接。一旦测试针已经开始与测试接触层电连接，可以通过测试设备执行测试操作。
在公知的芯片中，必须选择钝化层中的孔的截面尺寸、孔和测试接触层之间的凹槽的截面尺寸、以及测试接触层的截面尺寸足够大，以使测试针可以开始与测试接触层的电连接。尽管意欲使该测试针日益变薄，该愿望受到以下事实的限制：当执行测试操作时，该测试针还受到机械应力，所述机械应力不允许测试针的截面尺寸减小到特定限制以下。目前，优选地具有约75μm直径的圆形截面、以及因此约4420μm2截面表面的测试针是公知的并且经常使用的。如果使用具有约75μm直径的圆形截面、以及因此的约4420μm2截面表面的该测试针执行根据专利文献De101 59 797 A公知的芯片的测试操作，那么必须在公知芯片中提供每一个均具有比测试帧的直径大得多的截面的孔、凹槽和测试接触层，让可以从专利文献DE 101 59 797 A1的附图中所看出的。这意味着在公知的芯片中，测试目的所必须的装置要求芯片表面相对较大量的安装，即，孔、凹槽、和测试接触层，并且这对于尽可能地节省芯片表面是不利的。
发明内容
本发明的一个目的在于解决上述困难，并且提供改进的芯片和改进的晶片。
为了实现上述目的，根据本发明的芯片配置有根据本发明的特征，使得根据本发明的芯片其特征如下，即：
所述芯片包括：半导体体；在半导体体中形成的集成电路；钝化层，所述钝化层设计用于保护集成电路，并且应用于半导体体上；测试接触层，位于钝化层下面；孔，位于钝化层中，所述孔配置在测试接触层上方，并且设计用于允许建立测试器件的测试接触层和测试接触之间的导电连接，其中测试接触块与测试接触层相连，所述测试接触块覆盖测试接触层、凸出于钝化层中的孔、并且具有设计用于与测试器件的测试接触进行接触的接触区，所述接触区位于钝化层上方，并且所述测试接触块具有与钝化层的区域平行延伸的截面表面，所述钝化层区与测试接触块相邻，所述截面表面具有至多1600μm2的面积。
为了实现上述目的，根据本发明的晶片配置有大量根据本发明的芯片。
通过提供根据本发明的特征，以结构简单的方式在根据本发明的芯片中实现了该芯片的测试接触结构，所述测试接触结构对于测试目的是必须的，所述测试接触结构包括测试接触块和位于其下的测试接触层，并且将所述测试接触结构设计为与在先公知的解决方案相比，相对于所需截面表面更小，从而获得了显著的优势：针对测试木材所必需的根据本发明的芯片的测试接触结构占据比公知解决方案非常少的芯片表面。测试接触层可以由不同的材料组成，例如金、银、铜或在半导体技术中公知的其他高导电性材料。测试接触块还可以由不同的材料组成，例如银、铜、锡或在半导体技术中公知的其他高导电性材料。
已经使用不同的制造方法并且根据大量不同的实施例生产了测试接触层和测试接触块。作为示例，测试接触层和测试接触块可以具有圆形、六边形、或八边形的截面表面或L型的截面表面。在根据本发明的芯片中，测试接触层可以通过由铝形成的所谓的焊盘来形成，并且测试接触块可以通过由金形成的所谓的凸块(bump)来形成，其中优选地，所述焊盘和凸块具有矩形或正方形的截面表面，所述截面表面具有至多40μm的边长。应该提到的是，在这一点上关于本质上的芯片，长期以来公知的是使用由铝形成的焊盘和由涂到焊盘上的金形成的凸块来生产芯片端子，尽管在迄今为止，公知的芯片端子的情况中提供了由焊盘和凸块组成的非常大的截面表面，即，因为在每一种情况下这些公知的芯片端子提供并且设计用于产生与所谓的封装接触的连接。与此种封装接触的该连接的产生也可以通过键合技术来实现，其中键合线必须与芯片端子相连，并且还必须与封装接触相连，或通过倒装焊技术，其中必须将具有芯片端子的芯片压向封装接触。在这两种技术的每一种中，要求芯片端子必须能够无损坏地承受相对较高的压力，当在芯片端子上执行这两种技术的每一个时发生所述压力。这必要地意味着芯片端子总是必须具有相对较大的截面尺寸。尽管这已经存在了许多年并且在技术领域中是公知的，迄今为止没有人提出根据本发明的措施，即设计芯片的测试接触结构，仅要求用于测试目的，并且因此必须只承受相对较小的压力，基本上以与传统芯片端子相同的方式，但是为了使这些测试接触结构在它们的有效截面方面如此小，以致于实现芯片表面方面的较高的节省。在根据本发明的解决方案中，因为由于测试接触结构的测试接触块有效截面的较小尺寸，测试器件的测试接触总是可靠地与测试接触结构的测试接触块的有效截面相接触，还确保了测试器件的测试接触和芯片的测试接触结构之间的导电接触连接的可靠产生。
如已经提到的，测试接触块的截面表面可以具有圆形形状，或者按照L形状的方式进行设计。然而，在根据本发明的芯片中，已经证明了如果截面表面具有矩形形状并且由具有至少一个边长的侧边来限定是有利的，其中至少一个边长具有10μm和40μm之间的值。该设计相对于按照尽可能简单的方式和尽可能简单的结构实现的解决方案是非常有利的，如通过测试实验所证明的。
在根据本发明的芯片中，至少一个边长可以具有10μm、15μm、20μm、25μm、35μm或40μm的值。已经证明了如果至少一个边长具有30μm的值是非常有利的。这是有利的，因为在该设计中，在一方面尽可能小的测试接触结构和另一方面测试接触结构的足够祷告机械稳定性之间达到了较好的折衷。
在根据本发明的芯片中，测试接触块的截面表面是矩形的。然而，已经证明如果测试接触块的截面表面是正方形的是非常有利的。按照这种方式，实现了测试接触结构的测试接触块的特别小的截面尺寸。
本发明的上述方面和另外的方面将根据以下描述的实施例的示例显露出来，并且参考该实施例的示例进行解释。
附图说明
本发明将参考如图所示的实施例的示例进一步地描述，然而，没有限制本发明。
图1示意性地示出了包括芯片和芯片之间的纵向分离区的平面图。
图2以图1的放大形式示出了根据本发明的一个示例实施例的芯片的一部分。
具体实施方式
图1示出了包括大量芯片2的晶片1。图1中仅示意性地示出了所述芯片2，并且没有任何更加详细的细节。每一个芯片2具有给定的芯片表面，所述芯片表面位于芯片边界3之内。在如图所示的情况下，每一个芯片2的芯片表面是正方形的，使得芯片边界3是相等长度的。矩形的芯片表面也是公知且可能的。按照公知的方式，每一个芯片2的芯片表面和芯片边界3由辐射场限定，在芯片的制造器件所述辐射场通过曝光掩模来产生。
将较窄的纵向分离区4设置在芯片2之间。将分离区4配置用于切开晶片1，用于分离单独的芯片2的目的。在这种情况下，将晶片1沿切割线5来切割，在图1中通过虚线示出了这些切割线中的两条切割线5。可以沿切割线5来切割晶片1，其中将特定的切割刀片用于切割操作。然而，也可以使用激光切割设备或其他切割设备来代替切割刀片。还可以通过刻蚀工艺来实现切割。
图2仅示出了芯片2的非常小的一部分，已经通过如图1所示的晶片1的切割产生了所述芯片2。所述芯片2具有半导体体6。在半导体体6中形成集成电路7，在图2中仅示出了所述集成电路7的非常小的部分。按照一个位于另一个上面的方式将五条金属线8、9、10、11、12设置在集成电路7上。金属层8至12按照用于集成电路7的电路部分的导电连接的公知方式进行设计。在金属层8至12之间存在桥接，在图2中示出了所述桥接的三个桥接13，将所述三个桥接13设置在第四金属层11和第五金属层12之间。在这种情况下，金属层8至12和桥接13由铝形成。
为了保护集成电路7、位于其上的金属层8至12、以及桥接13，芯片2具有涂敷到半导体体6上的钝化层14。在这种情况下，钝化层14包括氮化硅(SiN)，并且具有约1.5μm的厚度。然而，还可以将此种保护层14设计为两层，并且包括具有500nm厚度的所谓的PSG层和具有约1000nm厚度的氮化物层，将氮化物层涂敷到PSG层上，使得结果是其总厚度为约1.5μm。
在芯片2中，提供可以用于测试芯片2的装置。测试芯片的方式本身在很长时间是已知的，并且为此，这里没有相对于所需测试器件和可以使用测试器件执行的测试操作给出另外的细节，因为这在本发明中不是基本的。为了测试的目的，芯片2具有许多测试接触结构。在图2中示出了芯片2的全部测试接触结构的一个测试接触结构15。
测试接触结构15具有位于钝化层14下面的测试接触层16，所述测试接触层16通过第五金属层12来形成。测试接触层16按照导电连接的方式并且在图2中没有详细示出的方式，与待测试的集成电路7的电路部分相连。将孔17设置在测试接触层16上面的钝化层14中。将孔17设计用于允许建立测试接触层16和图2中未示出的测试器件的测试接触TC之间的导电连接。测试接触TC通过公知的测试帧来形成，并且可以沿箭头AR的方向放置在测试接触结构15上。在这种情况下，孔17具有正方形的截面，其中截面表面是16μm×16μm。
在芯片2中，测试接触块18与测试接触层16相连。为了测试接触块18与测试接触层16的良好且稳定的机械和电连接，提供连接层19，认为是测试接触块18的一部分、由钛-钨(TiW)组成、并且具有约1.0μm的厚度。然而，也可以具有1.5μm或2.0μm的厚度。测试接触块18覆盖测试接触层16，并且利用分配给测试接触块18的连接层19而凸出于钝化层14中的孔17。测试接触块18具有设计用于测试器件的测试接触TC的接触的接触区20，所述接触区20位于钝化层14上面。测试接触块18由金(Au)组成，其中选择测试接触块18的高度，使得设计用于与测试接触TC协作的其接触区20位于与钝化层14相距约18μm的距离。然而，接触区20和钝化层14之间的上述距离也可以是仅15μm、20μm或25μm。
测试接触块18具有矩形的截面表面21，所述截面表面21沿与测试接触块18相邻的钝化层14的区域平行地延伸，所述截面表面21在图2中通过虚线示意性地示出。截面表面21由四个侧边限定。在这种情况下，截面表面21由相等长度的四个侧边来限定，其中相等长度的四个侧边的每一个具有边长a。在这种情况下，测试接触块18的截面表面21是正方形，其中边长具有30μm的值。因此具有30μm的值的边长显著地小于通过测试针形成的测试接触TC的直径，所述直径是约75μm。在测试接触结构18的本实施例中，测试接触块18的截面表面21具有小于1600μm2的面积，特别地仅为900μm2，并且这是用于实现根据本发明的优势的本质前提。然而，测试接触块18也可以具有矩形形状的截面表面21，其中所述矩形形状通过两对具有不同长度的边长a和边长b的侧边来限定，其中边长a可以具有30μm的值，而边长b可以具有40μm的值。清楚的是截面表面21也可以通过具有其他边长的侧边来限定；作为示例，边长可以具有10μm、15μm、20μm、25μm、35μm和40μm的值。然而，在任何情况下，40μm的边长和1600μm2的截面表面代表上限，因为仅有那样才是足够小的测试接触结构15的优势，并且因此确保芯片表面方面较高节省的优势。

Claims (4)

1.一种芯片(2)，包括：
半导体体(6)；
在半导体体(6)中形成的集成电路(7)；
钝化层(14)，被设计用于保护集成电路(7)，并且应用于半导体体(6)上；
金属层(8、9、10、11、12)，配置在所述集成电路(7)上面并且在所述钝化层(14)下面；
测试接触层(16)，由焊盘形成，所述焊盘具有矩形或正方形截面表面并且位于钝化层(14)下面；
孔(17)，位于钝化层(14)中，所述孔(17)被配置在测试接触层(16)上方，并且被设计用于允许建立测试器件的测试接触(TC)和测试接触层(16)之间的导电连接，；以及
测试接触块(18)，与测试接触层(16)相连，所述测试接触块(18)覆盖测试接触层(16)、通过钝化层(14)中的孔(17)凸出、并且具有被设计用于与测试器件的测试接触(TC)进行接触的接触区(20)，所述接触区(20)位于钝化层(14)上方，所述测试接触块(18)具有与相邻于测试接触块(18)的钝化层(14)的区域平行延伸的矩形或正方形截面表面(21)；
所述测试接触层(16)由铝制成，并且所述测试接触块(18)的截面表面(21)和所述测试接触层(16)的截面表面具有每一个至多为40μm的边长；
其中在所述金属层(8、9、10、11、12)和测试接触层(16)之间提供桥接(13)。
2.根据权利要求1所述的芯片(2)，其中，所述测试接触块(18)的截面表面(21)具有矩形形状，并且其中，所述矩形形状的至少一个边长(a)具有10μm至40μm之间的值。
3.根据权利2所述的芯片(2)，其中，所述至少一个边长(a)具有30μm的值。
4.一种晶片(1)，包括大量芯片(2)，其中，晶片(1)包括大量根据权利要求1至3任一项所述的芯片(2)。
CNB200580037085XA 2004-08-31 2005-08-24 包括至少一个测试接触结构的芯片 Expired - Fee Related CN100533718C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04104169.0 2004-08-31
EP04104169 2004-08-31

Publications (2)

Publication Number Publication Date
CN101048865A CN101048865A (zh) 2007-10-03
CN100533718C true CN100533718C (zh) 2009-08-26

Family

ID=35453387

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200580037085XA Expired - Fee Related CN100533718C (zh) 2004-08-31 2005-08-24 包括至少一个测试接触结构的芯片

Country Status (6)

Country Link
US (1) US20080067509A1 (zh)
EP (1) EP1790008A1 (zh)
JP (1) JP2008511979A (zh)
KR (1) KR20070045359A (zh)
CN (1) CN100533718C (zh)
WO (1) WO2006024989A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602008003128D1 (de) 2007-07-12 2010-12-02 Nxp Bv Integrierte schaltungen auf einem wafer und verfahren zur herstellung integrierter schaltungen
JP6672820B2 (ja) * 2016-01-18 2020-03-25 株式会社村田製作所 電子部品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3077316B2 (ja) 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
JP3910406B2 (ja) * 2001-10-31 2007-04-25 シャープ株式会社 半導体装置の検査方法
DE10159797A1 (de) 2001-12-05 2003-03-13 Infineon Technologies Ag Verfahren zur Ausbildung einer Kontaktfläche auf einem Halbleiter-Chip sowie Halbleiter-Chip
US20030230796A1 (en) * 2002-06-12 2003-12-18 Aminuddin Ismail Stacked die semiconductor device
JP3794403B2 (ja) * 2003-10-09 2006-07-05 セイコーエプソン株式会社 半導体装置

Also Published As

Publication number Publication date
EP1790008A1 (en) 2007-05-30
WO2006024989A1 (en) 2006-03-09
JP2008511979A (ja) 2008-04-17
KR20070045359A (ko) 2007-05-02
CN101048865A (zh) 2007-10-03
US20080067509A1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
US10861824B2 (en) Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US20180269145A1 (en) Semiconductor device and method of manufacturing semiconductor device
US6893901B2 (en) Carrier with metal bumps for semiconductor die packages
US8067823B2 (en) Chip scale package having flip chip interconnect on die paddle
CN103066053B (zh) 集成电路的连接件结构
US9024454B2 (en) Method of manufacturing semiconductor device
KR20040093738A (ko) 본드 패드를 구비한 반도체 디바이스 및 그를 위한 방법
US20050205993A1 (en) Semiconductor device
CN100533718C (zh) 包括至少一个测试接触结构的芯片
WO2004102653A8 (ja) 半導体装置およびインターポーザー
US20070182026A1 (en) Semiconductor device
EP1098363A3 (en) Testing integrated circuits
US7144538B2 (en) Method for making a direct chip attach device and structure
US20120228759A1 (en) Semiconductor package having interconnection of dual parallel wires
US8674504B2 (en) Wire-based methodology of widening the pitch of semiconductor chip terminals
CN110071085B (zh) 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件
KR101354750B1 (ko) 반도체 디바이스 및 그 제조 방법
US6208027B1 (en) Temporary interconnect for semiconductor devices
CN101626003B (zh) 焊线接合结构及焊线接合方法
TW200638527A (en) Method for wafer level package of sensor chip
JPS63239853A (ja) 半導体装置
JPS6376339A (ja) 半導体チツプの実装方法
KR20120039185A (ko) 스택 패키지용 정렬 부재 및 이를 포함하는 스택 패키지와 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080523

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080523

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

Termination date: 20110824