CN100525070C

CN100525070C - 振荡器电路

Info

Publication number: CN100525070C
Application number: CNB2004800046067A
Authority: CN
Inventors: H·韦恩斯特拉; E·范德海登; W·L·陈
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2003-02-20
Filing date: 2004-02-10
Publication date: 2009-08-05
Anticipated expiration: 2024-02-10
Also published as: WO2004075394A1; CN1751430A; US7400209B2; JP4545737B2; JP2006518570A; EP1597819A1; US20060226923A1

Abstract

本发明涉及一种振荡器电路，包括谐振器装置(102)以及第一和第二射极跟随器(116、118)，它们对称地耦合到谐振器装置并连接到其它射极跟随器(120、122)上，用于提供容性负载。

Description

振荡器电路

技术领域

本发明涉及振荡器电路领域，特别不限于具有在GHz范围内的振荡频率的高频振荡器电路的领域。

背景技术

从现有技术中可知在GHz范围内工作的大量振荡器电路。从K.Ettinger，M.Bergmair，H.Pretl，W.Thomann，J.Fenk，R.Weigel，“AnIntegrated 20GHz SiGe Bipolar Differential Oscillator with HighTuning Range”，Proceedings of the 2000 Bipolar/BiCMOS Circuitsand Technology Meeting(BCTM)，Minneapolis，2000，pp.161-163.ISBN0-7803-6384-1中可知具有14GHz-21.5GHz调谐范围的振荡器电路。这种振荡器电路是用SiGe双极技术实现的，并且其特征是由芯片上条线电感器和振荡器晶体管的寄生电容构成的振荡回路。输出缓冲器电感地耦合到振荡回路上。振荡器芯由LC振荡回路和交叉耦合的差分放大器构成。交叉耦合的对提供负电阻，从而补偿振荡回路的电阻损失。这种振荡器电路的缺点之一是由交叉耦合差分放大器提供的负电阻只足以用于高达21.5GHz的频率。

用CMOS技术实现的同样的高频振荡器可从以下文献中知道：C.DeRanter and M.Steyaert，“A 0.25μm CMOS 17GHzVCO”in ISSCC Digestof Technical Papers，pp.370-371，Feb.2001。这种振荡器电路也具有基于LC-振荡回路的压控振荡器，该振荡器具有交叉耦合晶体管对，从而祢补电阻器和线圈中的功率损失。

从http://www.esscirc.org/esscirc2001/proceedings/data/169.pdf可知基于这种设计的具有集成高Q电感器的另一种压控LC振荡器。

这种电路在高达10GHz的频率下工作。从http://eesof.tm.agilent.com/pdf/nordic_vlsi.pdf可知另一种适用于2.4GHz的压控LC调谐振荡器。

对于其它现有技术振荡器电路的例子在美国专利No.4810976、美国专利No.6249190B1、和WO02/065632A1中示出。再次使用交叉耦合晶体管对用于使压控振荡器芯不衰减。

现有技术高频振荡器存在的共同缺点是频率范围受到交叉耦合晶体管对的限制，该交叉耦合晶体管对只提供高达一定频率的足够的负电阻。这个频率限制取决于使用的技术，例如在QUBiC4G的情况下的25GHz。

因此，需要提供一种改进的振荡器电路，能增加现有技术频率限制。本发明由独立权利要求来限定。从属权利要求限定有利的实施例。

发明内容

本发明提供一种具有第一和第二射极跟随器的振荡器电路，所述第一和第二射极跟随器对称地耦合到谐振器。该射极跟随器具有容性负载。射极跟随器的晶体管的容性负载导致输入阻抗的负实际值，这具有使谐振器不衰减(un-damping)的效果。因此，避免了使用交叉耦合晶体管对。

优选地，作为LC振荡器实现了谐振器。例如，谐振器可以通过具有用于调频的调谐电压的电感器和可变电抗器来实现。与这个可变电抗器串联，添加用于低串联电阻的高值电容器。由此，可变电抗器的阳极经过高欧姆串联电阻而DC接地，阴极可从零伏调谐到电源电压VCC。其寄生现象很高的可变电抗器的底板(bottom plate)是共模方式。这种技术具有在电源电压内的最大可能调谐范围。该可变电抗器被偏置在零偏置与反偏置之间。

根据本发明的优选实施例，作为共阴极振荡回路电路来实现谐振器电路。或者，谐振器电路是共阳极振荡回路电路。

根据本发明的优选实施例，通过第二射极跟随器对提供第一和第二射极跟随器的容性负载。这种方式提供了两对级联射极跟随器。

替换地或此外，在第一和第二射极跟随器之间耦合一电容器，以便提供容性负载。

根据本发明的另一优选实施例，在电源电压和谐振器之间耦合电平移位器。该电平移位器可以由一个或多个二极管来实现。二极管用做电平移位，因为在射极跟随器的基极-集电极结开始在谐振器上箝位信号之前，它能实现在谐振器两端的较大信号摆幅。

本发明特别有利的地方在于：不借助交叉耦合晶体管对也能实现高频振荡器电路。特别是，本发明能实现具有低和高频率限制的振荡器电路，这取决于使用的技术，例如在QUBiC4G的情况下的20GHz以上和高达40GHz。这对于类似于锁相环、上-变换器、下-变换器、混合器和信号发生器等应用来说是特别有利的。

使用本发明获得的其它优点如下：

-由于来源于交叉耦合晶体管对的噪声消失了，因此改进了相位噪声；

-所需芯片面积减小了；

-由于射极跟随器的高容性负载而实现了在振荡器电路的输出端的高信号摆幅；

-由于通过谐振器电路连接较少的寄生现象，因此振荡器电路的调谐范围显著增加。

附图说明

下面将参照附图详细介绍本发明的优选实施例，其中：

图1是由第二射极跟随器对提供容性负载的第一实施例的方框图；

图2是具有耦合在射极跟随器之间的附加电容器的本发明第二实施例的方框图；

图3表示输出缓冲器的并联等效输入阻抗；

图4表示谐振器(电感器和可变电抗器)的并联等效RC-电路；

图5表示在从39.4GHz到43.1GHz调谐范围内的瞬时结果；

图6表示在40GHz的相位噪声结果；

图7表示正交振荡器的方框图；

图8表示根据本发明实施例的使用并联耦合的正交振荡器；和

图9表示根据本发明另一实施例的使用串联耦合的正交振荡器。

具体实施方式

图1表示具有谐振器102的振荡器电路100。在这里考虑的例子中，谐振器102具有电感器104，它对称地耦合到提供电流Id的电流源106；另一电感器104对称地耦合到电源电压。谐振器102具有带有控制端110的可变电抗器108，以便施加用于调频的调谐电压Vtune。电容器112与可变电抗器108串联耦合。优选地，电容器112具有高值和因此具有低串联电阻。因此，可变电抗器108的阳极经过高欧姆串联电阻114而DC接地，阴极，即控制端110可从零伏调谐到电源电压。可变电抗器的底板是共模方式。这种技术允许在电源电压内的最大可能调谐范围。谐振器110是共阴极型的，因而谐振器102的阳极分别耦合到射极跟随器116和118。射极跟随器116和118具有对称设计，并且都包括晶体管T1和电源源Ief1。射极跟随器116和118的晶体管T1的基极耦合到谐振器102的阳极。射极跟随器116和118的容性负载由射极跟随器120和122提供。另一射极跟随器120和122对称地设计，并且每个具有晶体管T2和电流源Ief2。射极跟随器120的晶体管T2的基极耦合到射极跟随器116的晶体管T1的发射极；同样，射极跟随器122的晶体管T2的基极耦合到射极跟随器118的晶体管T1的发射极。由射极跟随器120和122提供的晶体管T1的容性负载导致从谐振器102看到的输入阻抗的负实部。输入阻抗的这个负实部用于使谐振器102不衰减。电阻器Rs用于实现单端输出阻抗，从而提供输出端OUT+和OUT-。例如，每一个电阻器Rs都具有50欧姆的阻抗。输出OUT+和OUT-借助电容器Cac耦合到输出负载124上，该输出负载优选也为50欧姆。

图2表示另一实施例的方框图。图1和2中的相同元件用相同参考标记表示。与图1的实施例相同，图2实施例的谐振器102耦合到级联射极跟随器116、120和118、122。射极跟随器120提供射极跟随器116的容性负载；同样，射极跟随器122提供到射极跟随器118的容性负载。在这里考虑的实施例中，增加电容器C1，从而增加了射极跟随器116和118的容性负载。电容器C1连接在晶体管T1的发射极之间。如果电容器C1的电容足够大，则其也可以省去射极跟随器120和122，并且直接将电阻器Rs连接到晶体管T1的发射极。另外，在电源电压和谐振器102之间对称地耦合电平移位电路126。电平移位电路126具有二极管D1和与二极管D1并联连接的电容器Cx。二极管D1用做电平移位器，并在晶体管T1的基极-集电极结开始在谐振器102上箝位信号之前，用于允许在谐振器102两端大到两个二极管信号摆幅。可以添加附加的二极管，它与二极管D1串联连接，从而进一步增加最大可得到的信号摆幅。二极管D1的附加噪声由电容器Cx过滤，同时也可以通过使用电流源Id增加流过二极管D1的DC电流来减小其噪声。

由于射极跟随器116和118的容性负载产生的输出缓冲器的输入阻抗的负实部具有1/(f2)的斜率(slope)：

R_{P} = \frac{1}{real (Y_{in})} = \frac{- ω_{r}}{ω^{2} C_{1}}

其中C₁是射极跟随器120和122的输入电容，R_p是从谐振器102看到的差分并联输入电阻。由于从谐振器102开始振荡时这个电阻的绝对值必须低于正电阻，因此这种技术在负电阻足够低的频率以上是特别有用的。在现有技术振荡回路中，通常情况下，由于可变电抗器的固定串联电阻而在增加频率下和由于趋肤效应而增加电感器的串联电阻下，品质因素降低。由于谐振器102的并联电阻具有比1/(f²)更平缓的斜率，因此该新技术在较高频率下有用，这取决于使用的技术，例如在QUBiC4G的情况下在20GHz以上和高达40GHz。图3中示出了输出缓冲器的并联等效输入阻抗。在40GHz时，等效RC电路是与21fF并联的-504Ω，能在飞利浦QUBiC4G工艺中进行40GHz VCO的实际实施。在56GHz时，电阻不再是负的，利用这种新技术在QUBiC4G中对于LC-VCO在56GHz设置了一个新的频率限制。

图4表示在QUBiC4G中谐振器102的实际实施的并联等效RC电路。与这个谐振器102(来自缓冲器)并联的-504Ω的负电阻足够开始在0.5V以上的调谐电压下进行振荡(其中来自振荡回路的正并联电阻为+526Ω)。利用图2新技术的LC-VCO的瞬时结果示于图5中。相位噪声结果示于图6中。调谐范围从39.4GHz到43.1GHz(从0.5调谐到3.5V)。相位噪声是最坏情况(在0.5V调谐电压)，在4GHz下为-92dBc/Hz。电路原理也可以使用PNP晶体管代替NPN晶体管来实施。如果NPN和PNP晶体管可获得，则输出缓冲器可以作为类-A/B来实施。而且，可以使用NMOS和/或PMOS晶体管，只要缓冲器的第一级，即射极跟随器116、118提供90度相移和保持(部分地)容性负载即可。

图1和2的技术具有很多优点，其中一些优点总结如下：

-经过输出缓冲器不衰减，利用给定振荡回路电路，总是导致调谐范围增加和较高的振荡频率。这两个优点是由于在将现有技术中的交叉耦合双极电路与包括级联的两个射极跟随器的输出缓冲器相比时，减少了对谐振器的容性负载产生的；

-本发明可以避免交叉耦合双极对(-2/gm)。这是频率的限制因素，因为在电阻变为正的地方负电阻具有一定的频率限制。这种频率限制低于图1和2的技术；

-对于固定振荡回路电路来说，与现有技术相比，新技术的相位噪声结果总是良好的，这是因为来源于交叉耦合对的噪声不再存在了；

-由于图1和2的输出缓冲器包括两个级联的射极跟随器，因此在集电极中没有信号摆幅，这允许较高摆动。在现有技术设计中，通常添加退化差分对作为缓冲器的第一级，从而具有与振荡回路并联的高欧姆电阻。对于该级，衰减很高，导致等效振荡回路的较低电压摆动；

-省略交叉耦合对减少了VCO的功率消耗。

图7表示正交振荡器的方框图。正交信号产生可以用几种方式来实施。对于低相位噪声，通常将谐振器(LC)-型VCO作为结构单元(building block)。使用两个LC-VCO芯加上一些装置来耦合它们，实现了正交信号产生。在图7中，示出了用于IQ产生的这种原理。两个VCO芯基本上是相同的。都假设产生差分输出信号。在该回路中的一个交叉耦合实现了180度相移；每个芯提供90度相移。LC型VCO芯的几种实施方式是公知的。该芯使用前述的LC振荡回路电路。

图8表示根据本发明实施例的使用并联耦合的正交振荡器。第一振荡器电路包括第一对晶体管T_c1、T_c2、第二振荡器电路包括耦合到各个第三射极跟随器120、120’和各个第四射极跟随器122、122’的第二对晶体管T_c1’、T_c2’。第一对晶体管T_c1、T_c2的集电极耦合到第二振荡器电路中包含的振荡回路电路上，第二对晶体管T_c1’、T_c2’的集电极交叉耦合到第一振荡器电路的振荡回路电路。并联实施的缺陷是由于从晶体管T_c1、T_c2和T_c1’、T_c2’耦合到图中的振荡回路的连接造成的增加振荡回路负载，耦合晶体管的基极也可以耦合到发射极120、122、120’和122’。

图9表示根据本发明另一实施例的使用串联耦合的正交振荡器。第一振荡器电路包括第一对晶体管T_c1、T_c2，第二振荡器电路包括耦合到第三射极跟随器120、122和各个第四射极跟随器120’、122’的第二对晶体管T_c1’、T_c2’。第一对晶体管T_c1、T_c2的集电极耦合到第二对晶体管T_c1’、T_c2’的各基极上。第二对晶体管T_c1’、T_c2’的集电极交叉耦合到第一对晶体管T_c1、T_c2的各基极上。正交振荡器的串联实施方式是优选的，因为LC振荡回路的负载减小了。此外，由于耦合晶体管的串联连接而不必增加总偏置电流。耦合晶体管T_c1、T_c2、T_c1’、T_c2’共享各个射极跟随器120、122、120’和122’的偏置电流Ief2。

参照双极技术但是是本发明概念的实施的实施例可以被适当地修正而应用于其它技术，如GaAs、SiGe、CMOS等。因而，端子基极、发射极和集电极分别对应栅极、源极和漏极。

显然本发明的保护范围不限于这里所述的实施例。权利要求中的参考标记不限制本发明的保护范围。术语“包括”并不排除在权利要求中所述部件以外的其它部件。在元件前面加的术语“一”不排除多个这种元件。形成本发明的部分的手段都可以用专用硬件形式或用编程目的处理器的形式来实施。本发明在于每个新特征或这些特征的组合。

参考标记

100 振荡器电路

102 谐振器

104 电感器

106 电流源

108 可变电抗器

110 控制端

112 电容器

114 电阻

116 射极跟随器

118 射极跟随器

120 射极跟随器

122 射极跟随器

124 输出负载

126 电平移位电路

Claims

1.一种振荡器电路，包括：

谐振器装置(102)，和

第一和第二射极跟随器(116、118)，它们对称地耦合到谐振器装置并具有容性负载(120、122、C1)；

还包括第三射极跟随器(120)和第四射极跟随器(122)，第一和第三射极跟随器是级联的，并且第二和第四射极跟随器是级联的，

其中至少部分地通过所述第三射极跟随器(120)和第四射极跟随器(122)提供第一和第二射极跟随器(116、118)的容性负载(120、122、C1)。

2.根据权利要求1的振荡器电路，其中谐振器是LC谐振器。

3.根据权利要求1或2的振荡器电路，其中谐振器是压控谐振器。

4.根据权利要求3的振荡器电路，其中谐振器具有可变电抗器(108)，该可变电抗器(108)具有用于调频的控制电压输入(110)。

5.根据权利要求4的振荡器电路，其中电容器(112)与可变电抗器串联耦合，并且可变电抗器的底板是共模方式。

6.根据权利要求1的振荡器电路，其中谐振器电路是共阴极振荡回路电路。

7.根据权利要求1的振荡器电路，其中谐振器电路是共阳极振荡回路电路。

8.根据权利要求1的振荡器电路，其中电容器(C1)耦合在第一和第二射极跟随器(116、118)之间。

9.根据权利要求1的振荡器电路，还包括耦合在电源电压和谐振器装置之间的电平移位器装置(126)。

10.根据权利要求9的振荡器电路，其中电平移位器装置包括至少一个二极管(D1)。

11.一种正交振荡器，包括交叉耦合到第二振荡器电路的第一振荡器电路，第一振荡器电路是如权利要求1所述的振荡器电路，第二振荡器电路是如权利要求1所述的振荡器电路，其中第一振荡器电路包括第一对晶体管(T_c1、T_c2)，第二振荡器电路包括耦合到各个第三射极跟随器(120、122)和各个第四射极跟随器(120’、122’)的第二对晶体管(T_c1’、T_c2’)，第一对晶体管(T_c1、T_c2)的集电极耦合到第二振荡器电路中包含的振荡回路电路上，第二对晶体管(T_c1’、T_c2’)的集电极交叉耦合到第一振荡器电路的振荡回路电路。

12.一种正交振荡器，包括交叉耦合到第二振荡器电路的第一振荡器电路，第一振荡器电路是如权利要求1所述的振荡器电路，第二振荡器电路是如权利要求1所述的振荡器电路，其中第一振荡器电路包括第一对晶体管(T_c1，T_c2)，第二振荡器电路包括耦合到第三射极跟随器(120、122)和各个第四射极跟随器(120’、122’)的第二对晶体管(T_c1’、T_c2’)，第一对晶体管(T_c1、T_c2)的集电极耦合到第二对晶体管(T_c1’、T_c2’)的基极上，第二对晶体管(T_c1’、T_c2’)的集电极交叉耦合到第一对晶体管(T_c1、T_c2)的基极上。

13.一种电子器件，包括前述权利要求1-12中任一项的振荡器电路。

14.根据权利要求13的电子器件，其中所述器件是以下之一：锁相环、上-变换器、下-变换器、混合器或信号发生器。