JPH08274540A - 発振器 - Google Patents
発振器Info
- Publication number
- JPH08274540A JPH08274540A JP7687295A JP7687295A JPH08274540A JP H08274540 A JPH08274540 A JP H08274540A JP 7687295 A JP7687295 A JP 7687295A JP 7687295 A JP7687295 A JP 7687295A JP H08274540 A JPH08274540 A JP H08274540A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillator
- oscillation
- transistor
- midpoint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 簡単な回路構成で完全バランス発振器を提供
する。 【構成】 第１および第２のトランジスタ回路を差動対
を構成するように接続し、これらトランジスタ回路内の
トランジスタＱ１，Ｑ２のベースとエミッタとの間に正
帰還用静電容量素子Ｃ５ＰＣ６を備えた発振回路ＯＳＣ
と、この発振回路と協働するように設けられ、対向して
直列接続された２つの可変容量ダイオードＶＣ１，ＶＣ
２の直列回路と並列に設けられた発振用誘導性素子Ｌ５
とを有する共振回路ＲＳＮを有し、第１、第２のトラン
ジスタと第２のトランジスタＱ１，Ｑ２それぞれのエミ
ッタ相互間に結合用キャパシタＣ１０，Ｃ１１を接続
し、その接続点を接地する。
する。 【構成】 第１および第２のトランジスタ回路を差動対
を構成するように接続し、これらトランジスタ回路内の
トランジスタＱ１，Ｑ２のベースとエミッタとの間に正
帰還用静電容量素子Ｃ５ＰＣ６を備えた発振回路ＯＳＣ
と、この発振回路と協働するように設けられ、対向して
直列接続された２つの可変容量ダイオードＶＣ１，ＶＣ
２の直列回路と並列に設けられた発振用誘導性素子Ｌ５
とを有する共振回路ＲＳＮを有し、第１、第２のトラン
ジスタと第２のトランジスタＱ１，Ｑ２それぞれのエミ
ッタ相互間に結合用キャパシタＣ１０，Ｃ１１を接続
し、その接続点を接地する。
Description
【０００１】
【産業上の利用分野】本発明は、広帯域の受信を行うテ
レビジョンチューナなどに適用される発振器に関する。
レビジョンチューナなどに適用される発振器に関する。
【０００２】
【従来の技術】図５は、従来のこの種の発振器の基本構
成を示す回路図である。図５において、ＯＳＣは発振回
路、ＲＳＮは共振回路を示している。発振回路ＯＳＣ
は、発振用ｎｐｎ型トランジスタＱ１、Ｑ２による差動
型コルピッツ発振回路と、バイアス用定電圧源Ｖ１、抵
抗素子Ｒ１，Ｒ２、および、定電流源Ｉ１，Ｉ２により
構成されている。共振回路ＲＳＮは、対向して直列接続
された２つの可変容量ダイオードＶＣ１，ＶＣ２の直列
回路と、この直列回路に並列に接続された発振用コイル
Ｌ５により構成されている。また、２つの可変容量ダイ
オードＶＣ１，ＶＣ２の接続点には、コイルＬ４が接続
されている。発振回路ＯＳＣと共振回路ＲＳＮとのあい
だに設けられているキャパシタＣ３，Ｃ４は直流（Ｄ
Ｃ）カット用キャパシタである。キャパシタＣ５，Ｃ６
は、発振回路ＯＳＣの正帰還用キャパシタである。キャ
パシタＣ７は結合用キャパシタＣである。
成を示す回路図である。図５において、ＯＳＣは発振回
路、ＲＳＮは共振回路を示している。発振回路ＯＳＣ
は、発振用ｎｐｎ型トランジスタＱ１、Ｑ２による差動
型コルピッツ発振回路と、バイアス用定電圧源Ｖ１、抵
抗素子Ｒ１，Ｒ２、および、定電流源Ｉ１，Ｉ２により
構成されている。共振回路ＲＳＮは、対向して直列接続
された２つの可変容量ダイオードＶＣ１，ＶＣ２の直列
回路と、この直列回路に並列に接続された発振用コイル
Ｌ５により構成されている。また、２つの可変容量ダイ
オードＶＣ１，ＶＣ２の接続点には、コイルＬ４が接続
されている。発振回路ＯＳＣと共振回路ＲＳＮとのあい
だに設けられているキャパシタＣ３，Ｃ４は直流（Ｄ
Ｃ）カット用キャパシタである。キャパシタＣ５，Ｃ６
は、発振回路ＯＳＣの正帰還用キャパシタである。キャ
パシタＣ７は結合用キャパシタＣである。
【０００３】この回路構成は、共振回路ＲＳＮの共振周
波数においてトランジスタＱ１，Ｑ２のベース・エミッ
タ間に正帰還がかかり発振する。このように、差動型コ
ルピッツ発振回路を構成する発振用トランジスタＱ１，
Ｑ２は共振回路ＲＳＮを介して各ベースが接続されてい
るので、互いに逆相の発振動作を行う。そのため、発振
用トランジスタＱ１，Ｑ２のベース・エミッタ間には必
ず交流信号を生じあい仮想交流接地点が存在する。そし
て、発振用トランジスタＱ１およびＱ２、抵抗素子Ｒ
１，Ｒ２、定電流源Ｉ１，Ｉ２、正帰還用キャパシタＣ
５，Ｃ６、ＤＣカットキャパシタＣ３，Ｃ４などのそれ
ぞれが特性的に同一の対をなす必要がある。そのとき初
めて、この発振器が完全バランス発振を行い、発振キャ
リアのリークが最小になる。
波数においてトランジスタＱ１，Ｑ２のベース・エミッ
タ間に正帰還がかかり発振する。このように、差動型コ
ルピッツ発振回路を構成する発振用トランジスタＱ１，
Ｑ２は共振回路ＲＳＮを介して各ベースが接続されてい
るので、互いに逆相の発振動作を行う。そのため、発振
用トランジスタＱ１，Ｑ２のベース・エミッタ間には必
ず交流信号を生じあい仮想交流接地点が存在する。そし
て、発振用トランジスタＱ１およびＱ２、抵抗素子Ｒ
１，Ｒ２、定電流源Ｉ１，Ｉ２、正帰還用キャパシタＣ
５，Ｃ６、ＤＣカットキャパシタＣ３，Ｃ４などのそれ
ぞれが特性的に同一の対をなす必要がある。そのとき初
めて、この発振器が完全バランス発振を行い、発振キャ
リアのリークが最小になる。
【０００４】
【発明が解決しようとする課題】しかしながら、実際の
回路では、回路素子のばらつきは回避出来ないので、完
全バランス発振を実現するには、回路素子の厳格な選
別、高度の調整が必要になる。
回路では、回路素子のばらつきは回避出来ないので、完
全バランス発振を実現するには、回路素子の厳格な選
別、高度の調整が必要になる。
【０００５】本発明は上述した問題を解決するため、特
別な回路素子を必要とせず、簡単な回路構成によって完
全バランス発振器を提供することを目的とする。つま
り、本発明は、発振回路の逆相関係がより安定に、しか
も、容易な回路構成で実現でき、発振キャリアの放出を
効果的に抑止できる発振器を提供することを目的とす
る。さらに本発明は、接地電位部による高調波の減衰な
どを行われる発振器を提供することを目的とする。
別な回路素子を必要とせず、簡単な回路構成によって完
全バランス発振器を提供することを目的とする。つま
り、本発明は、発振回路の逆相関係がより安定に、しか
も、容易な回路構成で実現でき、発振キャリアの放出を
効果的に抑止できる発振器を提供することを目的とす
る。さらに本発明は、接地電位部による高調波の減衰な
どを行われる発振器を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の第１の形態の発
振器は、第１および第２のトランジスタ回路を差動対を
構成するように接続し、これらトランジスタ回路内のト
ランジスタのベースとエミッタとの間に正帰還用静電容
量素子を備えた発振回路と、該発振回路と協働するよう
に設けられ、対向して直列接続された２つの可変容量素
子と、該直列回路と並列に設けられた発振用誘導性素子
とを有する共振回路とを有し、上記第１のトランジスタ
と第２のトランジスタ回路のそれぞれのトランジスタの
エミッタ相互間に結合用静電容量素子を接続し、該静電
容量素子のほぼ中点を接地する。特定的には、前記結合
用静電容量素子は、２つの直列接続されたキャパシタか
らなり、その接続点を接地している。
振器は、第１および第２のトランジスタ回路を差動対を
構成するように接続し、これらトランジスタ回路内のト
ランジスタのベースとエミッタとの間に正帰還用静電容
量素子を備えた発振回路と、該発振回路と協働するよう
に設けられ、対向して直列接続された２つの可変容量素
子と、該直列回路と並列に設けられた発振用誘導性素子
とを有する共振回路とを有し、上記第１のトランジスタ
と第２のトランジスタ回路のそれぞれのトランジスタの
エミッタ相互間に結合用静電容量素子を接続し、該静電
容量素子のほぼ中点を接地する。特定的には、前記結合
用静電容量素子は、２つの直列接続されたキャパシタか
らなり、その接続点を接地している。
【０００７】本発明の第２の形態であり、好適な回路構
成としては、上記発振器において、前記共振回路内の前
記発振用誘導性素子の中点を接地する。特定的には、前
記発振用誘導素子は、ほぼ中点にタップが設けられてい
る中点タップ付コイルであり、そのタップを接地する。
成としては、上記発振器において、前記共振回路内の前
記発振用誘導性素子の中点を接地する。特定的には、前
記発振用誘導素子は、ほぼ中点にタップが設けられてい
る中点タップ付コイルであり、そのタップを接地する。
【０００８】本発明の第３の形態の発振器は、第１およ
び第２のトランジスタ回路を差動対を構成するように接
続し、これらトランジスタ回路内のトランジスタのベー
スとエミッタとの間に正帰還用静電容量素子を備えた発
振回路と、該発振回路と協働するように設けられ、対向
して直列接続された２つの可変容量素子と、該直列回路
と並列に設けられた発振用誘導性素子とを有する共振回
路とを有し、前記発振用誘導素子のほぼ中点を接地す
る。特定的には、前記発振用誘導素子は、ほぼ中点にタ
ップが設けられている中点タップ付コイルであり、その
タップを接地する。
び第２のトランジスタ回路を差動対を構成するように接
続し、これらトランジスタ回路内のトランジスタのベー
スとエミッタとの間に正帰還用静電容量素子を備えた発
振回路と、該発振回路と協働するように設けられ、対向
して直列接続された２つの可変容量素子と、該直列回路
と並列に設けられた発振用誘導性素子とを有する共振回
路とを有し、前記発振用誘導素子のほぼ中点を接地す
る。特定的には、前記発振用誘導素子は、ほぼ中点にタ
ップが設けられている中点タップ付コイルであり、その
タップを接地する。
【０００９】好適には、前記発振回路と前記共振回路と
は直流しゃ断用キャパシタを介して接続する。
は直流しゃ断用キャパシタを介して接続する。
【００１０】好適には、前記第１のトランジスタ回路お
よび前記第２のトランジスタはそれぞれ、発振用トラン
ジスタと、該トランジスタのベースに接続された電源回
路と、該トランジスタのエミッタに接続された電流源と
を有し、前記第１のトランジスタと前記第２のトランジ
スタとが、差動型コルピッツ発振回路を構成するように
差動的に接続されている。
よび前記第２のトランジスタはそれぞれ、発振用トラン
ジスタと、該トランジスタのベースに接続された電源回
路と、該トランジスタのエミッタに接続された電流源と
を有し、前記第１のトランジスタと前記第２のトランジ
スタとが、差動型コルピッツ発振回路を構成するように
差動的に接続されている。
【００１１】特定的には、前記共振回路の２つの可変容
量素子はそれぞれ可変容量ダイオードである。
量素子はそれぞれ可変容量ダイオードである。
【００１２】
【作用】本発明の発振器においては、差動対を構成する
トランジスタのそれぞれのベースと接地面、エミッタと
接地面をほぼ等しいインピーダンスで接続できる。その
結果、接地電位を平衡点として発振器の回路構成とな
り、発振用トランジスタの逆相状態（関係）がより正確
になる。したがって、本発明の発振器は、発振キャリア
が電源やグランドに回り込むことがなく、安定に発振動
作が遂行する。また本発明の発振器によれば、弱電界に
おいても、疑似ロック、高周波ビートの発生が防止でき
る。
トランジスタのそれぞれのベースと接地面、エミッタと
接地面をほぼ等しいインピーダンスで接続できる。その
結果、接地電位を平衡点として発振器の回路構成とな
り、発振用トランジスタの逆相状態（関係）がより正確
になる。したがって、本発明の発振器は、発振キャリア
が電源やグランドに回り込むことがなく、安定に発振動
作が遂行する。また本発明の発振器によれば、弱電界に
おいても、疑似ロック、高周波ビートの発生が防止でき
る。
【００１３】
【実施例】第１実施例 図１を参照して本発明の発振器の第１実施例を述べる。
図１は本発明の第１実施例としての発振器の回路図であ
る。図１において、ＯＳＣは発振回路、ＲＳＮは共振回
路を示している。図１の発振回路ＯＳＣは、図５を参照
して述べた発振回路ＯＳＣに似ている。つまり、発振回
路ＯＳＣは、入出力端子Ｔ１〜Ｔ４の上部の回路であ
り、発振用ｎｐｎ型トランジスタＱ１、Ｑ２で構成され
る差動型コルピッツ発振回路と、トランジスタＱ１，Ｑ
２それぞれのベース（ノードＮ１２，Ｎ１５）に接続さ
れているバイアス用抵抗素子Ｒ１，Ｒ２、これらバイア
ス用抵抗素子Ｒ１，Ｒ２の接続点であるノードＮ１１に
接続されたバイアス用定電圧源Ｖ１、トランジスタＱ
１，Ｑ２のエミッタ（ノードＮ１３，Ｎ１４）に接続さ
れた定電流源Ｉ１，Ｉ２により構成されている。トラン
ジスタＱ１のベース（ノードＮ１２）は入出力端子Ｔ１
に接続され、エミッタ（ノードＮ１３）は入出力端子Ｔ
２に接続されている。同様に、トランジスタＱ２のベー
ス（ノードＮ１５）は入出力端子Ｔ４に接続され、エミ
ッタ（ノードＮ１４）は入出力端子Ｔ３に接続されてい
る。定電流源Ｉ１，Ｉ２はともに、トランジスタを含
み、負荷の状態に係わらず、一定の電流を提供する回路
である。
図１は本発明の第１実施例としての発振器の回路図であ
る。図１において、ＯＳＣは発振回路、ＲＳＮは共振回
路を示している。図１の発振回路ＯＳＣは、図５を参照
して述べた発振回路ＯＳＣに似ている。つまり、発振回
路ＯＳＣは、入出力端子Ｔ１〜Ｔ４の上部の回路であ
り、発振用ｎｐｎ型トランジスタＱ１、Ｑ２で構成され
る差動型コルピッツ発振回路と、トランジスタＱ１，Ｑ
２それぞれのベース（ノードＮ１２，Ｎ１５）に接続さ
れているバイアス用抵抗素子Ｒ１，Ｒ２、これらバイア
ス用抵抗素子Ｒ１，Ｒ２の接続点であるノードＮ１１に
接続されたバイアス用定電圧源Ｖ１、トランジスタＱ
１，Ｑ２のエミッタ（ノードＮ１３，Ｎ１４）に接続さ
れた定電流源Ｉ１，Ｉ２により構成されている。トラン
ジスタＱ１のベース（ノードＮ１２）は入出力端子Ｔ１
に接続され、エミッタ（ノードＮ１３）は入出力端子Ｔ
２に接続されている。同様に、トランジスタＱ２のベー
ス（ノードＮ１５）は入出力端子Ｔ４に接続され、エミ
ッタ（ノードＮ１４）は入出力端子Ｔ３に接続されてい
る。定電流源Ｉ１，Ｉ２はともに、トランジスタを含
み、負荷の状態に係わらず、一定の電流を提供する回路
である。
【００１４】共振回路ＲＳＮも、図５に示した共振回路
ＲＳＮと同様の回路構成である。、つまり、共振回路Ｒ
ＳＮは、カソード同士が接続された２つの可変容量ダイ
オードＶＣ１，ＶＣ２が設けられ、これら可変容量ダイ
オードの直列回路と並列に中点タップ付の発振用コイル
Ｌ５が接続され、２つの可変容量ダイオードの接続点
（ノードＮ８）に高周波信号阻止用コイルＬ４の一端が
接続されて、構成されている。
ＲＳＮと同様の回路構成である。、つまり、共振回路Ｒ
ＳＮは、カソード同士が接続された２つの可変容量ダイ
オードＶＣ１，ＶＣ２が設けられ、これら可変容量ダイ
オードの直列回路と並列に中点タップ付の発振用コイル
Ｌ５が接続され、２つの可変容量ダイオードの接続点
（ノードＮ８）に高周波信号阻止用コイルＬ４の一端が
接続されて、構成されている。
【００１５】入出力端子Ｔ１とノードＮ５との間に設け
られたキャパシタＣ３は直流しゃ断用（ＤＣカット用）
キャパシタであり、同様、入出力端子Ｔ４とノードＮ６
との間に設けられたキャパシタＣ４もＤＣカット用キャ
パシタである。入出力端子Ｔ１とＴ２との間、つまり、
ノードＮ１とＮ２との間に接続されているキャパシタＣ
５、および、入出力端子Ｔ３とＴ４との間、つまり、ノ
ードＮ３とＮ４との間に接続されているキャパシタＣ６
は、発振回路ＯＳＣの正帰還用キャパシタである。入出
力端子Ｔ２とコイルＬ５の中点（ノードＮ７）との間に
接続されているキャパシタＣ１０は静電容量接地用キャ
パシタである。同様に、入出力端子Ｔ３とコイルＬ５の
中点（ノードＮ７）との間に接続されているキャパシタ
Ｃ１１も静電容量接地用キャパシタである。キャパシタ
Ｃ１０とキャパシタＣ１１との接続点（ノードＮ７）が
接地されている。発振回路ＯＳＣ内のトランジスタＱ１
のエミッタは入出力端子Ｔ２を介して、結合用キャパシ
タＣ１０に接続され、キャパシタＣ１０を介して接地さ
れている。同様に、発振回路ＯＳＣ内のトランジスタＱ
２のエミッタは入出力端子Ｔ３を介して、結合用キャパ
シタＣ１１に接続され、キャパシタＣ１１を介して接地
されている。つまり、トランジスタＱ１のエミッタと、
トランジスタＱ２のエミッタとはそれぞれ、キャパシタ
Ｃ１０，Ｃ１１により接地面を介して結合されると同時
に、静電容量性インピーダンスにより接地されている。
られたキャパシタＣ３は直流しゃ断用（ＤＣカット用）
キャパシタであり、同様、入出力端子Ｔ４とノードＮ６
との間に設けられたキャパシタＣ４もＤＣカット用キャ
パシタである。入出力端子Ｔ１とＴ２との間、つまり、
ノードＮ１とＮ２との間に接続されているキャパシタＣ
５、および、入出力端子Ｔ３とＴ４との間、つまり、ノ
ードＮ３とＮ４との間に接続されているキャパシタＣ６
は、発振回路ＯＳＣの正帰還用キャパシタである。入出
力端子Ｔ２とコイルＬ５の中点（ノードＮ７）との間に
接続されているキャパシタＣ１０は静電容量接地用キャ
パシタである。同様に、入出力端子Ｔ３とコイルＬ５の
中点（ノードＮ７）との間に接続されているキャパシタ
Ｃ１１も静電容量接地用キャパシタである。キャパシタ
Ｃ１０とキャパシタＣ１１との接続点（ノードＮ７）が
接地されている。発振回路ＯＳＣ内のトランジスタＱ１
のエミッタは入出力端子Ｔ２を介して、結合用キャパシ
タＣ１０に接続され、キャパシタＣ１０を介して接地さ
れている。同様に、発振回路ＯＳＣ内のトランジスタＱ
２のエミッタは入出力端子Ｔ３を介して、結合用キャパ
シタＣ１１に接続され、キャパシタＣ１１を介して接地
されている。つまり、トランジスタＱ１のエミッタと、
トランジスタＱ２のエミッタとはそれぞれ、キャパシタ
Ｃ１０，Ｃ１１により接地面を介して結合されると同時
に、静電容量性インピーダンスにより接地されている。
【００１６】トランジスタＱ１，Ｑ２、定電流源Ｉ１，
Ｉ２、バイアス用抵抗素子Ｒ１，Ｒ２などの発振回路Ｏ
ＳＣを構成する部分は半導体集積回路を構成するのに適
しているが、正帰還用キャパシタＣ５，Ｃ６、静電容量
接地用（結合用）キャパシタＣ１０，Ｃ１１、ＤＣカッ
ト用キャパシタＣ３，Ｃ４と接続される構成は、これら
キャパシタは半導体回路に集積するのに適していないか
ら、入出力端子Ｔ１〜Ｔ４を介して外付け回路としてい
る。
Ｉ２、バイアス用抵抗素子Ｒ１，Ｒ２などの発振回路Ｏ
ＳＣを構成する部分は半導体集積回路を構成するのに適
しているが、正帰還用キャパシタＣ５，Ｃ６、静電容量
接地用（結合用）キャパシタＣ１０，Ｃ１１、ＤＣカッ
ト用キャパシタＣ３，Ｃ４と接続される構成は、これら
キャパシタは半導体回路に集積するのに適していないか
ら、入出力端子Ｔ１〜Ｔ４を介して外付け回路としてい
る。
【００１７】図５に示した発振器と、図１に示した発振
器との回路構成の相違点を以下に述べる。 （１）図１の発振器は、図５の発振器におけるノードＮ
２とＮ３との間に接続されているキャパシタＣ７を削除
し、図１に示したように、ノードＮ２とノードＮ３との
間に２つの結合用キャパシタＣ１０，Ｃ１１を設け、こ
の接続点（ノードＮ７）を接地する。 （２）図１の発振器においては、共振回路ＲＳＮの発振
用コイルＬ５を中点タップ付コイルを用いる。 （３）中点タップ付発振用コイルＬ５の中点タップをノ
ードＮ７を介して接地した。
器との回路構成の相違点を以下に述べる。 （１）図１の発振器は、図５の発振器におけるノードＮ
２とＮ３との間に接続されているキャパシタＣ７を削除
し、図１に示したように、ノードＮ２とノードＮ３との
間に２つの結合用キャパシタＣ１０，Ｃ１１を設け、こ
の接続点（ノードＮ７）を接地する。 （２）図１の発振器においては、共振回路ＲＳＮの発振
用コイルＬ５を中点タップ付コイルを用いる。 （３）中点タップ付発振用コイルＬ５の中点タップをノ
ードＮ７を介して接地した。
【００１８】図１に示した発振器の動作を述べる。発振
回路ＯＳＣは、共振回路ＲＳＮの中点タップ付発振用コ
イルＬ５とノードＮ７と接地点を介して結合用キャパシ
タＣ１０，Ｃ１１により接地電位によってしゃ断された
差動対のコルピッツ発振回路として発振する。その結
果、発振用トランジスタＱ１，Ｑ２のベース、エミッタ
の各端子は接地電位から±９０度の位相状態になる。つ
まり、図１に示した発振器は、完全バランス発振回路
（差動型コルピッツ発振回路としての発振回路ＯＳＣ）
の位相中点を、発振回路ＯＳＣおよび共振回路ＲＳＮと
共用の簡単な回路構成をとり、仮想接地ではなく実際に
接地することで、実際の接地をとり、発振キャリアの放
出を抑止している。また、位相中点を接地することで、
グランドインピーダンスを充分低下させて、高調波など
の不要な副射ノイズをしゃへいすることも可能になる。
特に、発振回路ＯＳＣは、ＩＣ回路として構成する場合
が好適であるが、ＩＣ回路内部の電源およびグランドラ
インのようにインピーダンスを充分低下させることがで
きない場合に、本発明の発振器が効果を奏する。
回路ＯＳＣは、共振回路ＲＳＮの中点タップ付発振用コ
イルＬ５とノードＮ７と接地点を介して結合用キャパシ
タＣ１０，Ｃ１１により接地電位によってしゃ断された
差動対のコルピッツ発振回路として発振する。その結
果、発振用トランジスタＱ１，Ｑ２のベース、エミッタ
の各端子は接地電位から±９０度の位相状態になる。つ
まり、図１に示した発振器は、完全バランス発振回路
（差動型コルピッツ発振回路としての発振回路ＯＳＣ）
の位相中点を、発振回路ＯＳＣおよび共振回路ＲＳＮと
共用の簡単な回路構成をとり、仮想接地ではなく実際に
接地することで、実際の接地をとり、発振キャリアの放
出を抑止している。また、位相中点を接地することで、
グランドインピーダンスを充分低下させて、高調波など
の不要な副射ノイズをしゃへいすることも可能になる。
特に、発振回路ＯＳＣは、ＩＣ回路として構成する場合
が好適であるが、ＩＣ回路内部の電源およびグランドラ
インのようにインピーダンスを充分低下させることがで
きない場合に、本発明の発振器が効果を奏する。
【００１９】このように、第１実施例によれば、発振回
路ＯＳＣの逆相関係がより安定に、しかも、容易な回路
構成で実現できる。しかも、接地電位部による高調波の
減衰も行われ、発振キャリアの放出を効果的に抑止でき
るという効果も奏する。
路ＯＳＣの逆相関係がより安定に、しかも、容易な回路
構成で実現できる。しかも、接地電位部による高調波の
減衰も行われ、発振キャリアの放出を効果的に抑止でき
るという効果も奏する。
【００２０】第２実施例 図２は第２実施例の発振器の回路構成図である。この発
振器も、発振回路ＯＳＣと共振回路ＲＳＮとを有してい
る。図２に示した発振器は、図１に示した発振器と非常
に類似しているが、その相違点は、図１における発振用
トランジスタＱ１のエミッタ、および、発振用トランジ
スタＱ２のエミッタに接続されているトランジスタ回路
を含む定電流源Ｉ１，Ｉ２代えて、通常の抵抗素子Ｒ１
１，Ｒ１２を用いている点だけである。これらの抵抗素
子Ｒ１１，Ｒ１２も、電流源として機能するから、図２
に示した発振器も、図１の発振器と同様に動作する。た
だし、図１に示した定電流源よりは電流源としての安定
度に欠ける面がある。図２に示した発振器も、電流源と
しての安定度を除けば、図１に示した発振器と同様の効
果、つまり、発振回路ＯＳＣの逆相関係がより安定に、
しかも、容易な回路構成で実現でき、接地電位部による
高調波の減衰も行われ、発振キャリアの放出を効果的に
抑止できるという効果を奏する。
振器も、発振回路ＯＳＣと共振回路ＲＳＮとを有してい
る。図２に示した発振器は、図１に示した発振器と非常
に類似しているが、その相違点は、図１における発振用
トランジスタＱ１のエミッタ、および、発振用トランジ
スタＱ２のエミッタに接続されているトランジスタ回路
を含む定電流源Ｉ１，Ｉ２代えて、通常の抵抗素子Ｒ１
１，Ｒ１２を用いている点だけである。これらの抵抗素
子Ｒ１１，Ｒ１２も、電流源として機能するから、図２
に示した発振器も、図１の発振器と同様に動作する。た
だし、図１に示した定電流源よりは電流源としての安定
度に欠ける面がある。図２に示した発振器も、電流源と
しての安定度を除けば、図１に示した発振器と同様の効
果、つまり、発振回路ＯＳＣの逆相関係がより安定に、
しかも、容易な回路構成で実現でき、接地電位部による
高調波の減衰も行われ、発振キャリアの放出を効果的に
抑止できるという効果を奏する。
【００２１】第３実施例 図３は第３実施例の発振器の回路構成図である。この発
振器も、発振回路ＯＳＣと共振回路ＲＳＮとを有してい
る。図３に示した発振器は、図２に示した発振器と非常
に類似しているが、その相違点を以下に述べる。図２に
示した発振器のノードＮ２とノードＮ３との間に接続し
たキャパシタＣ１０，Ｃ１１に代えて、図５の発振器に
示したと同様のキャパシタＣ７を接続している。つま
り、図２および図２に示したように、キャパシタＣ７に
代えて、２つのキャパシタＣ１０，Ｃ１１を設けてその
接続点（ノードＮ７）を接地していない。ただし、図５
に示した発振器とは、中点タップ付コイルＬ５の中点を
接地している点が異なる。つまり、図３に示した発振器
は、２つの結合用キャパシタＣ１０，Ｃ１１を設けて、
その接続点（ノードＮ７）を接地しないだけ、回路構成
が簡単になっている。この発振器も、図１および図２に
示した発振器と同様に動作する。図３に示した発振器
は、図１の発振器と比較すると、回路素子のばらつきに
対しては幾分、安定度が低いが、図５に示した発振器と
比較すると、図１および図２を参照して示した発振器と
同様の効果を奏することができる。なお、図３の発振器
における発振回路ＯＳＣ内の電流源としての抵抗素子Ｒ
１１，Ｒ１２を、図１に示したように、定電流源Ｉ１，
Ｉ２に置き換えることもできる。
振器も、発振回路ＯＳＣと共振回路ＲＳＮとを有してい
る。図３に示した発振器は、図２に示した発振器と非常
に類似しているが、その相違点を以下に述べる。図２に
示した発振器のノードＮ２とノードＮ３との間に接続し
たキャパシタＣ１０，Ｃ１１に代えて、図５の発振器に
示したと同様のキャパシタＣ７を接続している。つま
り、図２および図２に示したように、キャパシタＣ７に
代えて、２つのキャパシタＣ１０，Ｃ１１を設けてその
接続点（ノードＮ７）を接地していない。ただし、図５
に示した発振器とは、中点タップ付コイルＬ５の中点を
接地している点が異なる。つまり、図３に示した発振器
は、２つの結合用キャパシタＣ１０，Ｃ１１を設けて、
その接続点（ノードＮ７）を接地しないだけ、回路構成
が簡単になっている。この発振器も、図１および図２に
示した発振器と同様に動作する。図３に示した発振器
は、図１の発振器と比較すると、回路素子のばらつきに
対しては幾分、安定度が低いが、図５に示した発振器と
比較すると、図１および図２を参照して示した発振器と
同様の効果を奏することができる。なお、図３の発振器
における発振回路ＯＳＣ内の電流源としての抵抗素子Ｒ
１１，Ｒ１２を、図１に示したように、定電流源Ｉ１，
Ｉ２に置き換えることもできる。
【００２２】第４実施例 図４は第４実施例の発振器の回路構成図である。この発
振器も、発振回路ＯＳＣと共振回路ＲＳＮとを有してい
る。図４に示した発振器は、図１に示した発振器と非常
に類似しているが、その相違点を以下に述べる。図１に
示した発振器の共振回路ＲＳＮの発振用コイルは中点タ
ップ付のコイルＬ５を用い、中点を接地していたが、図
４に示した発振用コイルＬ５’は図５に示した発振用コ
イルと同じく、中点を接地していない。ただし、ノード
Ｎ２とノードＮ３との間には、結合用キャパシタＣ１
０，Ｃ１１を接続し、その接続点（ノードＮ７）を接地
している。つまり、図４に示した発振器は、中点タップ
付コイルＬ５’を用いず、接地していないだけ回路構成
が簡単になっている。この発振器も、図１および図２に
示した発振器と同様に動作する。図４に示した発振器
も、図３に示した発振器と同様、図１の発振器と比較す
ると、回路素子のばらつきに対しては幾分、安定度が低
いが、図５に示した発振器と比較すると、図１および図
２を参照して示した発振器と同様の効果を奏することが
できる。なお、図３の発振器における発振回路ＯＳＣ内
の電流源としての抵抗素子Ｒ１１，Ｒ１２を、図１に示
したように、定電流源Ｉ１，Ｉ２に置き換えることもで
きる。
振器も、発振回路ＯＳＣと共振回路ＲＳＮとを有してい
る。図４に示した発振器は、図１に示した発振器と非常
に類似しているが、その相違点を以下に述べる。図１に
示した発振器の共振回路ＲＳＮの発振用コイルは中点タ
ップ付のコイルＬ５を用い、中点を接地していたが、図
４に示した発振用コイルＬ５’は図５に示した発振用コ
イルと同じく、中点を接地していない。ただし、ノード
Ｎ２とノードＮ３との間には、結合用キャパシタＣ１
０，Ｃ１１を接続し、その接続点（ノードＮ７）を接地
している。つまり、図４に示した発振器は、中点タップ
付コイルＬ５’を用いず、接地していないだけ回路構成
が簡単になっている。この発振器も、図１および図２に
示した発振器と同様に動作する。図４に示した発振器
も、図３に示した発振器と同様、図１の発振器と比較す
ると、回路素子のばらつきに対しては幾分、安定度が低
いが、図５に示した発振器と比較すると、図１および図
２を参照して示した発振器と同様の効果を奏することが
できる。なお、図３の発振器における発振回路ＯＳＣ内
の電流源としての抵抗素子Ｒ１１，Ｒ１２を、図１に示
したように、定電流源Ｉ１，Ｉ２に置き換えることもで
きる。
【００２３】
【発明の効果】本発明の発振器においては、仮想接地で
はなく実際に接地することで、簡単な回路構成で、差動
対を構成するトランジスタのそれぞれのベースと接地
面、エミッタと接地面をほぼ等しいインピーダンスで接
続できる。その結果、接地電位を平衡点とした発振器の
回路構成となり、発振用トランジスタの逆相状態（関
係）がより正確になる。また、本発明の発振器は、位相
中点を接地することで、グランドインピーダンスを充分
低下させて、発振キャリアが電源やグランドに回り込む
ことがなく、安定に発振動作が遂行する。さらに、本発
明の発振器によれば、弱電界においても、疑似ロック、
高周波ビートの発生が防止できる。また、本発明の発振
器は、発振キャリアの放出を抑止している。また、高調
波などの不要な副射ノイズをしゃへいすることも可能に
なる。
はなく実際に接地することで、簡単な回路構成で、差動
対を構成するトランジスタのそれぞれのベースと接地
面、エミッタと接地面をほぼ等しいインピーダンスで接
続できる。その結果、接地電位を平衡点とした発振器の
回路構成となり、発振用トランジスタの逆相状態（関
係）がより正確になる。また、本発明の発振器は、位相
中点を接地することで、グランドインピーダンスを充分
低下させて、発振キャリアが電源やグランドに回り込む
ことがなく、安定に発振動作が遂行する。さらに、本発
明の発振器によれば、弱電界においても、疑似ロック、
高周波ビートの発生が防止できる。また、本発明の発振
器は、発振キャリアの放出を抑止している。また、高調
波などの不要な副射ノイズをしゃへいすることも可能に
なる。
【図１】本発明の発振器の第１実施例の回路構成図であ
る。
る。
【図２】本発明の発振器の第２実施例の回路構成図であ
る。
る。
【図３】本発明の発振器の第３実施例の回路構成図であ
る。
る。
【図４】本発明の発振器の第４実施例の回路構成図であ
る。
る。
【図５】従来の発振器の回路構成図である。
ＯＳＣ・・発振回路 ＲＳＮ・・・共振回路
Claims (10)
- 【請求項１】第１および第２のトランジスタ回路を差動
対を構成するように接続し、これらトランジスタ回路内
のトランジスタのベースとエミッタとの間に正帰還用静
電容量素子を備えた発振回路と、 該発振回路と協働するように設けられ、対向して直列接
続された２つの可変容量素子と、該直列回路と並列に設
けられた発振用誘導性素子とを有する共振回路とを有
し、 上記第１のトランジスタと第２のトランジスタ回路のそ
れぞれのトランジスタのエミッタ相互間に結合用静電容
量素子を接続し、該静電容量素子のほぼ中点を接地した
ことを特徴とする、発振器。 - 【請求項２】前記結合用静電容量素子は、２つの直列接
続されたキャパシタからなり、その接続点を接地した、
請求項１記載の発振器。 - 【請求項３】前記共振回路内の前記発振用誘導性素子の
中点を接地した、請求項１記載の発振器。 - 【請求項４】前記発振用誘導素子は、ほぼ中点にタップ
が設けられている中点タップ付コイルであり、そのタッ
プを接地した、請求項３記載の発振器。 - 【請求項５】第１および第２のトランジスタ回路を差動
対を構成するように接続し、これらトランジスタ回路内
のトランジスタのベースとエミッタとの間に正帰還用静
電容量素子を備えた発振回路と、 該発振回路と協働するように設けられ、対向して直列接
続された２つの可変容量素子と、該直列回路と並列に設
けられた発振用誘導性素子とを有する共振回路とを有
し、 前記発振用誘導素子のほぼ中点を接地したことを特徴と
する発振器。 - 【請求項６】前記発振用誘導素子は、ほぼ中点にタップ
が設けられている中点タップ付コイルであり、そのタッ
プを接地した、請求項５記載の発振器。 - 【請求項７】前記発振回路と前記共振回路とは直流しゃ
断用キャパシタを介して接続されている、請求項１〜６
いずれか記載の発振器。 - 【請求項８】前記第１のトランジスタ回路および前記第
２のトランジスタはそれぞれ、 発振用トランジスタと、 該トランジスタのベースに接続された電源回路と、 該トランジスタのエミッタに接続された電流源とを有
し、 前記第１のトランジスタと前記第２のトランジスタと
が、差動型コルピッツ発振回路を構成するように差動的
に接続されている、請求項１〜７いずれか記載の発振
器。 - 【請求項９】前記共振回路の２つの可変容量素子はそれ
ぞれ可変容量ダイオードである、請求項１〜７いずれか
記載の発振器。 - 【請求項１０】前記発振回路の差動対を構成する前記ト
ランジスタ回路は、半導体集積回路として、一体構成さ
れており、 前記共振回路および前記静電容量素子が該半導体集積回
路の外部に設けられている、請求項１〜９いずれか記載
の発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7687295A JPH08274540A (ja) | 1995-03-31 | 1995-03-31 | 発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7687295A JPH08274540A (ja) | 1995-03-31 | 1995-03-31 | 発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274540A true JPH08274540A (ja) | 1996-10-18 |
Family
ID=13617736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7687295A Pending JPH08274540A (ja) | 1995-03-31 | 1995-03-31 | 発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274540A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006518570A (ja) * | 2003-02-20 | 2006-08-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 発振器回路 |
| WO2008111187A1 (ja) * | 2007-03-14 | 2008-09-18 | Neuro Solution Corp. | 発振器および半導体装置 |
| WO2009052289A1 (en) | 2007-10-17 | 2009-04-23 | Autoliv Asp, Inc. | Voltage controlled oscillator with cascaded emitter follower buffer stages |
-
1995
- 1995-03-31 JP JP7687295A patent/JPH08274540A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006518570A (ja) * | 2003-02-20 | 2006-08-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 発振器回路 |
| WO2008111187A1 (ja) * | 2007-03-14 | 2008-09-18 | Neuro Solution Corp. | 発振器および半導体装置 |
| WO2009052289A1 (en) | 2007-10-17 | 2009-04-23 | Autoliv Asp, Inc. | Voltage controlled oscillator with cascaded emitter follower buffer stages |
| EP2201686A1 (en) * | 2007-10-17 | 2010-06-30 | Autoliv ASP, INC. | Voltage controlled oscillator with cascaded emitter follower buffer stages |
| EP2201686A4 (en) * | 2007-10-17 | 2012-11-14 | Autoliv Asp Inc | VOLTAGE-CONTROLLED OSCILLATOR WITH CASCADE MULTIPLIER BUFFER STAGES |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298183B2 (en) | High frequency divider circuits and methods | |
| US7026883B2 (en) | Feedback loop for LC VCO | |
| US7522007B2 (en) | Injection locked frequency divider | |
| US5486796A (en) | Oscillator circuit for receiving a wide frequency band signal | |
| US20060097801A1 (en) | Oscillator and communication device | |
| US20020093385A1 (en) | Oscillation circuit with voltage-controlled oscillators | |
| US20060220754A1 (en) | Voltage controlled oscillator | |
| US20150236644A1 (en) | Voltage-controlled oscillator | |
| US6750726B1 (en) | Oscillator circuit with flicker noise suppression and method for operating the same | |
| US6150893A (en) | Voltage controlled oscillator with wide frequency range and low noise for integrated circuit fabrication | |
| US20080129392A1 (en) | Colpitts quadrature voltage controlled oscillator | |
| US6545555B1 (en) | Voltage controlled oscillator having a phase noise reduction device | |
| US7498893B2 (en) | Circuit for generating a high-frequency oscillation in a specified frequency band | |
| JPH09102712A (ja) | 発振回路および発振方法 | |
| JPH10284937A (ja) | 発振器共振回路内の寄生発振モードを回避する回路 | |
| US7019597B2 (en) | Method and circuitry for implementing a differentially tuned varactor-inductor oscillator | |
| JPH08274540A (ja) | 発振器 | |
| US6606008B2 (en) | Oscillator circuit | |
| JP2006518570A (ja) | 発振器回路 | |
| US7038550B2 (en) | Smart current controlled (SCC) resonator driver | |
| US7511590B1 (en) | Differential crystal oscillator | |
| EP0948837B1 (en) | Integrated oscillator with reduced jitter | |
| JPH10135736A (ja) | 高安定クロック発振器 | |
| JPH0319506A (ja) | 水晶発振回路 | |
| JPH10303643A (ja) | 電圧制御発振回路 |