KR100989475B1 - 발진기 및 집적 회로 - Google Patents

발진기 및 집적 회로 Download PDF

Info

Publication number
KR100989475B1
KR100989475B1 KR1020057002681A KR20057002681A KR100989475B1 KR 100989475 B1 KR100989475 B1 KR 100989475B1 KR 1020057002681 A KR1020057002681 A KR 1020057002681A KR 20057002681 A KR20057002681 A KR 20057002681A KR 100989475 B1 KR100989475 B1 KR 100989475B1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
oscillator
terminals
pair
Prior art date
Application number
KR1020057002681A
Other languages
English (en)
Other versions
KR20050058331A (ko
Inventor
스벤 매티슨
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP02388057A external-priority patent/EP1396930B1/en
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20050058331A publication Critical patent/KR20050058331A/ko
Application granted granted Critical
Publication of KR100989475B1 publication Critical patent/KR100989475B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device

Abstract

평행 수정 발진기 회로는 제 1 공진 소자(Xtal)(207; 215; 222, 221; 313), 트랜지스터(204; 212; 220; 304)를 포함하는 제 1 발진기 보조 회로(202; 210; 218; 302) 및, 트랜지스터(203; 211; 219; 303)를 포함하는 제 2 발진기 보조 회로(201; 209; 217; 301)를 구비하며, 다수의 상기 트랜지스터의 각각은 상이한 타입의 트랜지스터 단자(C,B,E; D;G;S)를 가지며, 상기 발진기 보조 회로에는 3개 이상의 상호 접속부가 구성된다. 각 상호 접속부는 한 쌍의 동일한 타입의 트랜지스터 단자를 포함하는데, 제 1의 상기 상호 접속부는 접지 기준(gnd)에 대한 접속부를 구성하고, 제 2의 상기 상호 접속부는 제 1 공진 소자(207; 215; 223; 313)를 경유하며, 제 3의 상기 상호 접속부는 제 2 공진 소자(208; 216; 224; 314)를 경유하고, 상기 제 1 및 2 회로는 평행 발진기 신호를 형성하기 위해 상기 제 1 및 2 공진 소자에 의해 상호 작용하도록 배치된다. 이중 공통 베이스 또는 이중 공통 컬렉터 구성이 바람직하다.
평행 수정 발진기 회로, 압전 소자, 발진기 보조 회로, 상호 접속부, 공진 소자

Description

발진기 및 집적 회로{AN OSCILLATOR AND AN INTEGRATED CIRCUIT}
본 발명은 평행 수정 발진기 회로에 관한 것으로써, 이 발진기 회로는, 압전 소자, 트랜지스터를 포함한 제 1 발진기 보조 회로 및, 트랜지스터를 포함한 제 2 발진기 보조 회로를 구비하는데, 이들 트랜지스터는 제각기 상이한 타입의 트랜지스터의 단자를 가지며, 발진기 보조 회로에는 적어도 3개의 상호 접속부가 구성되어 있다.
평행 수정 발진기 회로는 각종 전자 회로내에 사용될 수 있다. 그러나, 통신 장치, 특히, 원격 통신 장치내에는 특정한 응용 분야가 있으며, 기준 주파수는 변조기, 복조기, 상향 및 하향 주파수 변환기, 타이밍 회로 등을 위한 주기 신호로서 발생되거나 합성된다. 통상적으로, 이 주기 신호는 구형파 신호이다.
주기 신호는 기본 주파수를 가지고, 소위 주파수 합성기에 의해 발생되며, 이 주파수 합성기는, 주기 신호의 기본 주파수를 다수의 기본 주파수로서 기준 신호에 제공한다. 이 장치가 응하는 표준에서 설명되어 있는 주파수 안정성 또는 타이밍 정밀도에 관계된 요구 사항을 충족하기 위해, 통상적으로, 상당한 안정 또는 정밀의 기준 신호를 제공하는 수정 발진기가 요구된다.
통신 장치는 상이한 주파수 범위내에서 처리하는 신호를 포함하고, RF 반송 파 신호의 변조에 관계된 신호를 처리하도록 배치된 회로는 최고 주파수 범위내에서 동작하며, 통상적으로 RF 스테이지로 나타낸다. 이 반송파 신호 상에서 통신될 신호에 관계된 신호를 처리하도록 배치된 회로는 보다 저 주파수 범위내에서 동작하며, 기저대 스테이지 또는 기저대 회로로 나타낸다.
RF 스테이지는 주로 비교적 고 전력 및 비교적 고주파에서의 처리 신호를 포함하여, RF 스테이지로부터 과중한(heavy) 잡음원을 불가피하게 물려 받는다. 기저대 회로는 통상적으로 저 전력 레벨에서의 저주파 신호를 포함하지만, 이 회로에서의 신호 처리는 통상적으로 디지털 신호 처리로서 실행되어, 과중한 디지털 스위칭을 포함한다. 따라서, 기저대 회로도 강력한 잡음원이다.
예컨대, 무선 주파수(RF)로 무선 통신을 제공하는 통신 장치의 경우, 소위 RF 주파수 합성기에는, 통상적으로 10 MHz 내지 40 MHz로 실행하는 수정 발진기로부터의 기준 신호가 제공된다.
셀룰러 전화, 블루투스(TM) 통신 장치 등과 같이 비교적 복잡한 소형의 통신 장치의 경우, 보다 타이트(tight)한 통합 레벨은, 통신 장치의 다수의 회로를 단일 집적 회로 상에 집적화하는 것을 바람직하게 한다. 이와 같은 집적 회로는 통상적으로 반도체 타입의 집적 회로이고, 여기서, 반도체 칩(실리콘 기판)은, 인쇄 회로 기판(PCB)과의 전기 접점을 획득하는 단자를 가진 패키지내의 세라믹 기판(또는 소위 금속 헤더) 상에 수용된다. 실리콘 기판과 세라믹 기판간의 전기 접점은 본딩 와이어에 의해 달성된다. 마찬가지로, 세라믹 기판과 패키지의 단자간의 전기 접점도 본딩에 의해 달성된다.
잡음의 발생 및 방출에 대하여 회로의 상기 원하는 집적화 및 회로의 개별 특성의 결과로서, 발진기 회로는 상당한 잡음이 있는 환경에 놓이게 된다. 그래서, 발진기는 집적 회로의 실리콘 기판으로부터의 간섭을 포착하기가 쉽다. 게다가, 발진기 회로의 공진기 부품이 집적 회로의 외부(즉, 집적 회로 패키지의 외부)에 배치되므로, 발진기는 또한 본딩 와이어 및 단자에 의해 간섭을 포착하기가 쉽다. 실제로, 수정은 매우 안정적이고, 어느 정도까지는 간섭을 억제할 수 있지만, 요구 사항이 매우 타이트하므로, 회로 설계자는 간섭 감도의 저감을 위한 도전을 계속하고 있다. GSM/GPRS 셀룰러 단자의 경우, 0,1 ppm만큼 적은 주파수 시프트가 최대로서, 예컨대, 전압 제어 발진기(VCO)와 같은 통상의 부품이 스위치 온 및 오프하거나, 주파수를 변화시키는 상황으로 수락 가능하다.
그러나, 원하지 않는 주파수 시프트 또는 주파수 에러의 주 원인은, 비선형 부품이 (장치(gm) 또는 입력 용량의 변화에 관련하여) 변조되는 동작점의 시프트 때문이다(공동 공급 와이어내의 간섭 감소 DC 전압 강하, 또는 전류 또는 전압의 국부 DC 시프트를 유발시키는 간섭 신호의 정류, 및/또는 수정 발진기 회로에 입력하는 간섭 신호 때문이다). 어느 정도까지는, 온-칩 차폐가 사용될 수 있지만, 본딩 와이어 및 금속 트랙은 자기장으로 노출된다. 싱글 엔드형(single-ended) 구조에 대비되는 평행 구조가 도움을 주지만, 공동 모드(즉, 한쌍의 평행 신호의 양방에 영향을 주는 노출)의 간섭 부품조차도 유해하다.
일반적으로, 수정 발진기는, 공급 전압 레벨 및 부하 특성의 변동에도 불구 하고, 매우 안정한 발진기 주파수를 제공하여, 상당한 로버스트(robust) 발진기 타입임을 알 수 있다.
공지된 발진기로서, Eric Vittoz ("High-Performance Crystal Oscillator Circuits: Theory and Application"; IEEE Journal of Solid State Circuits, pages 774-783, June 1988)에 의해 제안된 바와 같이 단일 CMOS 이득 셀을 가진 소위 피어스(Pierce) 발진기가 있다. 전류 소비를 고려하여, Vittoz에 의해 제안된 바와 같이, 많은 저주파 수정 발진기는 통상적으로 단일 CMOS 이득 셀을 사용한다. 이와 같은 발진기는 도 1에 도시되어 있다. 이 이득 셀은 싱글 엔드형 신호를 이용하여, 결과로서, 발진기의 접지는 큰 디지털 칩에 대해 심각한 문제를 유발시킨다. 이와 같이 충분한 접지의 부족은 결과적으로 발진기의 코어(core)에 잡음 및 간섭을 주입시킨다. 마찬가지로, 집적 회로의 기판은 공진기의 접지에 직접 접속되지 않아, 또한 간섭 경로를 회로에 제공할 것이다. 그러나, 이런 명백한 결점에도 불구하고, 이것은, 단일 CMOS 인버터에 의해 구현될 수 있으므로, 대중의 발진기이다.
상기 CMOS 인버트 기반 발진기의 대용품이 존재한다. 피어스 발진기는 또한 공통 콜렉터 커플링에 결합된 바이폴라 접합 트랜지스터(BJT)에 기초로 할 수 있다. 인기가 적은 바이폴라 접합 트랜지스터를 가진 싱글 엔드형 수정 발진기는 공통 에미터 또는 공통 베이스 커플링에 기초로 한다.
상기 싱글 엔드형 발진기의 모두는 기판 간섭으로 충분히 로버스트하지 않다.
SU 1 771 058에는, 2개의 트랜지스터에 의해 형성된 부 임피던스 변환기(NIC) 및, 제각기 2개의 트랜지스터의 공급 전압과 콜렉터 단자 사이에 결합된 2개의 저항기를 가진 차동 발진기가 개시되어 있다. 이 트랜지스터 중 하나의 베이스 단자는 다른 트랜지스터의 콜렉터 단자에 접속되고, 그 역으로도 접속된다. 수정은 2개의 트랜지스터의 에미터 단자 사이에 결합된다. NIC는 수정 양단에 부 저항을 제공하고, 이 수정은 적당한 치수로 만들어질 시에 회로를 불감쇠(undamp)시킴으로써, 수정의 공진 주파수에 근접하여 발진시킬 것이다.
차동 동작으로 인해, 본딩 와이어 상에서 감소된 간섭, 예컨대, RF 감소된 스퓨리어스 주파수형의 간섭의 일부를 억제할 수 있다. 그러나, 이런 및 다른 발진기의 결점은 소위 기판 간섭에 대한 로버스트니스(robustness)가 부족하다는 것인데, 이는, 예컨대, 강한 디지털 스위칭을 포함하는 동일한 기판 상의 다수의 회로, 또는, 예컨대, 다른 온-칩 RF 발진기로부터 발진기 노드에서 유도된 다른 강한 간섭에서 발생할 수 있다. 이런 불완전한 성능은 결과적으로 발진기 주파수의 작은 변동, 소위 주파수 시프트를 유발시킨다. 주파수 시프트는, 예컨대, 디지털 스위칭 활동이 회로 활동에 따라 개시 또는 중지할 시, 또는 근처에 RF 발진기가 소위 유휴 송신(TX) 또는 수신(RX) 모드 사이에서 턴 온 또는 오프될 시, 또는 RF 발진기가 다른 주파수로 동조될 시에 일어날 수 있다. RX 또는 TX RF 발진기가 스위치 온 또는 오프할 시에 통상의 주파수 시프트는 백만분의 1(1 ppm)까지 이루어질 수 있다. GSM/GPRS 요구 사항은 1 ppm 보다 더 엄격하며, 일반적으로, 이 발진기는 GSM/GPRS 요구 사항에 대해 잘 실행하지 않는다.
상술한 바와 같이, 집적된 발진기는 기판 간섭을 포착하기가 쉽다. 피어스 발진기(도 1)는 소위 백-게이트 효과(back-gate effect)를 통해 기판 간섭에 민감할 것이다(즉, 기판과 소스 단자간의 신호는 포워드(forward) 상호 컨덕턴스의 거의 30%의 이득으로 증폭될 것이다). 더욱이, 드레인은 기판에 대한 병렬판 커패시턴스를 가지며, 이 경로는 또한 잡음 주입을 유발할 수 있다. MOS 장치를 바이폴라 트랜지스터로 대체함으로써, 백-게이트 효과는 제거되지만, 병렬판 기판 커패시턴스는 제거되지 않는다.
요약하면, 피어스 발진기 또는 NIC 기반 발진기 회로의 어느 것도 기판 간섭에 대해 로버스트하지 않지만, NIC 기반 발진기에서는 어떤 공통 모드의 잡음이 저감된다.
상술한 문제는 서두에 기술된 발진기가 다음과 같은 것을 특징으로 할 시에 해결되며, 즉, 제 1 및 2 발진기 보조 회로간의 각 상호 접속부가 한 쌍의 동일한 타입의 트랜지스터 단자를 포함하는데, 제 1의 상기 상호 접속부는 접지 기준, 또는 공급 레일(supply rail)과 같은 신호 접지 기준에 대한 접속부를 구성하고, 제 2의 상기 상호 접속부는 제 1 공진 소자를 경유하며, 제 3의 상기 상호 접속부는 제 2 공진 소자를 경유하고, 상기 제 1 및 2 회로는 평행 발진기 신호를 형성하기 위해 상기 제 1 및 2 공진 소자에 의해 상호 작용하도록 배치되는 것을 특징으로 한다.
제 1 및 2 발진기 보조 회로는, 바이폴라 접합 트랜지스터(Bipolar Junction Transistor: BJT) 또는 금속 산화 반도체(Metal Oxide Semiconductor: MOS) 중의 어느 하나인 트랜지스터 및, 이 트랜지스터를 바이어싱(biasing)하여, 원하지 않는 주파수 성분을 필터링하는 회로로 구성될 수 있다. 필터는, 예컨대, 간단한 RC 필터의 형태일 수 있다. 동일한 쌍의 트랜지스터 단자는, 제각기, 각 트랜지스터로부터의 컬렉터에 의해 형성된 한쌍의 컬렉터 단자, 또는 BJT 또는 MOS 트랜지스터의 한쌍의 드레인 단자일 수 있다. 통상적으로, 제 1 및 2 공진 소자는 제각기 커패시터 및 압전 수정이다. 2개의 발진기 보조 회로는 공진기(발진기) 주파수에서 제 1 및 2 발진기 회로간에 에너지를 전후 랩핑(lapping)함으로써 상호 작용한다. 평행 출력 신호는 바람직하게는 제 1 또는 2 공진 소자에 걸쳐 제공된다.
결과적으로, 간섭에 대해 로버스트한 매우 정밀한 발진기가 제공된다. 이 발진기는 상술한 종래의 발진기보다 간섭에 대해 5 배 내지 10 배 덜 민감하다.
게다가, 이 발진기는 양호한 주파수 시프트 성능을 가지며, 이것은 발진기가 다른 온칩 발진기, 예컨대, RF 발진기와 조합하여 사용되도록 하여, 모든 동작 모드 상태에서 안정 기준 주파수를 제공한다. 디지털 스위칭 회로 또는 다른 발진기와 같은 간섭기가 스위치 온 또는 오프되거나, 이들의 동작 상태가 변화될 시에, 주파수 시프트 성능은 본 발명에 의한 발진기의 주파수의 변화에 따라 측정될 수 있다. 본 발명에 따른 발진기에 대해, 발진 주파수는 매우 제한된 범위까지 간섭에 의해서만 영향을 받는다. 이것은, 이런 변동을 감소시키기 위한 부가적인 회로없이 출력 주파수의 변동에 관한 요구 사항에 따라 가능하게 한다. 본 발명의 발진기는 GSM/ GPRS 표준에 의해 설정된 요구 사항을 충족할 수 있는 테스트를 나타냈다.
바람직하게는, 평행 출력 신호는, 공진 소자에 의해 상호 접속되는 동일한 타입의 트랜지스터 단자의 쌍 중 하나로부터, 제 1 및 2 단자에 제각기 접속되는 제 1 회로 접합부(T1a; T2a; T3a) 및 제 2 회로 접합부(T1b; T2b; T3b)에 제공된다.
적절한 실시예에서, 트랜지스터는 Bipolar Junction Transistor(BJT) 타입이다. BJT 트랜지스터는 MOS 트랜지스터가 가진 소위 백-게이트 효과를 갖지 않으므로, 기판 간섭 경로로의 소스는 회피된다.
바람직한 실시예에서, 상기 제 1, 2 및 3의 상기 상호 접속부는 제각기 한쌍의 컬렉터형 단자, 베이스형 단자 및 이미터형 단자로 구성되어, 이중 공통 컬렉터 트랜지스터 커플링을 가진 평행 발진기 회로를 구성한다. 이런 바람직한 실시예는, 예컨대, 간단한 저항기 보조 회로에 의해 바이어스하기가 비교적 쉬운 이점이 있다. 게다가, 컬렉터가 접지 기준에 접속되므로, 트랜지스터의 컬렉터를 구성하는 기판 부분은 트랜지스터의 베이스 및 이미터를 차폐하여, 잡음 신호로부터 발진기를 보호할 수 있다.
선택적인 유형의 실시예에서, 상기 제 1, 2 및 3의 상기 상호 접속부는 제각기 한쌍의 베이스형 단자, 컬렉터형 단자 및 이미터형 단자로 구성되어, 이중 공통 베이스 트랜지스터 커플링을 가진 평행 발진기 회로를 구성한다.
제 1 공진 소자가 압전 소자로 구성되고, 제 2 공진 소자가 커패시터로 구성될 시에, 발진기의 양호한 구성이 달성된다. 발진기의 평행 동작에도 불구하고, 단일 수정만이 사용될 필요가 있어, 비용면에서 효율적인 평행 발진기를 제공할 수 있다.
선택적인 유형의 실시예에서, 상기 제 1, 2 및 3의 상기 상호 접속부는 제각기 한쌍의 이미터형 단자, 컬렉터형 단자 및 베이스형 단자로 구성되어, 이중 공통 이미터 트랜지스터 커플링을 가진 평행 발진기 회로를 구성한다.
편의상, 하나 이상의 트랜지스터는 트랜지스터의 이미터와 공급 전압 간에 접속된 저항기에 의해 바이어스 전류를 갖는다. 이 저항기의 바이어스 회로는, 저항기 보조 회로가 기판 절연에 관한 이점을 제공한다는 점에서 능동 전류원에 비해 이점을 제공한다. 따라서, 저항기 보조 회로에 의해, 트랜지스터의 바이어싱은, 간섭 경로를 기판의 다른 부분으로부터 트랜지스터로 도입하지 않고 제공된다.
저항기 기반 바이어스 보조 회로를 구비한 것보다 더 안정적인 트랜지스터의 동작점이 필요하면, 적어도 하나의 트랜지스터에는 능동 전류원에 의해 바이어스 전류가 제공된다. 이런 보다 안정적 동작점은, 집적 회로 내부 또는 외부에 상당히 영향을 주고, 또한 동작점 상에 제어 불가능할 정도로 작용할 상태일 시에 요구될 수 있다.
바람직하게는, 트랜지스터는 C급으로 동작된다. 이에 의해, 공진기 회로의 로딩(loading)은 낮아져, 결과적으로, RF 간섭으로 인해 저주파 시프트를 유발시킨다. 게다가, 출력 전류만이 전체 발진기 사이클의 절반 사이클보다 적은 시간 구간내에서 흐르므로, 전류 소비가 매우 적다. 이 시간 구간은 또한 전도 각도를 나타낸다.
바람직하게는, 트랜지스터는 Metal Oxide Semiconductor(MOS) 타입이다.
상술한 바와 같이, 공통 컬렉터 커플링에서의 BJT 장치는 베이스 및 이미터를 차폐하지만, 불행하게도, MOS 장치는, 값비싼 트리플-웰(triple-well) 기술이 적용되지 않으면, 대응하는 공통 드레인 커플링에서 유사한 차폐를 제공하지 않는다. 그러나, 이 발진기는, 제 1, 2 및 3의 상기 상호 접속부는 제각기 한쌍의 드레인형 단자, 게이트형 단자 및 소스형 단자로 구성되어, 이중 공통 드레인 트랜지스터 커플링을 형성할 시에, 게이트와 기판 사이 및, 소스와 기판 사이에서 스윙(swing)하는 비교적 큰 신호가 기판 간섭을 비교적 적게 하는 것을 특징으로 한다.
바람직하게는, 제 1, 2 및 3의 상기 상호 접속부는 제각기 한쌍의 게이트형 단자, 드레인형 단자 및 소스형 단자로 구성되어, 이중 공통 게이트 트랜지스터 커플링을 가진 평행 발진기 회로를 구성한다.
바람직하게는, 제 1 공진 소자는 압전 소자로 구성되고, 제 2 공진 소자는 커패시터로 구성된다.
수정 발진기에 따른 일반적인 문제는, 이들 발진기가 원하지 않는 모드에서 개시할 수 있다는 사실이다. 원리상, 발진기는, 위상 시프트가 180도이면서, 루프 이득이 충분히 높은(즉, 1 이상임) 임의의 주파수에서 발진할 수 있다. 이와 같은 공진 주파수는, 종종 수정 오버톤(crystal overtone)에서나, 기생 공진이 (통상적으로, 고주파에서) 발견될 수 있는 경우에 발생한다. 이런 문제는, 발진기 회로가 발진 출력 신호의 1차 발진 주파수 이상의 주파수 범위 내에서 루프 이득 극을 형성하는 RC 회로로 구성된다. 바람직하게는, 일반적으로 이와 같이 원하지 않는 공진은 수정과 연속하여 LC 필터를 삽입함으로써 억제된다.
본 발명은 또한 공진 소자와 조합하여 상술한 바와 같은 공진기를 구성하는 회로를 포함하는 집적 회로에 관한 것이며, 상기 집적 회로는 공진 소자와의 전기적 상호 접속을 위한 단자를 포함한다. 이에 의해, 집적 회로 칩 상에서 큰 영역을 차지하는 부품은 집적 회로 칩의 외부에 배치된다. 이것은 공간 및 비용 면에서 보다 효율적인 해결책이다.
게다가, 본 발명은 압전 소자와 조합하여 상술한 바와 같은 공진기를 구성하는 회로를 포함하는 집적 회로에 관한 것이며, 상기 집적 회로는 압전 소자와의 전기적 상호 접속을 위한 단자를 포함한다. 따라서, 집적 회로 칩 상의 충분한 공간이 이용 가능하다면, 용량성 부품은 집적 회로 칩 상에 수용되어, 결과적으로, 압전 소자를 상기 칩의 외부에만 배치할 수 있다.
더욱이, 본 발명은 상술한 바와 같은 발진기를 포함하는 이동 전화에 관한 것이다.
본 발명은 도면을 참조로 바람직한 실시예와 관련하여 아래에 보다 상세히 설명된다.
도 1은 싱글 엔드형 수정 발진기를 도시한 것이다.
도 2a는 이중 공통 컬렉터 트랜지스터 커플링에 기초한 평행 수정 발진기를 도시한 것이다.
도 2b는 이중 공통 베이스 트랜지스터 커플링에 기초한 평행 수정 발진기를 도시한 것이다.
도 2c는 이중 공통 이미터 트랜지스터 커플링에 기초한 평행 수정 발진기를 도시한 것이다.
도 3은 바이어스 회로와의 이중 공통 컬렉터 트랜지스터 커플링에 기초한 평행 수정 발진기를 도시한 것이다.
도 4는 전류원을 도시한 것이다.
도 5는 외부 공진 소자를 가진 평행 수정 발진기를 도시한 것이다.
도 1은 싱글 엔드형 수정 발진기를 도시한 것이다. 발진기 회로는 제 1 및 2 보조 회로를 포함하도록 도시된다. 제 1 보조 회로(101)는 통상적으로 인쇄 회로 기판(PCB) 상에 설치된 수동 부품에 의해 구현되는 반면에, 제 2 보조 회로(102)는 PCB 상에 설치되는 집적 회로(IC) 부품 내의 기판 상에서 구현된다.
제 1 보조 회로(101)는, 예컨대, 10-40 ㎒의 범위 내의 공칭 발진 주파수를 가진 수정(Xtal)(103) 형태의 발진 장치를 포함한다. 이 수정은 2개의 커넥터(106 및 107)에 의해 제 2 보조 회로(102)에 전기 접속된다.
공칭 직렬 공진 주파수에 관한 주파수에서, 수정은 비교적 저 임피던스를 갖는다. 그러나, 직렬 공진 주파수 이하 및 이상의 주파수에서는 수정이 비교적 고 임피던스를 갖는다. 따라서, 공칭 주파수 이하, 특히 공칭 주파수 이상에서, 수정에 걸친 발진 신호는, 커넥터(106 및 107) 상에서 유도되는 전자기 간섭, 즉, 잡음에 민감할 것이다. 커패시터(104 및 105)는 수정에 접속되어, 규정된 부하 및 공진 주파수를 제공하고, 고주파 신호 성분을 접지 기준(G1)에 결합한다. 제 2 보조 회 로(102)는 전류원(IQ)(110)에 의해 바이어스된 MOS 트랜지스터 형태의 능동 장치(109)를 구비한다. MOS 트랜지스터 및 전류원은 접지 기준(G2)에 접속된다. 접지 기준(G2)은 도체(108)에 의해 접지 기준(G1)에 전기 접속된다.
따라서, 제 2 보조 회로에서 대문자 'A'로 표시되는 회로 접합에서의 접지 기준(G2)을 참조로 발진 신호를 검출할 수 있다. 바이어스 저항기(111)는 트랜지스터(109)의 드레인과 게이트 단자 사이에 인가되어, 트랜지스터에 적당한 동작 조건을 제공한다.
상술한 타입의 발진기는 통상적으로, 예컨대 2개의 트랜지스터 CMOS 인버터에 의해 발진기 신호로부터 추출되어, 상술한 집적 회로 내의 기판상의 다른 보조 회로에 제공되는 타이밍 신호를 제공한다.
도 2a는 이중 공통 컬렉터 트랜지스터 커플링에 기초한 평행 수정 발진기를 도시한 것이다. 평행 수정 발진기는 2개의 동일한 발진기 보조 회로(201 및 202)를 구비한다. 이 보조 회로는 발진기의 물리적 구현을 기술하지 않는 기능상 동일한 보조 회로이다. 물리적 구현에 관하여, 압전 수정(207) 및 선택적으로 커패시터(208, 206 및 205)는 집적 회로의 외부에 배치되는데, 그 이유는 이들이 집적 회로 상에서 너무 많은 공간을 차지하기 때문이다. 예컨대, 트랜지스터(203 및 204)와 같은 발진기의 다른 부품은 집적 회로 상에 배치된다.
트랜지스터가 바이폴라(BJT)형인 경우에는 3개의 상이한 트랜지스터 단자, 즉, 컬렉터, 베이스 및 이미터를 가지며, Metal Oxide Semiconductor(MOS)형인 경우에는 소스, 게이트 및 드레인을 가진다.
보조 회로는 3개의 상호 접속부에 의해 서로 결합되며, 여기서, 각 상호 접속부는 한 쌍의 동일한 타입의 트랜지스터 단자를 포함한다. 따라서, 상호 접속부는, 제 1 보조 회로 내의 트랜지스터 단자(컬렉터, 베이스, 이미터; 또는 드레인, 게이트, 소스)로부터 제 2 보조 회로 내의 동일한 트랜지스터 단자로의 회로 경로를 포함하며, 이들 2개의 트랜지스터 단자는 한 쌍의 단자를 형성한다. 3개의 상호 접속부 중 제 1 상호 접속부는 트랜지스터(204)의 베이스 단자를 트랜지스터(203)의 베이스 단자에 결합하는 압전 수정(Xtal)(207)을 포함한다. 3개의 상호 접속부 중 제 2 상호 접속부는 트랜지스터(204)의 이미터 단자를 트랜지스터(203)의 이미터 단자에 결합하는 커패시터(208) 형태의 공진 소자를 포함한다. 3개의 상호 접속부 중 제 3 상호 접속부는 트랜지스터(204)의 컬렉터 단자 및 트랜지스터(203)의 컬렉터 단자를 접지(gnd) 또는 신호 접지(예컨대, Vcc), 기준에 접속한다. 바람직하게는, 이런 접지 기준은 집적 회로에서의 접지 기준이다.
평행(즉, 2-와이어) 출력 발진기의 신호는, 회로 접합부 또는 단자(T1a 및 T1b)에서의 압전 수정(207) 또는 회로 접합부 또는 단자(T2a 및 T2b)에서의 커패시터(208)에 걸쳐 제공된다. 따라서, 평행 출력 신호는 동일한 타입의 트랜지스터 단자의 쌍 중 하나에, 즉, 베이스 단자의 쌍 또는 이미터 단자의 쌍에 제공된다.
도 2b는 이중 공통 베이스 트랜지스터 커플링에 기초한 평행 수정 발진기를 도시한 것이다. 평행 수정 발진기는 2개의 동일한 발진기 보조 회로(210 및 209)를 구비한다. 각 보조 회로는 커패시터(214, 213) 및 트랜지스터(212, 211) 형태의 능동 장치를 포함한다. 트랜지스터가 바이폴라(BJT)형인 경우에는 3개의 상이한 트랜 지스터 단자, 즉, 컬렉터, 베이스 및 이미터를 가지며, 트랜지스터가 Metal Oxide Semiconductor(MOS)형인 경우에는 소스, 게이트 및 드레인을 가진다.
보조 회로는 3개의 상호 접속부에 의해 서로 결합되며, 여기서, 각 상호 접속부는 한 쌍의 동일한 타입의 트랜지스터 단자로 이루어져 있다. 3개의 상호 접속부 중 제 1 상호 접속부는 트랜지스터(212)의 컬렉터 단자를 트랜지스터(211)의 컬렉터 단자에 결합하는 공진 소자(Xtal)(215)를 포함한다. 3개의 상호 접속부 중 제 2 상호 접속부는 트랜지스터(212)의 이미터 단자를 트랜지스터(213)의 이미터 단자에 결합하는 커패시터(216) 형태의 공진 소자를 포함한다. 3개의 상호 접속부 중 제 3 상호 접속부는 트랜지스터(212)의 베이스 단자 및 트랜지스터(213)의 베이스 단자를 접지 기준, gnd에 접속한다. 다시 말하면, 상호 접속부는, 제 1 보조 회로 내의 트랜지스터 단자(컬렉터, 베이스, 이미터; 또는 드레인, 게이트, 소스)로부터 제 2 보조 회로 내의 동일한 트랜지스터 단자로의 회로 경로를 포함하며, 이들 2개의 트랜지스터 단자는 한 쌍의 단자를 형성하는 것을 알 수 있다.
평행 출력 발진기의 신호는, 단자(T3a 및 T3b)에서의 공진 소자(215) 또는 단자(T4a 및 T4b)에서의 커패시터(216)에 걸쳐 제공된다. 따라서, 평행 출력 신호는 동일한 타입의 트랜지스터 단자의 쌍 중 하나에, 즉, 컬렉터 단자의 쌍 또는 이미터 단자의 쌍에 제공된다.
이 보조 회로(210 및 209)는 발진기의 물리적 구현을 기술하지 않는 기능상 동일한 보조 회로이다. 물리적 구현에 관하여, 공진 소자(215) 및 선택적으로 (214, 213 및 216)는 집적 회로의 외부에 배치되는 반면에, 다른 부품은 통상적으 로 집적 회로 상에 배치된다.
도 2c는 이중 공통 이미터 트랜지스터 커플링에 기초한 평행 수정 발진기를 도시한 것이다. 평행 수정 발진기는 2개의 동일한 발진기 보조 회로(218 및 217)를 구비한다. 각 보조 회로는 압전 수정(222, 221) 및 트랜지스터(220, 219) 형태의 능동 장치를 포함한다. 트랜지스터가 바이폴라(BJT)형인 경우에는 3개의 상이한 트랜지스터 단자, 즉, 컬렉터, 베이스 및 이미터를 가지며, 트랜지스터가 Metal Oxide Semiconductor(MOS)형인 경우에는 소스, 게이트 및 드레인을 가진다.
보조 회로는 3개의 상호 접속부에 의해 서로 결합되며, 여기서, 각 상호 접속부는 한 쌍의 동일한 타입의 트랜지스터 단자로 이루어져 있다. 3개의 상호 접속부 중 제 1 및 2 상호 접속부는, 제각기, 트랜지스터(220)의 컬렉터 단자를 트랜지스터(219)의 컬렉터 단자에 결합하고, 트랜지스터(220)의 베이스 단자를 트랜지스터(219)의 베이스 단자에 결합하는 제각기 커패시터(223 및 224) 형태의 공진 소자를 포함한다. 3개의 상호 접속부 중 제 3 상호 접속부는 트랜지스터(220)의 이미터 단자 및 트랜지스터(219)의 이미터 단자를 접지 기준, gnd에 접속한다. 따라서, 제각기, 동일한 공칭 발진 주파수를 가진 보조 회로(217 및 218)의 압전 소자(221 및 222)는 상호 작용하여, 평행 출력 발진기의 신호에 공칭 발진 주파수에서나 이에 가까운 주파수를 제공한다.
평행 출력 발진기의 신호는, 단자(T5a 및 T5b)에서의 커패시터(223) 또는 단자(T6a 및 T6b)에서의 커패시터(224)에 걸쳐 제공된다. 따라서, 평행 출력 신호는 동일한 타입의 트랜지스터 단자의 쌍 중 하나에, 즉, 컬렉터 단자의 쌍 또는 이미 터 단자의 쌍에 제공된다. 이 보조 회로(218 및 217)는 발진기의 물리적 구현을 기술하지 않는 기능상 동일한 보조 회로이다.
도 3은 바이어스 회로와의 이중 공통 컬렉터 트랜지스터 커플링에 기초한 평행 수정 발진기를 도시한 것이다. 첫째로, 이 회로의 구성을 기술하고, 둘째로는 기능 및 설계 관련 문제를 설명한다. 평행 수정 발진기는 동일한 2개의 발진기 보조 회로 또는 보조 회로(302 및 301)를 포함한다. 각 보조 회로는 커패시터(306, 305) 및, 트랜지스터(304, 303) 형태의 능동 장치를 포함한다. 이 보조 회로는 3개의 상호 접속부에 의해 서로 결합되며, 여기서, 각 상호 접속부는 한 쌍의 동일한 타입의 트랜지스터 단자로 구성된다. 제 1의 3개의 상호 접속부는 트랜지스터(304)의 베이스 단자를 트랜지스터(303)의 베이스 단자에 결합하는 압전 수정(Xtal)(313)을 포함한다. 부가적으로, 이 상호 접속부는 각각의 보조 회로의 저항기(Rf 311, 308)를 포함한다. 따라서, 베이스 단자는 저항기(311, 308) 및 수정(313)을 통해 서로 결합된다. 제 2의 3개의 상호 접속부는 트랜지스터(304)의 이미터 단자를 트랜지스터(303)의 이미터 단자에 결합하는 커패시터(314) 형태의 공진 소자를 포함한다. 제 3의 3개의 상호 접속부는 트랜지스터(304)의 컬렉터 단자 및 트랜지스터(303)의 컬렉터 단자를 접지 기준(gnd)에 접속한다.
평행(즉, 2-와이어) 출력 발진기의 신호는, 단자(T7a 및 T7b)에서의 압전 수정(313) 또는 회로 접합부 또는 단자(T8a 및 T8b)에서의 커패시터(314)에 걸쳐 제공된다. 따라서, 평행 출력 신호는 동일한 타입의 트랜지스터 단자의 쌍 중 하나에, 즉, 베이스 단자의 쌍 또는 이미터 단자의 쌍에 제공된다.
이중 공통 컬렉터 발진기에 대한 바이어스 보조 회로는 도 3에 도시된 바와 같이 구현될 수 있다. 여기서, 저항기(Rb 310, 307)는 BJT 베이스 단자를 바이어스 전압원(Vb 317, 318)에 접속한다. 이 바이어스 전압은 분압기 등을 통해 밴드 갭 기준으로부터 유도될 수 있고, (Rb 310, 307)은 공진기 회로의 불필요한 부하를 회피하기에 충분히 크지만, BJT 전류 이득(βF) 변동에 의해 바이어스 포인트가불안정하게 되지 않도록 너무 높지 않게 선택되어야 한다. 저항기(Re 316,315)는 전류 바이어스를 능동 장치(304, 303)에 제공한다. 충분한 고 공급 전압이 이용 가능하다면, 이들 저항기(316, 315)는 능동 전류원으로 대체될 수 있지만, 저항기는 양호한 기판 절연에 대해 이점을 제공할 수 있다.
원하지 않은 스퓨리어스 발진 모드는, 저항기(Rf 311, 308) 및 커패시터(Cf 312, 309)에 의해 형성된 RC 필터를 이용하여 억제될 수 있다. 이 저항기는, (Cf 312, 309) 및 BJT (또는 적용 가능 시에는 MOS) 입력 커패시턴스와 함께, 원하는 발진 모드만이 가능하도록 조정(tailor)될 수 있는 루프 이득극을 형성한다. 능동 장치의 입력 커패시터가 충분하거나, 공통 모드 제거를 원하지 않을 시에 다수의 베이스에 걸친 단일 커패시터로 대체될 수 있음에 따라, 커패시터(Cf 312, 309)는 생략될 수 있다. 이것은, 수정과 조합하여 공진기 보조 회로를 형성하는 커패시터(306, 305 및 314)의 변경을 필요로 하지 않는다. 통상적으로, 커패시터(306 및 305)는 커패시터(314)의 용량의 거의 2배를 갖도록 선택된다.
임의의 기판에 결합된 잡음은, 컬렉터 기판 병렬판 커패시터를 통해, 신호 접지(예컨대, gnd)로 벗어나게 된다.
도 4는 전류원을 도시한 것이다. 이 전류원 또는 다른 적당한 전류원은, 충분한 고 공급 전압이 제공되고, 트랜지스터의 안정 동작점이 요구될 시에, 바이어스 전류를 트랜지스터(304 및 303)에 제공하도록 인가될 수 있다. 이것은, 각 저항기기(316 및 315)를 전류원 또는 전류 미러로 대체함으로써 달성된다.
전류원을 인가하여 트랜지스터를 바이어스시키는 방법이 공지되어 있지만, 완전을 위해, (트랜지스터(402)의 컬렉터 단자에 대응하는 단자(L)는 트랜지스터(304 및 303)의 이미터 단자에 접속된다. 트랜지스터(402)의 이미터 단자는 접지 기준에 결합된다. 트랜지스터(402)의 베이스 단자는 트랜지스터(401)의 베이스-컬렉터 접합부에 접속된다. 이 접합부는 저항기(403)의 한 단부에 접속되고, 이의 대향 단부에서는 공급 전압(Vcc)에 접속된다. 트랜지스터(401)의 이미터 단자는 접지 기준(gnd)에 접속된다. 실제적인 실시예에서, 저항기(Re 316 및 315)를 대신하는 2개의 전류원은 동일한 트랜지스터(401) 및 저항기(403)를 공유하여, 트랜지스터(401)로부터 트랜지스터(402a)로 및 트랜지스터(401)로부터 트랜지스터(402b)로의 베이스-베이스 접속을 행하도록 실시되며, 여기서, 인덱스(a 및 b)는 보조 회로(302 또는 301) 중 어느 하나에 대한 전류원을 나타낸다.
도 5는 외부 공진 소자를 가진 평행 수정 발진기를 도시한 것이다. 예컨대, 배터리(503) 또는 다른 전원으로부터 동작되는 전기 회로(501)는 집적 회로(502) 및, 이 집적 회로 외부의 부품(504, 505, 506 및 507)을 포함한다. 통상적으로, 집적 회로(502) 및 외부 부품(504 내지 507)는 인쇄 회로 기판(PCB) 상에 설치된다. 이 집적 회로의 외부에 부품(504, 505, 506 및 507)을 배치하는 이유는 우선 이들 부품이 통상적으로 집적 회로 상에 너무 많은 공간을 차지한다는 사실 때문이다.
이중 공통 컬렉터 발진기에 대해, 커패시터(208; 314)는 커패시터(504)에 의해 도시된 바와 같이 집적 회로 외부에 배치될 수 있다. 마찬가지로, 커패시터(206; 306, 206; 305) 및 수정(207; 313)은 커패시터(505, 506) 및 수정(507)에 의해 도시된 바와 같이 집적 회로 외부에 배치될 수 있다. 본 발명에 따라, 평행 발진기의 바이어스 회로, 능동 장치(트랜지스터), 필터 등은 바람직하게는 집적 회로 상에 배치된다.
결론적으로, 고 공통 모드 제거, 양호한 기판 간섭 내성, 기생 공진 모드에 대한 보호 및 RF 간섭에 대한 저 감도를 가진 고 집적 차동 수정 발진기가 개시된다.
상술한 것은 최고 주파수 선택 소자로서 수정에 기초하였지만, Xtal을, 인덕터, 세라믹 공진기, 또는 적당한 임피던스 특성을 가진 다른 부품으로 대체할 수 있다. 그러나, 수정은 최고 주파수 안정 성능을 산출할 수 있다.
일반적으로, 용어 '접지 기준'은 신호 모델 관점에서의 기준을 나타낸다. 따라서, 접지 기준은 전원 전압 전위(gnd 또는 Vcc) 또는 실질적으로 고정된 다른 전압 전위로 연결될 수 있다.
일반적으로, 용어 '보조 회로는 전자 회로의 일부에 대한 용어로서 사용되었지만, '회로 네트워크' 또는 '네트워크' 또는 '회로'와 같은 선택적 용어가 이와 동일하다.

Claims (18)

  1. 제 1 공진 소자, 제 1 트랜지스터를 포함하는 제 1 발진기 보조 회로 및, 제 2 트랜지스터를 포함하는 제 2 발진기 보조 회로를 가진 평행 수정 발진기 회로로서, 상기 제 1 및 2 트랜지스터는 바이폴라 접합 트랜지스터(BJT) 타입이고, 상기 제 1 및 2 트랜지스터의 각각은 서로 다른 타입의 트랜지스터 단자를 가지며, 상기 제 1 및 2 발진기 보조 회로에는 제 1, 2 및 3 상호 접속부가 구성되는 평행 수정 발진기 회로에 있어서,
    상기 제 1, 2 및 3 상호 접속부의 각각은 상기 제 1 및 2 트랜지스터의 한 쌍의 동일한 타입의 트랜지스터 단자로 구성되는데, 상기 제 1 상호 접속부는 한 쌍의 동일한 타입의 트랜지스터 단자 사이에 있고, 접지 기준으로의 접속부이며, 상기 제 2 상호 접속부는 한 쌍의 동일한 타입의 트랜지스터 단자 사이에 있고, 상기 트랜지스터 단자 사이에는 제 1 공진 소자가 있으며, 상기 제 3 상호 접속부는 한 쌍의 동일한 타입의 트랜지스터 단자 사이에 있고, 상기 트랜지스터 단자 사이에는 제 2 공진 소자가 있으며,
    하나 이상의 트랜지스터에는 바이어스 전류가 제공되고, 상기 제 1 및 2 발진기 보조 회로는 평행 발진기 신호를 형성하기 위해 상기 제 1 및 2 공진 소자에 의해 상호 작용하도록 배치되며,
    상기 제 1, 2 및 3 상호 접속부는 제각기 한 쌍의 컬렉터형 단자, 베이스형 단자 및 이미터형 단자로 구성되어, 이중 공통 컬렉터 트랜지스터 커플링을 가진 평행 발진기 회로를 구성하는 것을 특징으로 하는 평행 수정 발진기 회로.
  2. 제 1 항에 있어서,
    상기 평행 발진기 신호는, 상기 제 1 공진 소자 또는 상기 제 2 공진 소자에 의해 상호 접속되는 동일한 타입의 트랜지스터 단자의 쌍 중 하나로부터, 제 1 및 2 단자에 제각기 결합되는 제 1 회로 접합부 및 제 2 회로 접합부에 제공되는 것을 특징으로 하는 평행 수정 발진기 회로.
  3. 제 1 항에 있어서,
    상기 제 1 공진 소자는 압전 소자이고, 상기 제 2 공진 소자는 커패시터인 것을 특징으로 하는 평행 수정 발진기 회로.
  4. 제 1 항에 있어서,
    상기 하나 이상의 트랜지스터에는 트랜지스터의 이미터와 공급 전압 사이에 결합된 저항기에 의해 바이어스 전류가 제공되는 것을 특징으로 하는 평행 수정 발진기 회로.
  5. 제 1 항에 있어서,
    상기 트랜지스터는 C급으로 동작되는 것을 특징으로 하는 평행 수정 발진기 회로.
  6. 제 1 항에 있어서,
    상기 발진기 회로에는 발진 출력 신호의 1차 발진 주파수 이상의 주파수 범위 내에서 루프 이득 극을 형성하는 회로가 구성되는 것을 특징으로 하는 평행 수정 발진기 회로.
  7. 제 1 항에 있어서,
    상기 회로의 비공진 소자는 집적 회로 상에서 실시되고, 상기 집적 회로는 상기 공진 소자와의 전기적 상호 접속을 위한 단자를 가지는 것을 특징으로 하는 평행 수정 발진기 회로.
  8. 제 7 항에 있어서,
    상기 공진 소자 중 하나는 압전 소자이고, 상기 집적 회로는 상기 압전 소자와의 전기적 상호 접속을 위한 단자를 가지는 것을 특징으로 하는 평행 수정 발진기 회로.
  9. 제 1 항에 있어서,
    이동 전화에서 실시되는 것을 특징으로 하는 평행 수정 발진기 회로.
  10. 제 6 항에 있어서,
    상기 발진 출력 신호의 1차 발진 주파수 이상의 주파수 범위 내에서 루프 이득 극을 형성하는 회로는 RC 회로인 것을 특징으로 하는 평행 수정 발진기 회로.
  11. 제 1 공진 소자, 제 1 트랜지스터를 포함하는 제 1 발진기 보조 회로 및, 제 2 트랜지스터를 포함하는 제 2 발진기 보조 회로를 가진 평행 수정 발진기 회로로서, 상기 제 1 및 2 트랜지스터는 금속 산화 반도체(MOS) 타입이고, 상기 제 1 및 2 트랜지스터의 각각은 서로 다른 타입의 트랜지스터 단자를 가지며, 상기 제 1 및 2 발진기 보조 회로에는 제 1, 2 및 3 상호 접속부가 구성되는 평행 수정 발진기 회로에 있어서,
    상기 제 1, 2 및 3 상호 접속부의 각각은 상기 제 1 및 2 트랜지스터의 한 쌍의 동일한 타입의 트랜지스터 단자로 구성되는데, 상기 제 1 상호 접속부는 한 쌍의 동일한 타입의 트랜지스터 단자 사이에 있고, 접지 기준으로의 접속부이며, 상기 제 2 상호 접속부는 한 쌍의 동일한 타입의 트랜지스터 단자 사이에 있고, 상기 트랜지스터 단자 사이에는 제 1 공진 소자가 있으며, 상기 제 3 상호 접속부는 한 쌍의 동일한 타입의 트랜지스터 단자 사이에 있고, 상기 트랜지스터 단자 사이에는 제 2 공진 소자가 있으며,
    하나 이상의 트랜지스터에는 바이어스 전류가 제공되고, 상기 제 1 및 2 발진기 보조 회로는 평행 발진기 신호를 형성하기 위해 상기 제 1 및 2 공진 소자에 의해 상호 작용하도록 배치되며,
    상기 제 1, 2 및 3 상호 접속부는 제각기 한 쌍의 드레인형 단자, 게이트형 단자 및 소스형 단자로 구성되어, 이중 공통 드레인 트랜지스터 커플링을 가진 평행 발진기 회로를 구성하는 것을 특징으로 하는 평행 수정 발진기 회로.
  12. 제 11 항에 있어서,
    상기 제 1 공진 소자는 압전 소자이고, 상기 제 2 공진 소자는 커패시터인 것을 특징으로 하는 평행 수정 발진기 회로.
  13. 제 11 항에 있어서,
    상기 발진기 회로에는 발진 출력 신호의 1차 발진 주파수 이상의 주파수 범위 내에서 루프 이득 극을 형성하는 회로가 구성되는 것을 특징으로 하는 평행 수정 발진기 회로.
  14. 제 13 항에 있어서,
    상기 발진 출력 신호의 1차 발진 주파수 이상의 주파수 범위 내에서 루프 이득 극을 형성하는 회로는 RC 회로인 것을 특징으로 하는 평행 수정 발진기 회로.
  15. 제 11 항에 있어서,
    상기 회로의 비공진 소자는 집적 회로 상에서 실시되고, 상기 집적 회로는 상기 공진 소자와의 전기적 상호 접속을 위한 단자를 가지는 것을 특징으로 하는 평행 수정 발진기 회로.
  16. 제 15 항에 있어서,
    상기 공진 소자 중 하나는 압전 소자이고, 상기 집적 회로는 상기 압전 소자와의 전기적 상호 접속을 위한 단자를 가지는 것을 특징으로 하는 평행 수정 발진기 회로.
  17. 제 11 항에 있어서,
    이동 전화에서 실시되는 것을 특징으로 하는 평행 수정 발진기 회로.
  18. 삭제
KR1020057002681A 2002-09-06 2003-08-14 발진기 및 집적 회로 KR100989475B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP02388057A EP1396930B1 (en) 2002-09-06 2002-09-06 An oscillator and an integrated circuit
EP02388057.8 2002-09-06
US41118402P 2002-09-16 2002-09-16
US60/411,184 2002-09-16

Publications (2)

Publication Number Publication Date
KR20050058331A KR20050058331A (ko) 2005-06-16
KR100989475B1 true KR100989475B1 (ko) 2010-10-22

Family

ID=31979859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002681A KR100989475B1 (ko) 2002-09-06 2003-08-14 발진기 및 집적 회로

Country Status (6)

Country Link
US (1) US7362193B2 (ko)
JP (1) JP4373332B2 (ko)
KR (1) KR100989475B1 (ko)
CN (1) CN100596016C (ko)
AU (1) AU2003253414A1 (ko)
WO (1) WO2004023641A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075394A1 (en) * 2003-02-20 2004-09-02 Koninklijke Philips Electronics N.V. Oscillator circuit
US7102447B2 (en) 2004-05-04 2006-09-05 Telefonaktiebolaget L M Ericsson (Publ) XO-buffer robust to interference
US20100252631A1 (en) * 2009-04-01 2010-10-07 Infineon Technologies Ag High speed contactless communication
US9071194B1 (en) 2013-06-04 2015-06-30 Pmc-Sierra Us, Inc. Electro-mechanical oscillator and method for generating a signal
US9413341B1 (en) 2013-12-23 2016-08-09 Microsemi Storage Solutions (U.S.), Inc. Electro-mechanical voltage-controlled oscillator and a method for generating tunable balanced oscillations
US9461583B2 (en) 2015-01-08 2016-10-04 Infineon Technologies Ag System and method for a voltage controlled oscillator
US9515605B1 (en) 2015-08-25 2016-12-06 Microsemi Storage Solutions (U.S.), Inc. Variable gain electro-mechanical oscillator and method for starting balanced oscillations
US9490746B1 (en) 2015-08-27 2016-11-08 Maxlinear Asia Singapore PTE LTD Voltage-controlled oscillator and a method for tuning oscillations
CN106788401A (zh) * 2016-12-19 2017-05-31 西安中颖电子有限公司 用于振荡器的驱动电路及振荡器系统
US10797108B2 (en) * 2017-09-07 2020-10-06 Her Majesty the Queen in the Right of Canada, as represented by the Minister of Industry, through the Communication Research Centre Canada Printed reconfigurable electronic circuit
CN111917377A (zh) * 2019-05-07 2020-11-10 联华电子股份有限公司 晶体振荡器
US20220260474A1 (en) * 2019-06-26 2022-08-18 The Board Of Trustees Of The University Of Illinois Mass-Sensing Instrument

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1215812A1 (en) * 2000-12-15 2002-06-19 Nokia Corporation An electronic circuit supplied with power via current generator means

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68924922T2 (de) * 1988-02-27 1996-06-05 Toshiba Kawasaki Kk Oszillator.
JP3395482B2 (ja) 1995-10-06 2003-04-14 ソニー株式会社 発振回路および発振方法
US6437652B1 (en) * 2000-12-29 2002-08-20 Broadcom Corporation Apparatus and method for reducing phase noise in oscillator circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1215812A1 (en) * 2000-12-15 2002-06-19 Nokia Corporation An electronic circuit supplied with power via current generator means

Also Published As

Publication number Publication date
CN1682434A (zh) 2005-10-12
WO2004023641A1 (en) 2004-03-18
CN100596016C (zh) 2010-03-24
US20060049883A1 (en) 2006-03-09
AU2003253414A1 (en) 2004-03-29
JP2005538586A (ja) 2005-12-15
JP4373332B2 (ja) 2009-11-25
US7362193B2 (en) 2008-04-22
KR20050058331A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
US7239209B2 (en) Serially RC coupled quadrature oscillator
Darabi et al. A 4.5-mW 900-MHz CMOS receiver for wireless paging
US8125282B2 (en) Dual-band coupled VCO
Mukhopadhyay et al. Reconfigurable RFICs in Si-based technologies for a compact intelligent RF front-end
Porret et al. An ultralow-power UHF transceiver integrated in a standard digital CMOS process: architecture and receiver
US7656205B2 (en) Dual-injection locked frequency dividing circuit
Favre et al. A 2-V 600-/spl mu/A 1-GHz BiCMOS super-regenerative receiver for ISM applications
Tao et al. The design of 5 GHz voltage controlled ring oscillator using source capacitively coupled current amplifier
KR100989475B1 (ko) 발진기 및 집적 회로
Chiu et al. A Wide Tuning Range 69 GHz Push-Push VCO Using 0.18$\mu {\rm m} $ CMOS Technology
US11228280B1 (en) Microelectromechanical system resonator-based oscillator
KR100489715B1 (ko) 집적된발진기와이러한발진기를이용하는무선전화
US5844301A (en) Balanced integrated semiconductor device operating with a parallel resonator circuit
Shin et al. A 1.8-V 6/9-GHz reconfigurable dual-band quadrature LC VCO in SiGe BiCMOS technology
US20050156681A1 (en) Voltage controlled oscillator
EP0863605B1 (en) Circuit arrangement for avoiding parasitic oscillation modes within an oscillator circuit
JPH036107A (ja) 電圧制御発振器
US20020109556A1 (en) Quadrature coupled controllable oscillator and communication arrangement
Samori et al. Integrated LC oscillators for frequency synthesis in wireless applications
JP2007116487A (ja) 高周波コルピッツ発振回路
EP1396930B1 (en) An oscillator and an integrated circuit
US20020130726A1 (en) Low phase-noise integrated voltage controlled oscillator
JP2004023570A (ja) 平衡型発振器およびそれを用いた電子装置
JPH0319506A (ja) 水晶発振回路
JP4677696B2 (ja) 平衡型発振回路およびそれを用いた電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 9