CN100521190C - 具凹凸线路结构的像素结构及其制作方法 - Google Patents

Abstract

本发明公开了一种线路结构、具凹凸线路结构的像素结构及其制造方法。该像素结构包含内层介电层、第一导电层、绝缘层、第二导电层、像素电极及开关元件。内层介电层设置于基板上，并具有多个凹凸结构。第一导电层形成于内层介电层上，并与凹凸结构同呈凹凸状。绝缘层形成于第一导电层上。第二导电层形成于绝缘层上，并与第一导电层大致上垂直。像素电极设置于基板上。开关元件则是与第一导电层、第二导电层以及像素电极作电性连接。

Description

具凹凸线路结构的像素结构及其制作方法

技术领域

本发明涉及一种液晶显示器中的像素结构，且特别涉及一种具有高开口率像素结构的薄膜晶体管液晶显示器。

背景技术

在液晶显示器中，面板上的像素区域可大致分为有效像素区域以及非有效像素区域。其中，有效像素区域代表实际上像素区域可透光的部分，而非有效像素区域则主要包括扫描线、数据线、储存电容以及薄膜晶体管等不透光的部分。

由于像素结构一般会包括光穿透性差或甚至不透光的金属材料，导致光穿透的面积不大，因此像素的开口率(aperture ratio)以及透射比(transmittance)均不高。对于非晶硅(Amorphous Silicon；α-Si)薄膜晶体管液晶显示器而言，其像素的开口率一般仅有50％左右，即使对于低温多晶硅(Low TemperaturePoly-Silicon；LTPS)薄膜晶体管液晶显示器而言，其像素的开口率也仅有60％左右。如上所述，由于受限于材料的特性，非有效像素区域必需占有一定的面积，所以在像素的制造上无法有效地提升其开口率。因此，液晶显示器中背光源的使用效率也就无法相对地提升。如此一来，倘若想提高液晶显示器的显示亮度的话，便只能单纯地提高背光亮度才行。

然而，若是欲直接提高背光亮度的话，则必须增加显示器中背光源(如：LED)或增亮膜(Brightness Enhancement Film；BEF)的数量，如此一来便会增加整个液晶显示模块的制作成本，不符合成本上的考量。

发明内容

本发明的目的是在提供一种像素结构，藉以提高像素的开口率以及透射比。

本发明的一技术样态涉及一种像素结构中的线路结构。此线路结构位于基板上，包含内层介电层以及第一导电层。内层介电层为于基板上，且具有至少一凹凸结构。第一导电层共形地位于内层介电层上，并与凹凸结构同呈凹凸状。其中，呈凹凸状的第一导电层垂直投影于基板上的第一投影宽度约为1.5微米至150微米。

本发明的另一技术样态涉及一种像素结构。此像素结构包含内层介电层、第一导电层、绝缘层、第二导电层、像素电极以及开关元件。内层介电层设置于基板上，并包括凹凸结构。第一导电层形成于内层介电层上，并与凹凸结构同呈凹凸状。绝缘层形成于第一导电层上。第二导电层形成于绝缘层上，并与第一导电层大致上垂直。像素电极设置于基板上。开关元件则是与第一导电层、第二导电层以及像素电极作电性连接。

本发明的另一目的是在提供一种液晶面板，藉以改善液晶面板中像素的开口率以及透射比，并提升背光源的使用效率。

本发明的另一技术样态涉及一种液晶面板。此液晶面板包含阵列基板、对向基板以及一液晶层。阵列基板包含多个像素结构。每一个像素结构包含内层介电层、第一导电层、绝缘层、第二导电层、像素电极以及开关元件。内层介电层设置于基板上，并包括凹凸结构。第一导电层形成于内层介电层上，并与凹凸结构同呈凹凸状。绝缘层形成于第一导电层上。第二导电层形成于绝缘层上，并与第一导电层大致上垂直。像素电极设置于基板上。开关元件则是与第一导电层、第二导电层以及像素电极作电性连接。此外，对向基板与阵列基板对向设置。液晶层则是设置于阵列基板以及对向基板之间。

本发明的又一目的是在提供一种制作像素结构的方法，藉以提高像素的开口率，并提升背光源的使用效率。

本发明的又一技术样态涉及一种制作像素结构的方法，此方法包含形成内层介电层于基板上，其中内层介电层包括凹凸结构；形成第一导电层于内层介电层上，并与凹凸结构同呈凹凸状；形成栅极于基板上；形成绝缘层于第一导电层上；形成半导体层于绝缘层上并对应栅极；形成第二导电层于绝缘层上，并与第一导电层大致上垂直；形成源极以及漏极于半导体层上，以与栅极形成薄膜晶体管，其中薄膜晶体管与第一导电层以及第二导电层电性连接；以及形成像素电极于基板上方，并与漏极连接。

根据本发明的技术内容，应用前述液晶面板及其像素结构以及制作像素结构的方法，可于不改变液晶面板的电性要求的情况下，提高像素的开口率，增进背光源的使用效率。

附图说明

图1为依照本发明的实施例绘示一种液晶显示面板的概略示意图。

图2为依照本发明的实施例绘示一种如图1所示的像素结构的示意图。

图3为依照本发明的实施例绘示一种如图2所示的像素结构中A—A’部分的剖面示意图。

图4为依照本发明的实施例绘示一种如图2所示的像素结构中B—B’部分的剖面示意图。

图5为依照本发明另一实施例绘示一种如图1所示的像素结构的俯视示意图。

图6为依照本发明另一实施例绘示一种如图2所示的像素结构中A—A’部分的剖面示意图。

图7为依照本发明另一实施例绘示一种如图2所示的像素结构中B—B’部分的剖面示意图。

图8为依照本发明实施例绘示一种制作像素结构的方法的流程图。

附图标记说明

100：液晶显示面板             102：阵列基板

104：对向基板                 106：液晶层

110、110a、110b：像素结构     204：扫描线

208：数据线                   210：像素电极

212：薄膜晶体管               230：栅极

232：源极                     234：漏极

240：电容电极                 250：半导体层

300、600：基板                302、602a、602b：内层介电层

306、606a、606b：绝缘层       800～814：步骤

具体实施方式

图1为依照本发明的实施例绘示一种液晶显示面板的概略示意图。大致上来说，液晶显示面板100包括阵列基板102、对向基板104以及液晶层106，其中阵列基板102上包括多个像素结构110，并与对向基板104对向设置，而液晶层106则是设置于阵列基板102以及对向基板104之间。

图2为依照本发明的实施例绘示一种如图1所示的像素结构的俯视示意图。像素结构110a包括像素电极210、开关元件、第一导电层以及第二导电层，其中第一导电层可作为扫描线或数据线使用，第二导电层可相对作为数据线或扫描线使用。在本实施例中，第一导电层举例作为扫描线204使用，而第二导电层则是举例作为数据线208使用。此外，数据线208大致与扫描线204垂直相交，并与扫描线204共同定义出非有效像素区域部分(a、b)以及有效像素区域(a’、b’)。开关元件在本实施例中则是为薄膜晶体管212，其中薄膜晶体管212的栅极230、源极232和漏极234分别与扫描线204、数据线208以及像素电极210作电性连接。

图3为依照本发明的实施例绘示一种如图2所示的像素结构110a中A—A’部分的剖面示意图。请同时参照图2及3。A—A’部分的像素结构110a可分为非有效像素区域部分(a)以及有效像素区域部分(a’)，并包括基板300、内层介电层302、扫描线204、绝缘层306以及像素电极210。内层介电层302形成于基板300上，且具有凹凸结构。其中，内层介电层302在本实施例全部呈凹凸结构，而在另一实施例则是仅部分呈凹凸结构。此外，形成内层介电层302所使用的材料可包含氧化硅或氮化硅材料，抑或另行包含光刻胶材料。

扫描线204位于非有效像素区域部分(a)，并形成于内层介电层302上，且与呈凹凸结构的内层介电层302同呈凹凸状。当呈凹凸状的扫描线204垂直投影在基板300上时，基板300上会形成第一投影宽度W1，且此第一投影宽度W1会小于已知扫描线的宽度，其中第一投影宽度W1大约为1.5微米至150微米(micron)左右。

绝缘层306形成于非有效像素区域部分(a)的扫描线204上以及有效像素区域部分(a’)的内层介电层302上，形成于扫描线204上的绝缘层306会与扫描线204同呈凹凸状，而形成于内层介电层302上的绝缘层306会与内层介电层302同呈凹凸状。像素电极210则是形成于绝缘层306上，并且与绝缘层306同样呈凹凸状。此外，在非有效像素区域部分(a)，扫描线204上方的像素电极210会与扫描线204形成储存电容(未绘示)。

图4为依照本发明的实施例绘示一种如图2所示的像素结构中B—B’部分的剖面示意图。请同时参照图2及4。B—B’部分的像素结构110a亦可分为非有效像素区域部分(b)以及有效像素区域部分(b’)，并包括基板300、内层介电层302、绝缘层306、数据线208以及像素电极210。内层介电层302形成于基板300上，且同样全部呈凹凸结构。绝缘层306形成于内层介电层302上，并与呈凹凸结构的内层介电层302同呈凹凸状。其中像素电极210与绝缘层306之间可能更具有其他的层体，视设计需求而定，并不局限于本发明。

数据线208位于非有效像素区域部分(b)，并形成于绝缘层306上，且与绝缘层306同样呈凹凸状。当呈凹凸状的数据线208垂直投影在基板300上时，基板300上会形成第二投影宽度W2，且此第二投影宽度W2会小于已知数据线的宽度，其中第二投影宽度W2大约为1.5微米至150微米(micron)左右。像素电极210则是位于有效像素区域部分(b’)，并形成于绝缘层306上，与绝缘层306同样呈凹凸状。

请再参照图2，第二导电层在本实施例中除作为数据线208使用以外，更可作为薄膜晶体管212的源极232和漏极234。此外，像素结构110a更可包括层间绝缘层(未绘示)，设置于漏极234以及像素电极210之间，其中层间绝缘层可通过蚀刻而具有一接触洞(via)236，使得像素电极210与漏极234作电性连接。

另外，薄膜晶体管212的结构中亦可包括如上所述的具凹凸结构的内层介电层，藉以缩短薄膜晶体管212投影在基板上的宽度，有效提升整体像素的开口率。

图5为依照本发明另一实施例的像素结构的俯视示意图。相较于图2而言，图5像素结构110b中的像素电极210并不形成于扫描线204上方，且像素结构110b更可包括电容电极240。电容电极240与扫描线204平行，并形成于内层介电层上，与呈凹凸结构的内层介电层同呈凹凸状。当呈凹凸状的电容电极240垂直投影在基板上时，基板上会形成第三投影宽度(未绘示)，且此第三投影宽度大约为1.5微米至200微米(micron)左右。

图6为依照本发明另一实施例绘示一种如图5所示的像素结构中A—A’部分的剖面示意图。请同时参照图5及6。A—A’部分的像素结构110a可分为非有效像素区域部分(a)以及有效像素区域部分(a’)，并包括基板600、内层介电层602a和602b、扫描线204、绝缘层606a和606b以及像素电极210。在本实施例中，基板600上的内层介电层并非全部呈凹凸结构，而是仅在非有效像素区域部分(a)呈凹凸结构；亦即，在非有效像素区域部分(a)，基板600上形成呈凹凸结构的内层介电层602a，而在有效像素区域部分(a’)，基板600上则是形成不具凹凸结构的内层介电层602b。在另一实施例中，基板600上仅形成呈凹凸结构的内层介电层602a于非有效像素区域部分(a)，而并无形成内层介电层602b在有效像素区域部分(a’)。同样地，形成内层介电层602a和602b所使用的材料可包含氧化硅或氮化硅材料，抑或另行包含光刻胶材料。

扫描线204位于非有效像素区域部分(a)，并形成于非有效像素区域部分(a)中呈凹凸结构的内层介电层602a上，且与呈凹凸结构的内层介电层602a同呈凹凸状。当呈凹凸状的扫描线204垂直投影在基板600上时，基板600上会形成第一投影宽度W1’，且此第一投影宽度W1’会小于已知扫描线的宽度，其中第一投影宽度W1’大约为1.5微米至150微米(micron)左右。

绝缘层包括两部分606a和606b，分别位于非有效像素区域部分(a)及有效像素区域部分(a’)，其中非有效像素区域部分(a)的绝缘层606a形成于呈凹凸状的扫描线204上，并与扫描线204同呈凹凸状，而有效像素区域部分(a’)的绝缘层606b则是形成于不呈凹凸状的内层介电层602b上，与内层介电层602b同样不具凹凸结构。此外，像素电极210则是形成于非有效像素区域部分(a)的绝缘层606a上以及有效像素区域部分(a’)的绝缘层606b上，其中非有效像素区域部分(a)的像素电极210与呈凹凸状的绝缘层606a同呈凹凸状，并与下方的扫描线204形成储存电容(未绘示)，而有效像素区域部分(a’)的像素电极210则是与不呈凹凸状的绝缘层606b同样不具凹凸结构。

图7为依照本发明另一实施例绘示一种如图5所示的像素结构中B—B’部分的剖面示意图。请同时参照图5及7。B—B’部分的像素结构110a同样可分为非有效像素区域部分(b)以及有效像素区域部分(b’)，并包括基板600、内层介电层602a和602b、绝缘层606a和606b、数据线208以及像素电极210。基板600上的内层介电层602a和602b分别位于非有效像素区域部分(b)及有效像素区域部分(b’)，其中非有效像素区域部分(b)的内层介电层602a呈凹凸结构，有效像素区域部分(b’)的内层介电层602b不具凹凸结构。同样地，在另一实施例中，基板600上仅形成呈凹凸结构的内层介电层602a于非有效像素区域部分(a)，而并无形成内层介电层602b在有效像素区域部分(a’)。

绝缘层606a和606b分别位于非有效像素区域部分(b)及有效像素区域部分(b’)，其中非有效像素区域部分(b)的绝缘层606a形成于呈凹凸状的内层介电层602a上，并与内层介电层602a同呈凹凸状，而有效像素区域部分(b’)的绝缘层606b则是形成于不呈凹凸状的内层介电层602b上，与内层介电层602b同样不具凹凸结构。

数据线208位于非有效像素区域部分(b)，并形成于呈凹凸状的绝缘层606a上，与绝缘层606a同样呈凹凸状。当呈凹凸状的数据线208垂直投影在基板600上时，基板600上会形成第二投影宽度W2’，且此第二投影宽度W2’会小于已知数据线的宽度，其中第二投影宽度W2’大约为1.5微米至150微米(micron)左右。此外，像素电极210则是形成于有效像素区域部分(b’)的绝缘层606b上，且与绝缘层606b同样不具凹凸结构。同样地，上述利用凹凸结构增加开口率的方式，也可应用在电容电极240。

图8为依照本发明实施例绘示一种制作像素结构的方法的流程图。请同时参照图2、3、4及8。首先，于基板300上形成具有凹凸结构的内层介电层302(步骤800)，使得后续形成于此内层介电层302上的结构，会因为此内层介电层302而呈凹凸状。在本实施例中，内层介电层全部呈凹凸结构，而在另一实施例中，内层介电层仅在非有效像素区域部分呈凹凸结构。

在一实施例中，形成上述内层介电层302的步骤800可还包括下列步骤。首先，在基板300上形成介电层，其中形成此介电层所使用的材料可包含氧化硅或氮化硅材料。接着，在介电层上形成图案化光刻胶。再者，以图案化光刻胶为掩模将介电层进行显影。然后，再将显影后的介电层蚀刻，藉以形成凹凸结构。

在另一实施例中，形成上述内层介电层302的步骤800可另行包括下列步骤。首先，在基板300上形成光刻胶材料。接着，再将光刻胶材料进行显影蚀刻，藉以形成凹凸结构。

当内层介电层302形成之后，接着在内层介电层302上形成第一导电层(步骤802)，使得第一导电层与内层介电层302的凹凸结构同呈凹凸状。其中，第一导电层在本实施例作为扫描线204使用，且当扫描线204垂直投影于基板300上时会形成第一投影宽度W1，约为1.5微米至150微米(micron)左右。再者，于基板300上形成栅极230(步骤804)，以供形成薄膜晶体管212。然后，再于扫描线204上形成绝缘层306(步骤806)，其中绝缘层306会与扫描线204同呈凹凸状。

当绝缘层306形成后，接着在绝缘层306上形成半导体层250，并且对应于上述步骤804所形成的栅极230(步骤808)。之后，再于绝缘层306上形成第二导电层(步骤810)，使得第二导电层与第一导电层大致上垂直，并与绝缘层306同呈凹凸状。其中，第二导电层在本实施例作为数据线208使用，且当数据线208垂直投影于基板300上时会形成第二投影宽度W2，约为1.5微米至150微米(micron)左右。

再者，于半导体层250上形成源极232和漏极234(步骤812)，藉以与上述步骤804所形成的栅极230形成薄膜晶体管212，其中薄膜晶体管212与扫描线204以及数据线208电性连接。然后，再形成像素电极210(步骤814)，并与上述步骤812所形成的漏极234连接。

此外，更可形成层间绝缘层(未绘示)于漏极234上，使得层间绝缘层位于漏极234以及像素电极210之间。再者，更可将层间绝缘层进行蚀刻，使得层间绝缘层具有接触洞(via)236，而让漏极234与像素电极210作电性连接。

如此一来，便可通过具凹凸结构的内层介电层的制作，将扫描线、数据线、储存电容以及薄膜晶体管等不透光部分投影在基板上的宽度缩减，且不需缩减其实际空间宽度，不会改变整体像素结构的电性要求。

由上述本发明的实施例可知，应用前述液晶面板及其像素结构以及制作像素结构的方法，可于不改变液晶面板的电性要求的情况下，提高像素的开口率，增进背光源的使用效率。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何具有本发明所属技术领域的技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。

Claims (15)

1.一种线路结构，包含：

内层介电层，形成于基板上，其中该内层介电层包括凹凸结构；以及

第一导电层，形成于该内层介电层上，并与该凹凸结构同呈凹凸状；

其中呈凹凸状的该第一导电层垂直投影于该基板上的第一投影宽度为1.5微米至150微米。

2.如权利要求1所述的线路结构，其中该内层介电层的材料包含氧化硅或氮化硅，该线路结构还包含第二导电层，形成于该内层介电层上，并与该凹凸结构同呈凹凸状。

3.如权利要求1所述的线路结构，还包含第二导电层，形成于该内层介电层上，并与该凹凸结构同呈凹凸状，其中呈凹凸状的该第二导电层垂直投影于该基板上的第二投影宽度为1.5微米至150微米。

4.如权利要求1所述的线路结构，其中该内层介电层的材料包含光刻胶材料。

5.一种像素结构，包含：

内层介电层，设置于基板上，其中该内层介电层包括凹凸结构；

第一导电层，形成于该内层介电层上，并与该凹凸结构同呈凹凸状；

绝缘层，形成于该第一导电层上；

第二导电层，形成于该绝缘层上，并与该第一导电层垂直；

像素电极，设置于该基板上；以及

开关元件，与该第一导电层、该第二导电层以及该像素电极电性连接。

6.如权利要求5所述的像素结构，还包含层间绝缘层，设置于该第二导电层以及该像素电极之间。

7.如权利要求5所述的像素结构，其中呈凹凸状的该第一导电层垂直投影于该基板上的第一投影宽度为1.5微米至150微米。

8.如权利要求7所述的像素结构，其中该第二导电层与该凹凸结构同呈凹凸状，呈凹凸状的该第二导电层垂直投影于该基板上的第二投影宽度为1.5微米至150微米。

9.如权利要求5所述的像素结构，其中该第二导电层与该凹凸结构同呈凹凸状，呈凹凸状的该第二导电层垂直投影于该基板上的第二投影宽度为1.5微米至150微米。

10.如权利要求5所述的像素结构，还包含电容电极，形成于该基板上，并与该第一导电层平行。

11.如权利要求10所述的像素结构，其中该电容电极位于该内层介电层上，并与该凹凸结构同呈凹凸状，呈凹凸状的该电容电极垂直投影于该基板上的第三投影宽度为1.5微米至200微米。

12.一种像素结构的制造方法，包含：

形成内层介电层于基板上，其中该内层介电层包括凹凸结构；

形成第一导电层于该内层介电层上，该第一导电层与该凹凸结构同呈凹凸状；

形成栅极于该基板上；

形成绝缘层于该第一导电层上；

形成半导体层于该绝缘层上并对应该栅极；

形成第二导电层于该绝缘层上，并与该第一导电层垂直；

形成源极以及漏极于该半导体层上，以与该栅极形成薄膜晶体管，该薄膜晶体管与该第一导电层以及该第二导电层电性连接；以及

形成像素电极于该基板上方，并与该漏极连接。

13.如权利要求12所述的制造方法，还包含形成层间绝缘层于该第二导电层上，而该像素电极位于该层间绝缘层上，该层间绝缘层具有一接触洞使得该像素电极与该第二导电层电性连接。

14.如权利要求12所述的制造方法，其中形成该内层介电层的步骤包含：

形成介电层于该基板上；

形成图案化光刻胶于该介电层上；

通过该图案化光刻胶为掩模以显影该介电层；以及

蚀刻该介电层以形成该凹凸结构。

15.如权利要求12所述的制造方法，其中形成该内层介电层的步骤包含：

形成光刻胶材料于该基板上；以及

显影蚀刻该光刻胶材料以形成该凹凸结构。

Images