CN100499096C - 高频集成电路封装构造及其制造方法 - Google Patents

高频集成电路封装构造及其制造方法 Download PDF

Info

Publication number
CN100499096C
CN100499096C CNB2006101112387A CN200610111238A CN100499096C CN 100499096 C CN100499096 C CN 100499096C CN B2006101112387 A CNB2006101112387 A CN B2006101112387A CN 200610111238 A CN200610111238 A CN 200610111238A CN 100499096 C CN100499096 C CN 100499096C
Authority
CN
China
Prior art keywords
those
chip
integrated circuit
frequency integrated
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101112387A
Other languages
English (en)
Other versions
CN101127339A (zh
Inventor
黄祥铭
刘安鸿
林勇志
李宜璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNB2006101112387A priority Critical patent/CN100499096C/zh
Publication of CN101127339A publication Critical patent/CN101127339A/zh
Application granted granted Critical
Publication of CN100499096C publication Critical patent/CN100499096C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明是有关于一种高频集成电路封装构造及其制造方法。该高频集成电路封装构造，主要包含一具有凸块容置孔的可挠性基板、一凸块化芯片、复数个扁平化凸块以及复数个对外端子。其中该些对外端子设置于该可挠性基板相对于该凸块化芯片的另一表面。该可挠性基板设置有复数个内接垫，当该凸块化芯片的复数个凸块容置于该些凸块容置孔内，该些内接垫是邻近于该些芯片凸块。因此，该些扁平化凸块是在结合至芯片凸块的同时，能够电性连接该些内接垫，而具有短电性传导路径与轻薄短小化的优点。

Description

高频集成电路封装构造及其制造方法
技术领域
本发明涉及一种集成电路封装技术，特别是涉及一种具有短电性传导路径与轻薄短小化优点的高频集成电路封装构造及其制造方法。
背景技术
当前集成电路芯片是朝向高频传输速度发展，若芯片封装构造内部的芯片与载体之间的电性互连沿用传统的打线封装技术，则电性传导路径会过长，失去高频设计的意义。例如，早期的同步动态随机存储器(Synchronous Dynamic Random Access Memory，SDRAM)记忆体即是采用薄型小尺寸封装(Thin Small Outline Package，TSOP)的封装类型，其芯片载体是为具有外引脚的导线架，并以打线形成的焊线电性连接至芯片。近代的第二代双倍速率(Double Data Rate 2，DDR2)记忆体芯片(200～533MHz)则须改用双顺丁烯二酸酰亚胺-3氮杂苯(Bismaleimide Triazine，BT)电路板，否则会有讯号延迟的问题，但仍是以打线形成的焊线电性连接芯片与基板。然而，当芯片的传输频率更进一步提升时，特别是第三代双倍速率(Double Data Rate 3，DDR3)SDRAM(或称DDR III)的记忆体芯片(其频率介于400～800MHz)以及800MHz以上的高频集成电路芯片，焊线显得过长会影响传输速度。此外，更进一代的高频集成电路封装构造的外观希望可以更轻、更薄、更短与更小。
请参阅图1所示，是现有习知的集成电路封装构造的截面示意图。现有习知的用以封装DDR2记忆体(内存)芯片的集成电路封装构造100，包含一具有线路层114的BT基板110、一芯片120、一封胶体130以及复数个焊线140。该芯片120是藉由一粘晶层150固着于该基板110的上表面111，在该芯片120的主动面121上的焊垫122是对准于该基板110的狭长槽孔113内。通过该狭长槽孔113，该些焊线140的一端结合至该些焊垫122，另一端结合至该基板110的内接指；并以压模技术形成该封胶体130，以密封该芯片120与该些焊线140。复数个焊球160是设置于该基板110的下表面112，以供对外表面接合(SMT)。
除了打线技术之外，已知可以使用覆晶接合(flip-chip bonding)达到封装内部较短的电性互连。然而，所谓的覆晶接合技术是芯片预先制作有凸块，翻转并热压该芯片至一基板，无法沿用粘晶机、打线机等既有的封装制程设备，如此新设备不但成本高，而且制程参数的可容许误差甚小。
由此可见，上述现有的集成电路封装构造及其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的高频集成电路封装构造及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的集成电路封装构造及其制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的高频集成电路封装构造及其制造方法，能够改进一般现有的集成电路封装构造及其制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的集成电路封装构造存在的缺陷，而提供一种新的高频集成电路封装构造，所要解决的技术问题是使其除了具有电性传导路径短、产品轻薄短小的功效，更能沿用既有的封装制程设备且能提升制程效率，从而更加适于实用。
本发明的次一目的在于，提供一种新的高频集成电路封装构造，所要解决的技术问题是使其能够封装频率在400MHz以上的记忆体芯片，从而更加适于实用。
本发明的另一目的在于，提供一种新的高频集成电路封装构造，所要解决的技术问题是使其能够达到芯片尺寸封装(CSP，Chip Scale Package)，从而更加适于实用。
本发明的再一目的在于，提供一种新的高频集成电路封装构造，所要解决的技术问题是使其藉由可挠性基板的内接垫形状变化，而可以确保凸块与内接垫的电性连接，从而更加适于实用。
本发明的还一目的在于，提供一种新的高频集成电路封装构造，所要解决的技术问题是使其利用打线机制作凸块与对外端子，而可以简化制程，从而更加适于实用，且具有产业利用价值。
本发明的再一目的在于，提供一种新的高频集成电路封装构造，所要解决的技术问题是使其藉由可挠性基板与缓冲层位于对外端子与芯片之间，而可以吸收热应力，从而更加适于实用，且具有产业上的利用价值。
本发明的还一目的在于，克服现有的集成电路封装构造的制造方法存在的缺陷，而提供一种新的高频集成电路封装构造的制造方法，所要解决的技术问题是沿用既有的封装制程设备制造电性传导路径短、产品轻薄短小的集成电路封装构造，并且能提升制程效率，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种高频集成电路封装构造，其包含：一基板，具有一第一表面、一第二表面以及复数个凸块容置孔，对应于该些凸块容置孔而设置有复数个内接垫；一芯片，其设置于该可挠性基板的该第一表面上，该芯片具有一朝向该可挠性基板的主动面；复数个加高凸块，其设置于该芯片的该主动面上并容置于对应的该些凸块容置孔内，以邻近于该些内接垫；复数个扁平化凸块，其结合至该些加高凸块并与该些内接垫为电性连接；以及复数个对外端子，其设置于该可挠性基板的该第二表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的高频集成电路封装构造，其中所述的该些内接垫是为中空的环形垫。
前述的高频集成电路封装构造，其中所述的该些扁平化凸块是由打线形成的结球端或是由电镀所形成。
前述的高频集成电路封装构造，其中所述的该些扁平化凸块的已变形高度是该些结球端在打线前的二分之一以下。
前述的高频集成电路封装构造，其另包含有一封胶体，其形成于该可挠性基板的该第二表面上，以包覆该些扁平化凸块。
前述的高频集成电路封装构造，其中所述的该些对外端子包含焊球。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种高频集成电路封装构造，其包含：一可挠性基板，具有一第一表面、一第二表面以及至少一开口，并设置有复数个内接垫；一芯片，其设置于该可挠性基板的该第一表面上，该芯片具有一朝向该可挠性基板的主动面与复数个焊垫；复数个扁平化凸块，其设置于该开口内，该些扁平化凸块是结合至该些焊垫并与该些内接垫为电性连接；以及复数个对外端子，其设置于该可挠性基板的该第二表面上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的高频集成电路封装构造，其中所述的该些内接垫是为中空的环形垫。
前述的高频集成电路封装构造，其中所述的该些扁平化凸块是由打线形成的结球端或是由电镀所形成。
前述的高频集成电路封装构造，其中所述的该些扁平化凸块的已变形高度是该些结球端在打线前的二分之一以下。
前述的高频集成电路封装构造，其另包含有一封胶体，其形成于该可挠性基板的该第二表面上，以包覆该些扁平化凸块。
前述的高频集成电路封装构造，其中所述的该些对外端子包含焊球。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种高频集成电路封装构造的制造方法，其包括以下的步骤：提供一基板，其是具有一第一表面、一第二表面以及复数个凸块容置孔，对应于该些凸块容置孔而设置有复数个内接垫；提供一芯片，其设置于该基板的该第一表面上，该芯片具有一朝向该基板的主动面；设置复数个加高凸块于该芯片的该主动面上并容置于对应的该些凸块容置孔内，以邻近于该些内接垫；结合复数个扁平化凸块至该些加高凸块，并使该些扁平化凸块与该些内接垫为电性连接；以及设置复数个对外端子于该基板的该第二表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的高频集成电路封装构造的制造方法，其中所述的该些内接垫是为中空的环形垫。
前述的高频集成电路封装构造的制造方法，其中所述的该些扁平化凸块是由打线或是由电镀形成。
前述的高频集成电路封装构造的制造方法，其中所述的该些扁平化凸块的已变形高度是在打线前的二分之一以下。
前述的高频集成电路封装构造的制造方法，其另包含：形成一封胶体于该基板的该第二表面上，以包覆该些扁平化凸块。
前述的高频集成电路封装构造的制造方法，其中所述的封胶体更形成于该基板的该第一表面上，以覆盖该芯片的至少一部分。
前述的高频集成电路封装构造的制造方法，其中所述的该些对外端子包含焊球。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，依据本发明一具体实施例，一种高频集成电路封装构造，主要包含一可挠性基板、一芯片、复数个加高凸块、复数个扁平化凸块以及复数个对外端子。该可挠性基板具有一第一表面、一第二表面以及复数个凸块容置孔，对应于该些凸块容置孔而设置有复数个内接垫。该芯片设置于该可挠性基板的该第一表面上，该芯片具有一朝向该可挠性基板的主动面。该些加高凸块设置于该芯片的该主动面上并容置于对应的该些凸块容置孔内，以邻近于该些内接垫。该些扁平化凸块是结合至该些加高凸块并与该些内接垫为电性连接。该些对外端子是设置于该可挠性基板的该第二表面上。
依据本发明的另一具体实施例，另一种高频集成电路封装构造，主要包含一可挠性基板、一芯片、复数个扁平化凸块以及复数个对外端子。该可挠性基板具有一第一表面、一第二表面以及至少一开口，并设置有复数个内接垫。该芯片设置于该可挠性基板的该第一表面上，该芯片具有一朝向该可挠性基板的主动面与复数个焊垫。该些扁平化凸块设置于该开口内，该些扁平化凸块是结合至该些焊垫并与该些内接垫为电性连接。该些对外端子是设置于该可挠性基板的该第二表面上。
前述的高频集成电路封装构造，其中该芯片是为频率在400MHz以上的记忆体芯片。前述的高频集成电路封装构造，其中该芯片是为第三代双倍速率同步动态随机存储器(DDR3 SDRAM)芯片。前述的高频集成电路封装构造，其中该芯片的尺寸大致相同于该可挠性基板，以成为芯片尺寸封装(CSP)。前述的高频集成电路封装构造，其中该些内接垫是为中空的环形垫。
前述的高频集成电路封装构造，其中该些扁平化凸块是由打线形成的结球端所形成。前述的高频集成电路封装构造，其中该些扁平化凸块的已变形高度是该些结球端在打线前的二分之一以下。前述的高频集成电路封装构造，其中该些对外端子是包含打线形成的结球端。前述的高频集成电路封装构造，另包含有一缓冲层，其设置于该芯片的该主动面与该可挠性基板的该第一表面之间。前述的高频集成电路封装构造，另包含有一封胶体，其形成于该可挠性基板的该第二表面上，以包覆该些扁平化凸块。前述的高频集成电路封装构造，其中该些对外端子是包含焊球。前述的高频集成电路封装构造，其中该些加高凸块是由电镀或打线方式形成。
借由上述技术方案，本发明高频集成电路封装构造及其制造方法至少具有下列优点：
1、本发明的高频集成电路封装构造，除了具有电性传导路径短、产品轻薄短小的功效之外，更能沿用既有的封装制程设备，而且能够提升制程效率，从而更加适于实用。
2、本发明的高频集成电路封装构造能够封装频率在400MHz以上的记忆体芯片，从而更加适于实用。
3、本发明的高频集成电路封装构造能够达到芯片尺寸封装(CSP，ChipScale Package)，从而更加适于实用。
4、本发明的高频集成电路封装构造，藉由可挠性基板的内接垫形状变化，而可以确保凸块与内接垫的电性连接，从而更加适于实用。
5、本发明的高频集成电路封装构造，其利用打线机制作凸块与对外端子，而可以简化制程，从而更加适于实用，且具有产业利用价值。
6、本发明的高频集成电路封装构造，藉由可挠性基板与缓冲层位于对外端子与芯片之间，而可以吸收热应力，从而更加适于实用，且具有产业上的利用价值。
7、本发明的高频集成电路封装构造的制造方法，所要解决的技术问题是使其所要解决的技术问题是使其除了具有电性传导路径短、产品轻薄短小的功效，更能沿用既有的封装制程设备且能提升制程效率，从而更加适于实用。
综上所述，本发明是有关一种高频集成电路封装构造及其制造方法。该高频集成电路封装构造，主要包含一具有凸块容置孔的可挠性基板、一凸块化芯片、复数个扁平化凸块以及复数个对外端子。其中该些对外端子设置于该可挠性基板相对于该凸块化芯片的另一表面。该可挠性基板设置有复数个内接垫，当该凸块化芯片的复数个凸块容置于该些凸块容置孔内，该些内接垫是邻近于该些芯片凸块。因此，该些扁平化凸块是在结合至芯片凸块的同时，能够电性连接该些内接垫，而具有短电性传导路径与轻薄短小化的优点。本发明具有上述诸多优点及实用价值，其不论在结构或功能上皆有较大的改进，在技术上有显着的进步，并产生了好用及实用的效果，且较现有的集成电路封装构造及其制造方法具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的集成电路封装构造的截面示意图。
图2是依据本发明的第一具体实施例，一种高频集成电路封装构造的截面示意图。
图3A至图3C是依据本发明的第一具体实施例，该封装构造在内部电性连接过程的截面示意图。
图4图是依据本发明的第一具体实施例，该封装构造在凸块结合时的立体示意图。
图5是依据本发明的第二具体实施例，另一种高频集成电路封装构造的截面示意图。
图6是依据本发明的第三具体实施例，另一种高频集成电路封装构造的截面示意图。
图7A至图7D是依据本发明的第三具体实施例，该封装构造的制程及其中的结构截面示意图。
10：压焊针头   20：焊线
21：结球端     100：集成电路封装构造
110：基板　　　　　　　　　　　　　　　　　　　111：上表面
112：下表面                                    113：狭长槽孔
114：线路层                                    120：芯片
121：主动面                                    122：焊垫
130：模封胶体                                  140：焊线
150：粘晶层                                    160：焊球
200：高频集成电路封装构造                      210：可挠性基板
211：第一表面                           　　　 212：第二表面
213：凸块容置孔                                214：内接垫
214A：中空部位                                 215：外接垫
216：防焊层                                    220：芯片
221：主动面                                    222：背面
223：焊垫                                      230：加高凸块
231：顶面                                      240：扁平化凸块
250：对外端子                                  260：封胶体
270：缓冲层                                    300：高频集成电路封装构造
310：可挠性基板                                311：第一表面
312：第二表面                                  313：开口
314：内接垫                                    320：芯片
321：主动面                                    322：焊垫
330：扁平化凸块                                340：对外端子
350：第一封胶体                       　　　   360：第二封胶体
400：高频集成电路封装构造                      410：基板
411：第一表面                        　　　    412：第二表面
413：凸块容置孔                                414：内接垫
415：外接垫                                    420：芯片
421：主动面                                    422：焊垫
430：加高凸块                                  440：扁平化凸块
450：对外端子                                  460：封胶体
470：粘晶层
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的高频集成电路封装构造及其制造方法其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图2所示，是依据本发明的第一具体实施例一种高频集成电路封装构造的截面示意图。在本发明的第一具体实施例的一种高频集成电路封装构造200，主要包含一可挠性基板210、一芯片220、复数个加高凸块230、复数个扁平化凸块240以及复数个对外端子250。
该可挠性基板210，是为一种在封装前可重复弯折的电路薄膜，例如薄膜覆晶封装(COF)膜，其核心层的材质可为聚葱亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate，PET)等并具有至少一层的金属线路层，其总厚度是约在70微米以下，为传统BT基板的十分之一以下。该可挠性基板210具有一第一表面211、一第二表面212以及复数个凸块容置孔213，并设置有复数个内接垫214与复数个外接垫215，该些内接垫214是对应于该些凸块容置孔213，该些外接垫215是为格状阵列；并以一防焊层216覆盖该金属线路层连接该些内接垫214与该些外接垫215的线路部分。
该芯片220，是设置于该可挠性基板210的该第一表面211上。而该些对外端子250是设置于该可挠性基板210的该第二表面212上。该芯片220具有一朝向该可挠性基板210的主动面221、一相对的背面222。该主动面221形成有复数个焊垫223，可为中央、周边或矩阵排列。该芯片220可为一动态随机存取记忆体芯片，如DDR2 SDRAM、DDR3 SDRAM、Rambus等频率超过400MHz的高频记忆体芯片。在本实施例中，该芯片220是为第三代双倍速率同步动态随机存储器(DDR3 SDRAM)芯片。较佳地，该芯片的尺寸大致相同于该可挠性基板210，其主动面221面积不小于该可挠性基板210的第一表面211的百分之七十，以成为芯片220尺寸封装(CSP)。由于目前集成电路组件的线距持续缩小，又须兼顾该芯片220的尺寸固定，以达到理想的切割效率与符合国际标准的封装外观及外端子设置(Layout)，可以增加该芯片220的集成电路组件数量与复杂度。在本实施例中，单颗芯片220的记忆体容量可以在256MB以上。
此外，在本实施例中，该些对外端子250包含焊球(solder ball)，其是设置于该可挠性基板210的该些外接垫215，以供表面接合至一外部印刷电路板(图未绘出)。
另外，该些加高凸块230，是设置于该芯片220的该主动面221上并容置于对应的该些凸块容置孔213内，以邻近于该些内接垫214，其设置目的在于减少该芯片220的电极(即焊垫223加上加高凸块230)与该些内接垫214两者的高度差。其中该些内接垫214与对应的该些加高凸块230的最邻近间隙应被包含在该些扁平化凸块240的接合面积内。通常该些加高凸块230是预先形成于该芯片220的该些焊垫223上，可为打线形成的结线凸块(stud bump)，亦可为电镀形成的金凸块或其它导电凸块。此外，该些加高凸块230的高度是介于40～100微米。
请参阅图4所示，是依据本发明的第一具体实施例该封装构造在凸块结合时的立体示意图。该些加高凸块230的顶面231是大约对齐于该些内接垫214，可稍凹下或稍突出于该些内接垫214，以利于该些扁平化凸块240在结合至该些加高凸块230的顶面231的同时，能够电性连接该些内接垫214。所谓的“扁平化凸块”是指在结合后凸块240的表面覆盖面的最大直径大于凸块240的高度，即凸块240受热压合会有明显变形导致坍散扩大的现象。通常该些扁平化凸块240与该些加高凸块230之间的结合关系为金-金、金-锡等金属键合，该些扁平化凸块240与该些内接垫214的电性连接关系可为金属紧压接触，依热压参数不同，亦可产生金属键合现象。
请再参阅图2所示，较佳地，该高频集成电路封装构造200另还包含有一缓冲层270，其设置于该芯片220的该主动面221与该可挠性基板210的该第一表面211之间。通常该缓冲层270是为低模数的硅胶、多阶固化胶、聚葱亚胺粘性胶膜或环氧粘胶的其中之一或上述的组合。藉由该缓冲层270并配合该可挠性基板210，在该些对外端子250与该芯片220之间产生良好的应力缓冲作用，而可以吸收热应力，即使该芯片220与封装构造在表面接合下方的外部印刷电路板(图未绘出)有明显的热膨胀系数的差异，水平向伸缩的热应力仍不会直接作用于该芯片220。
在更具体的产品结构中，另还包含有一封胶体260，可以利用胶涂划方式形成于该可挠性基板210的该第二表面212上，以包覆该些扁平化凸块240。该封胶体260可更形成于该可挠性基板210的该第一表面211(图未绘出)，其是围绕该芯片220的四周，可以防止水气侵入至该缓冲层270产生水解；在不同的实施例中，当该缓冲层270具有防水性时，则可不需要将该封胶体260形成于该可挠性基板210的该第一表面211上。
因此，在本发明上述的高频集成电路封装构造200中，具有电性传导路径短、产品轻薄短小的功效，更能沿用既有的封装制程设备，而且还能提升制程效率，现将其详述如下。
请参阅图3A至图3C所示，是依据本发明的第一具体实施例该封装构造在内部电性连接过程的截面示意图。请参阅图3A所示，该些加高凸块230与该缓冲层270可预先形成于该芯片220的该主动面221上，以该些凸块容置孔213对准该些加高凸块230的方式定位该可挠性基板210与该芯片220。
请参阅图3B所示，提供一打线机的压焊针头10，经其内部可导出如细长金线的焊线20，焊线20的外端烧结成一结球端21，其是为在接合形成之前的该些扁平化凸块240。该些结球端21是往该些加高凸块230的顶面231压合，在适当的加热温度与超音波摩擦的条件下，该些结球端21成为能结合该些加高凸块230的扁平化凸块240。
请参阅图图4所示，由于该些内接垫214邻近于该些加高凸块230且与其顶面231大致在同一个打线水平面上，故该些扁平化凸块240能顺利结合至该些加高凸块230，并且该些扁平化凸块240相对于的该些结球端21的变形量能使该些扁平化凸块240与该些内接垫214为电性连接，通常该些扁平化凸块240的已变形高度是该些结球端在打线前的二分之一以下。较佳地，该些内接垫214是为中空的环形垫(如第4图所示)，以确保该些扁平化凸块240与该些内接垫214的电性连接。该些扁平化凸块240是通过该些内接垫214的中空部位214A接合至该些加高凸块230。
依据本发明的第二具体实施例，请配合参阅图5所示，是依据本发明的第二具体实施例另一种高频集成电路封装构造的截面示意图。另一种高频集成电路封装构造300，主要包含一可挠性基板310、一芯片320、复数个扁平化凸块330以及复数个对外端子340。
该可挠性基板310，具有一第一表面311、一第二表面312以及至少一开口313，并设置有复数个内接垫314。
该芯片320，设置于该可挠性基板310的该第一表面311上，该芯片320具有一朝向该可挠性基板310的主动面321与复数个焊垫322。其中，该些内接垫314及其连接的线路层可形成于该可挠性基板310的该第一表面311处，以靠近该些焊垫322，以省略上述第一实施例的加高凸块。
该些扁平化凸块330，是设置于该开口313内。由于该可挠性基板310相当的薄，且该些内接垫314更邻近于该些焊垫322，该些扁平化凸块330可直接结合至该些焊垫322与该些内接垫314达到两者的电性连接。通常该些扁平化凸块330的高度是介于20～50微米。
此外，该些对外端子340，是设置于该可挠性基板310的该第二表面312上。在本实施例中，该些对外端子340可包含打线形成的结球端，并且该些扁平化凸块330是由打线形成的结球端所形成，故能在同一打线步骤据以实施，而可以简化制程，但是亦可由电镀所形成。
另外，一第一封胶体350，可形成于该基板的该第二表面312上，以覆盖该些扁平化凸块330；
一第二封胶体360，可形成于该基板的该第一表面311上，其位于该芯片320的周边，可以防止水气侵入。故该高频集成电路封装构造300具有符合高频封装、轻薄短小与低制作成本的功效。
此外，请参阅图6所示，是依据本发明的第三具体实施例另一种高频集成电路封装构造的截面示意图。本发明第三具体实施例揭示的另一种高频集成电路封装构造400，主要包含一基板410、一芯片420、复数个加高凸块430、复数个扁平化凸块440以及复数个对外端子450，并可更包含有一封胶体460。
该基板410，具有一第一表面411、一第二表面412以及复数个凸块容置孔413，并设置有复数个内接垫414与复数个外接垫415。
该芯片420，是设置于该基板410的该第一表面411上，该芯片420是具有一朝向该基板410的主动面421与复数个焊垫422。
在本实施例中，该基板410可为BT电路板，该芯片420可为高频的记忆体芯片。藉由一粘晶层470粘接该芯片420的主动面421与该基板410的第一表面411。
该些加高凸块430，设置于该芯片420的该主动面421上以电性连接至对应的该些焊垫422，并使该些加高凸块430容置于对应的该些凸块容置孔413内，以邻近于该些内接垫414。在本实施例中，该些加高凸块430是为打线形成的结线凸块，可稍低于该些内接垫414。
该些扁平化凸块440，是结合至该些加高凸块430并与该些内接垫414为电性连接。在本实施例中，该些扁平化凸块440亦为打线形成的结线凸块，但尺寸大于该些加高凸块430，其扁平化的程度可以同时使该些扁平化凸块440接合至该些加高凸块430与该些内接垫414。
该些对外端子450，设置于该基板410的该第二表面412上。
另外，该封胶体460，是可由压模(molding)方式形成于该基板410的该第一表面411上与该第二表面412上，以覆盖该芯片420的至少一部分与该些扁平化凸块440。
因此，藉由多凸块的堆叠方式可使得位于较上层且较大面积的扁平化凸块440能同时接合该些加高凸块430与该些内接垫414，该高频集成电路封装构造400具有符合高频封装、轻薄短小与低制作成本的功效。
请参阅图7A至图7D所示，是依据本发明的第三具体实施例该封装构造的制程及其中的结构截面示意图。本发明提出的上述高频集成电路封装构造400的制造方法，其制造过程包括以下步骤：
首先，如图7A所示，提供有该基板410与该芯片420，该粘晶层470可预先印刷或贴附于该基板410的第一表面411。
如图7B所示，在粘晶制程之后，该基板410与该芯片420相互结合。此时，该些焊垫422应对准与显露于该些凸块容置孔413内。
之后，如图7C所示，以打线方式将较小尺寸的复数个加高凸块430设置于该芯片420的该主动面421上，并容置于对应的该些凸块容置孔413内，以邻近于该些内接垫414。
之后，如图7D所示，以打线方式将较大尺寸的复数个扁平化凸块440结合至该些加高凸块430，并使该些扁平化凸块440与该些内接垫414为电性连接，在本实施例中，该些扁平化凸块440是可具有近T形的剖面。
最后，可以形成该封胶体460与该些对外端子450。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (5)

1、一种高频集成电路封装构造，其特征在于其包含：
一可挠性基板，其具有一第一表面、一第二表面以及复数个凸块容置孔，对应于该些凸块容置孔而设置有复数个内接垫，该些内接垫是为中空的环形垫；
一芯片，其设置于该可挠性基板的该第一表面上，该芯片具有一朝向该可挠性基板的主动面；
复数个加高凸块，其设置于该芯片的该主动面上并容置于对应的该些凸块容置孔内，以邻近于该些内接垫；
复数个扁平化凸块，其结合至该些加高凸块并与该些内接垫为电性连接；以及
复数个对外端子，其设置于该可挠性基板的该第二表面。
2、根据权利要求1所述的高频集成电路封装构造，其特征在于其中所述的该些扁平化凸块是由打线形成的结球端或是由电镀所形成。
3、根据权利要求2所述的高频集成电路封装构造，其特征在于其中所述的该些扁平化凸块的已变形高度是该些结球端在打线前的二分之一以下。
4、根据权利要求1所述的高频集成电路封装构造，其特征在于其另包含有一封胶体，其形成于该可挠性基板的该第二表面上，以包覆该些扁平化凸块。
5、根据权利要求1所述的高频集成电路封装构造，其特征在于其中所述的该些对外端子包含焊球。
CNB2006101112387A 2006-08-15 2006-08-15 高频集成电路封装构造及其制造方法 Expired - Fee Related CN100499096C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101112387A CN100499096C (zh) 2006-08-15 2006-08-15 高频集成电路封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101112387A CN100499096C (zh) 2006-08-15 2006-08-15 高频集成电路封装构造及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008101804175A Division CN101447443B (zh) 2006-08-15 2006-08-15 高频集成电路封装构造的制造方法

Publications (2)

Publication Number Publication Date
CN101127339A CN101127339A (zh) 2008-02-20
CN100499096C true CN100499096C (zh) 2009-06-10

Family

ID=39095317

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101112387A Expired - Fee Related CN100499096C (zh) 2006-08-15 2006-08-15 高频集成电路封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN100499096C (zh)

Also Published As

Publication number Publication date
CN101127339A (zh) 2008-02-20

Similar Documents

Publication Publication Date Title
JP4195804B2 (ja) デュアルダイパッケージ
KR100521279B1 (ko) 적층 칩 패키지
CN101241904A (zh) 四方扁平无接脚型的多芯片封装结构
CN207269022U (zh) 一种引线框架及其芯片倒装封装结构
CN100470786C (zh) 基板底部封胶的球格阵列封装构造
CN101447443B (zh) 高频集成电路封装构造的制造方法
CN101150889A (zh) 微机电麦克风封装结构及其方法
CN100499096C (zh) 高频集成电路封装构造及其制造方法
CN106997875A (zh) 一种PoP堆叠封装结构及其制造方法
US20050266611A1 (en) Flip chip packaging method and flip chip assembly thereof
JP5561072B2 (ja) 半導体装置の製造方法
KR101056944B1 (ko) 반도체 장치 제조방법
CN100481407C (zh) 晶片上引脚球格阵列封装构造
CN2901576Y (zh) 球栅阵列封装结构
CN101295697A (zh) 半导体封装构造
US20080224289A1 (en) Multi-chip stack structure and fabrication method thereof
CN100449744C (zh) 引脚在芯片上的集成电路封装构造及其芯片承载件
TWI306217B (en) Insertion-type semiconductor device and fabrication method thereof
CN212587519U (zh) 一种led晶元封装结构
CN100499097C (zh) 增进嵌埋凸块接合性的高频集成电路封装构造及制造方法
KR20090011564A (ko) 반도체 패키지 제조 방법
CN202178252U (zh) 多圈排列无载体双ic芯片封装件
US20080251936A1 (en) Semiconductor device
CN213878074U (zh) 一种引线键合工艺用基板
KR100340862B1 (ko) 스택패키지및그의제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20200815