CN100498545C - 一种光掩膜图形位置的检测方法 - Google Patents

一种光掩膜图形位置的检测方法 Download PDF

Info

Publication number
CN100498545C
CN100498545C CNB2006100249594A CN200610024959A CN100498545C CN 100498545 C CN100498545 C CN 100498545C CN B2006100249594 A CNB2006100249594 A CN B2006100249594A CN 200610024959 A CN200610024959 A CN 200610024959A CN 100498545 C CN100498545 C CN 100498545C
Authority
CN
China
Prior art keywords
photomask
domain
detection method
insert
graphics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100249594A
Other languages
English (en)
Other versions
CN101042537A (zh
Inventor
李峥
胡振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006100249594A priority Critical patent/CN100498545C/zh
Publication of CN101042537A publication Critical patent/CN101042537A/zh
Application granted granted Critical
Publication of CN100498545C publication Critical patent/CN100498545C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种光掩膜图形位置的检测方法包括:汇总光掩膜版图中的各个填入图形面积,并作为参考总面积;将光掩膜版图中各个填入图形位置与大小输入制图软件中形成填入图形模块版图;将填入图形模块版图输入图形处理软件中计算填入图形模块区域面积,比较所述参考总面积与所述填入图形模块区域面积是否一致;如果比较结果为否,则修正光掩膜版图设计,并重新上述步骤;如果比较结果为是,则结束检测。本发明充分利用电脑以及现有的软硬件资源,通过电脑对数据、图形进行处理,提高了检测效率和检测准确率。

Description

一种光掩膜图形位置的检测方法
技术领域
本发明涉及半导体制造领域,特别涉及一种光掩膜图形位置的检测方法。
背景技术
当形成半导体器件的电路图形时,在半导体衬底上的作业膜(workingfilm)上涂履如光刻胶的光敏材料,然后利用缩小投影光刻机曝光光敏材料,并显影。当使用具有折射光学系统的光刻机时,从光源发出的光穿过照明光学系统和投影光学系统,把位于两个光学系统之间的光掩膜的电路图形缩小并投影到光刻胶膜。在作业膜上形成光刻胶图形,其具有通过显影转移到其上的电路图形。把光刻胶图形作为掩膜,通过使用例如反应离子蚀刻(ME)处理作业膜。结果,在作业膜上形成了电路图形。光掩膜在半导体制造过程中的作用就是进行图形的转移。光掩膜是流程衔接的关键,也是限制最小线宽的瓶颈之一。
光掩膜设计流程如图1所示,光掩膜数据工程部门的光掩膜数据处理人员会将客户的芯片数据资料、晶圆厂相关数据、以及光掩膜厂相关数据等按照要求进行数据转换处理。例如,光掩膜数据处理人员首先会根据光掩膜厂相关数据、从客户芯片数据资料获得的芯片大小以及位置数据、从晶圆厂相关数据中获得的测试图形的大小及位置数据,来设计光掩膜框架。通常的做法是,光掩膜数据处理人员将前述数据输入到专用半导体光掩膜布局软件(例如K2)中,K2将生成一个含有光掩膜框架的文件,该文件以GDS格式存储在计算机内。图2所示为光掩膜框架。由于K2生成的光掩膜框架上的空位数目需要根据具体设计确定,因此实际中的光掩膜框架可能具有各种图形,在本处仅仅图2为例进行说明。如图2所示,框架2包括框架图形20(以灰色部分表示)与空位(以空白表示)。其中,所述空位中包括:4个客户芯片图形空位21、22、23、24,以及1个晶圆厂测试图形空位25。框架图形20包括框架上的标记201以及用于将前述空位隔离的隔离带202。
由于K2生成的框架仅具有框架图形与空位,而不能直接被生产光掩膜的机械识别而直接用于生产。因此,还需要一种图形转换软件(例如CATS),能够将客户的芯片数据与晶圆厂的测试数据转换整合到前述框架文件中,使前述框架中的空位填入对应的芯片图形与测试图形,而形成能够运用于生产的实际需要的光掩膜版图。实际中,光掩膜数据处理人员将客户芯片数据资料、晶圆厂的相关数据以及光掩膜框架数据一起输入到CATS中,CATS将生成机械能够识别的实际需要的光掩膜版图。该光掩膜版图具有所述K2生成的框架的框架图形以及填入相应空位的填入图形。图3所示为根据图2的光掩膜框架获得的光掩膜版图。如图3所示,该光掩膜版图3具有框架图形30和填入图形。所述填入图形包括:客户芯片图形31、32、33、34,以及晶圆厂测试图形35。所述框架图形30包括框架上的标记301以及用于将前述填入图形隔离的隔离带302,其与前述框架图形20一致。
在将设计好的光掩膜版图提交生产之前,必须对其进行设计检测,以确保设计的掩膜图形完全正确无误。例如,美国公开专利第5,706,295号就揭示了一种光掩膜的检测方法,该方法虽然检测了光掩膜中的集成电路的掩膜数据是否设计正确,但却并未披露每一个掩膜上的各种图形的位置检测方法,如果掩膜设计图形的位置数据有错误,则将导致转移到晶片上的图形位置错误。因此在光掩膜提交生产之间,还需要对光掩膜图形位置是否正确进行检测。通常光掩膜图形位置错误包括以下二种情况,一种是光掩膜版图的填入图形和光掩膜版图的框架图形有交叠或者缝隙,第二种是光掩膜版图的填入图形之间有交叠。
传统的光掩膜图形位置检测方法是用人工的方法进行检测。首先,光掩膜数据处理人员将光掩膜图形在计算机内放大;然后,再对光掩膜上的每两个相邻图形的相邻边界进行放大,并且至少需要放大20000倍以上,才可以检查出光掩膜图形之间的0.005微米(最小解析度)的交叠或者缝隙。然而,由于光掩膜图形边界数量非常多,并且随着线宽的减小,图形密度的增加,光掩膜图形放大的速度会非常慢,故这种传统的人工检查的方法非常耗时,且缺陷未被检查出的风险也非常高。
为此我们急需一种自动化检测光掩膜图形位置的方法,以提高检测效率和检测准确率。
发明内容
为了解决现有技术中存在的人工检测方法的耗时以及缺陷未被检测出的风险高的缺点,本发明提供了一种快速、高效的光掩膜图形位置的检测方法,其目的是充分利用电脑以及现有的软硬件资源,通过电脑对数据、图形进行处理,以提高检测效率和检测准确率。
本发明提供了一种光掩膜图形位置的检测方法,包括:
1)汇总光掩膜版图中的各个填入图形面积,并作为参考总面积;
2)将光掩膜版图中各个填入图形位置与大小输入制图软件中形成填入图形模块版图;
3)将填入图形模块版图输入图形处理软件中计算填入图形模块区域面积,比较该参考总面积与所述填入图形模块区域面积是否一致;
4)如果比较结果为否,则修正光掩膜版图设计,并重新步骤1-3的检测;如果比较结果为是,则结束检测。
本发明提供了另一种光掩膜图形位置的检测方法,包括:
1)生成光掩膜反色框架;
2)将光掩膜版图中各个填入图形位置与大小输入制图软件中形成填入图形模块版图;
3)将光掩膜反色框与填入图形模块版图一起输入到图形处理软件中比较光掩膜反色框架与填入图形模块版图是否完全重叠;
4)如果比较结果为否,则修正光掩膜版图的设计,并重新步骤2-3的检测;如果比较结果为是,则结束检测。
本发明提供了又一种光掩膜图形位置的检测方法,包括:
1)生成光掩膜反色框架;
2)将光掩膜版图中各个填入图形位置与大小输入制图软件中形成填入图形模块版图;
3)将光掩膜反色框架与填入图形模块版图一起输入到图形处理软件中比较光掩膜反色框架与填入图形模块版图是否完全重叠;
4)如果比较结果为否,则修正光掩膜版图设计,并重新步骤1-3的检测;如果比较结果为是,则
5)汇总光掩膜版图的各填入图形面积,并作为参考总面积;
6)将填入图形模块版图输入图形处理软件中计算填入图形模块区域面积,比较该参考总面积与所述填入图形模块区域面积是否一致;
7)如果比较结果为否,则修正光掩膜版图设计,并重新步骤2、5、6;如果比较结果为是,则结束检测。
本发明充分利用电脑以及现有的软硬件资源,通过现有图形处理软件比较反色光掩膜框架与填入图形模块版图,以检测光掩膜版图上的框架图形和填入图形之间是否具有交叠或者缝隙;通过现有图形处理软件比较填入图形参考总面积与填入图形的实际总面积是否一致,以检测光掩膜版图的填入图形与填入图形之间是否存在交叠。本发明的光掩膜图形位置检测方法提高了检测效率与检测准确率,同时也极大地降低了检测成本,节省了半导体制造过程中的经济成本。
附图说明
图1所示为光掩膜设计流程;
图2所示为光掩膜框架;
图3所示为光掩膜版图;
图4所示为本发明的第一部分光掩膜图形位置检测流程图;
图5所示为本发明的光掩膜反色框架;
图6所示为本发明的光掩膜版图的填入图形模块版图。
图7所示为本发明的第二部分光掩膜图形位置检测流程图;
具体实施方式
为了更好的说明本发明,下面结合附图和实施例对本发明作进一步描述。
本发明充分利用电脑软硬件资源以及在电脑中生成的光掩膜版图、光掩膜框架,通过电脑对图形、数据进行处理,达到电脑自动化检测目的,以提高检测效率和检测准确率。本发明的光掩膜图形位置检测主要分以下两个部分进行:第一部分是检测光掩膜版图上的框架图形和填入图形之间是否具有交叠;第二部分是检测光掩膜版图的填入图形与填入图形之间是否存在交叠或者缝隙。
在第一部分光掩膜图形位置检测中,由于光掩膜版图的框架图形与光掩膜框架的框架图形一致,因此,本发明第一部分光掩膜图形位置检测充分利用了K2生成的光掩膜框架。但是,在图形处理软件中(例如CATS),直接比较光掩膜框架与光掩膜版图的填入图形十分困难,因此,在本发明中,在利用图形处理软件(例如K2)生成框架GDS文件时,在此文件内同时生成一层光掩膜框架的反色图形,此框架反色图形与光掩膜框架满色后互补;利用画图软件(例如Laker)生成仅表达掩膜版图的填入图形位置与大小的填入图形模块版图。并在CATS中,比较填入图形模块版图与光掩膜框架的反色图形是否完全重叠,如果完全重叠,则说明光掩膜版图的填入图形与框架图形之间不存在交叠或缝隙;反之,则说明具有交叠或缝隙,需要对光掩膜版图进行修正。
图4所示为本发明的第一部分光掩膜图形的位置检测流程图。如图4所示,本发明的第一部分光掩膜图形的位置检测包括以下几步:生成光掩膜反色框架(S401);从在图形处理软件CATS中生成的光掩膜版图中得到每一填入图形的大小及位置(S402);将步骤S402获得的每一填入图形的大小及位置数据输入,生成光掩膜的填入图形模块版图(S403);在图形软件中比较填入图形模块版图与所述光掩膜反色框架是否完全重叠(S404);如果比较结果为不完全重叠,则修正设计(S405),并重复步骤S402-S404;如果比较结果为完全重叠,则结束第一部分光掩膜图形的位置检测。
在步骤S401中,在生成光掩膜框架的软件K2中,将所述光掩膜框架反色,生成光掩膜反色框架,(在本实施例中为如图5所示的根据图2的光掩膜框架获得的反色图形)。如图5所示,光掩膜反色框架5包括空白区50与灰色区51、52、53、54、55。其中,图2的空位(以空白表示)被反色为图5的灰色区(以灰色表示);图2的框架图形20被反色为空白区50(以空白表示)。
在步骤S402中,光掩膜数据处理人员(可以是一个具体的人,也可以是实际操作的一组人)将从CATS生成的光掩膜版图文件中直接读出光掩膜版图中的每一个填入图形的大小及位置。
在步骤S403中,光掩膜数据处理人员将把从S402中获得的具体的每个填入图形的大小与位置读入到一种专用的制图软件中(在本实施例子中为Laker制图软件),该Laker将生成一种只含光掩膜的填入图形的模块版图(在本实施例中为如图6所示的根据图3的光掩膜版图获得的填入图形模块版图),该模块版图表达填入图形的位置与大小。如图6所示,填入图形模块版图6包括填入图形模块61、62、63、64、65,与空区60。
在步骤S404、405、406中,光掩膜数据处理人员将在图形处理软件CATS中输入光掩膜反色框架5与填入图形模块版图6,CATS将显示出反色光掩膜框架与填入图形模块版图是否完全重叠。
在步骤405中,如果步骤比较结果没有完全重叠,则说明光掩膜版图上的框架图形与填入图形位置不正确,存在交叠或者缝隙,那么,光掩膜数据处理人员将根据CATS显示的不重叠图形的具体位置,进行不重叠的原因分析,并根据分析结果修正光掩膜版图设计,并重新步骤402-S404的检测。
在步骤406中,如果步骤S403比较结果为完全重叠,则说明光掩膜版图上的框架图形与填入图形位置正确,不存在交叠或者缝隙,则结束该部分位置检测。
然而,在确保光掩膜版图的填入图形与框架位置正确后,还不能就此认定光掩膜版图设计正确,因为填入图形与填入图形之间的位置可能不正确,因此还需要对填入图形与填入图形之间是否存在交叠或者缝隙进行检测。
第二部分光掩膜图形的位置检测方法的基本原理是比较填入图形在光掩膜版图中所占的实际总面积与填入图形光掩膜版图中应该占有的参考总面积是否一致。如果实际占有总面积与参考总面积不一致,则说明填入图形与填入图形之间的位置不正确,可能存在交叠。但是实际的填入图形上具有较多电路图形,直接在图形处理软件中计算光掩膜版图的填入图形实际总面积相当困难,因此,在本发明中,利用了填入图形的模块版图的模块区域面积代替实际的填入图形总面积与参考总面积相比较。显然,如果结果一致,则说明填入图形位置正确;如果结果不一致,则说明填入图形位置错误。
图7所示为本发明第二部分光掩膜图形的位置检测流程图。如图7所示,本发明的第二部分光掩膜图形的位置检测包括以下几步:从光掩膜版图中得到每一个填入图形的面积,并汇总各填入图形面积,作为参考总面积(S701);根据光掩膜的填入图形模块版图计算模块区域面积(S702);比较填入图形的参考总面积与模块区域面积是否一致(S703);如果比较结果为否,则修正光掩膜版图设计,重新生成光掩膜填入图形模块版图(S704),并重复步骤S701-S703;如果比较结果是,则结束第二部分光掩膜图形的位置检测。
在步骤S701中,与第一部分位置检测的步骤S401类似,光掩膜数据处理人员将从CATS生成的光掩膜版图文件中直接读出光掩膜版图3中的填入图形31、32、33、34、35的面积大小,并将前述各填入图形31、32、33、34、35的面积相加得到填入图形的总面积,该填入图形的总面积用于作为一参考总面积与实际的填入图形总面积相比较。
在步骤S702中,光掩膜数据处理人员将根据在第一部分位置检测的步骤S403中获得的光掩膜的填入图形模块版图6(或者根据第一部分位置检测的S402、S403的原理生成的光掩膜的填入图形模块版图6),计算模块61、62、63、64、65在填入图形模块版图6中所占的实际面积。实际中,光掩膜数据处理人员将填入图形模块版图6输入到图形处理软件中(在本实施例子中为CATS),CATS将计算出所述填入图形模块区域实际面积。
在步骤S703中,比较填入图形的总面积与模块区域面积是否一致。如果不一致,则说明填入图形与填入图形之间存在交叠,掩膜数据处理人员将对其进行原因分析,并根据分析结果进行修正。
在步骤S504中,光掩膜数据处理人员将对填入图形与填入图形之间存在缝隙或者交叠的原因进行具体分析,并根据分析结果进行修正,然后重复步骤S701-S703。存在缝隙或者交叠的原因有多种情况:设计人员的设计错误;数据处理人员的误操作等。其中数据处理人员可能发生在任何步骤中。
如果在步骤S703中显示结果为完全一致,则说明填入图形与填入图形之间不存在交叠,则结束第二部分光掩膜图形的位置检测。
本发明充分利用电脑以及现有的软硬件资源,通过现有图形处理软件比较反色光掩膜框架与填入图形模块版图,以检测光掩膜版图上的框架图形和填入图形之间是否具有交叠或者缝隙;通过现有图形处理软件比较填入图形参考总面积与填入图形的实际总面积是否一致,以检测光掩膜版图的填入图形与填入图形之间是否存在交叠。本发明的光掩膜图形位置检测方法提高了检测效率与检测准确率,同时也极大地降低了检测成本,节省了半导体制造过程中的经济成本。
本发明不限于上述的实施方式。本发明的第一部分位置检测中,所述步骤S401可以置于步骤S403之后;本发明的第二部分位置检测中所述步骤S701与步骤S702的顺序也可以互换。本发明的第一部分与第二部分位置检测也可以是任意顺序,也就是说可以是先检测第二部分光掩膜图形的位置,然后检测第一部分光掩膜图形的位置。此外,本发明也可以利用编写程序的方式完成各种数据的输入与比较,以进一步提高检测效率。另外,本发明的第一部分位置检测方法与第二部分位置检测方法也可以被独立使用。只要未脱离本发明的精神,由熟悉本领域知识的一般技艺人士人员所做出的各种变化或改型都属于本发明的保护范围。

Claims (16)

1、一种光掩膜图形位置的检测方法,包括:
1)汇总光掩膜版图中的各个填入图形面积,并作为参考总面积;
2)将光掩膜版图中各个填入图形位置与大小输入制图软件中形成填入图形模块版图;
3)将填入图形模块版图输入图形处理软件中计算填入图形模块区域面积,比较该参考总面积与所述填入图形模块区域面积是否一致;
4)如果比较结果为否,则修正光掩膜版图设计,并重新步骤1)-3);如果比较结果为是,则结束检测。
2、如权利要求1所述的检测方法,其特征在于:所述步骤1)中的各个填入图形面积,用图形处理软件从光掩膜版图的文件中读取。
3、如权利要求2所述的检测方法,其特征在于:所述步骤2)中的制图软件为Laker。
4、如权利要求3所述的检测方法,其特征在于:所述步骤3)中的图形处理软件为CATS。
5、如权利要求4所述的检测方法,其特征在于:所述步骤2)中的各填入图形位置与大小从生成光掩膜版图的文件中读取。
6、如权利要求2所述的检测方法,其特征在于:所述图形处理软件是CATS。
7、一种光掩膜图形位置的检测方法,包括:
1)生成光掩膜反色框架;
2)将光掩膜版图中各个填入图形位置与大小输入制图软件中形成填入图形模块版图;
3)将光掩膜反色框架与填入图形模块版图一起输入到图形处理软件中比较光掩膜反色框架与填入图形模块版图是否完全重叠;
4)如果比较结果为否,则修正光掩膜版图的设计,并重新步骤2)-3)的检测;如果比较结果为是,则结束检测。
8、如权利要求7所述的检测方法,其特征在于:所述步骤1)利用图形处理软件,将光掩膜框架反色得到所述光掩膜反色框架。
9、如权利要求8所述的检测方法,其特征在于:所述步骤2)、3)在步骤1)之前。
10、如权利要求9所述的检测方法,其特征在于:所述步骤3)中的图形处理软件为CATS。
11、如权利要求10所述的检测方法,其特征在于:所述步骤2)中的各填入图形位置与大小,用图形处理软件从光掩膜版图的文件中读取。
12、如权利要求7所述的光掩膜图形位置的检测方法,其特征在于:在步骤4)中,如果比较结果为是,则
5)汇总光掩膜版图的各填入图形面积,并作为参考总面积;
6)将填入图形模块版图输入图形处理软件中计算填入图形模块区域面积,比较该参考总面积与所述填入图形模块区域面积是否一致;
7)如果比较结果为否,则修正光掩膜版图设计,并重新步骤2)、5)、6);如果比较结果为是,则结束检测。
13、如权利要求12所述的检测方法,其特征在于:所述步骤2)中的各个填入图形大小与位置,用图形处理软件CATS从光掩膜版图的文件中读取。
14、如权利要求13所述的检测方法,其特征在于:所述步骤2)中的制图软件为Laker。
15、如权利要求14所述的检测方法,其特征在于:所述步骤3)中的图形处理软件为CATS。
16、如权利要求15所述的检测方法,其特征在于:所述步骤5)中的各填入图形的面积,用图形处理软件CATS从光掩膜版图的文件中读取。
CNB2006100249594A 2006-03-22 2006-03-22 一种光掩膜图形位置的检测方法 Expired - Fee Related CN100498545C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100249594A CN100498545C (zh) 2006-03-22 2006-03-22 一种光掩膜图形位置的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100249594A CN100498545C (zh) 2006-03-22 2006-03-22 一种光掩膜图形位置的检测方法

Publications (2)

Publication Number Publication Date
CN101042537A CN101042537A (zh) 2007-09-26
CN100498545C true CN100498545C (zh) 2009-06-10

Family

ID=38808130

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100249594A Expired - Fee Related CN100498545C (zh) 2006-03-22 2006-03-22 一种光掩膜图形位置的检测方法

Country Status (1)

Country Link
CN (1) CN100498545C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193304B (zh) * 2010-03-12 2012-12-05 中芯国际集成电路制造(上海)有限公司 光掩模版和使用所述光掩模版的测试方法
CN113867043B (zh) * 2020-06-30 2023-01-10 京东方科技集团股份有限公司 发光基板及其制备方法、显示装置
CN112559181B (zh) * 2020-12-16 2024-05-03 全芯智造技术有限公司 用于电路版图的热点检测方法、设备和存储介质

Also Published As

Publication number Publication date
CN101042537A (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
US11948223B2 (en) Redundancy method and apparatus for shader column repair
CN112017104B (zh) 用于执行基于图块的渲染的方法和图形处理系统
US8856706B2 (en) System and method for metastability verification of circuits of an integrated circuit
US9047532B2 (en) System, method and computer program product for evaluating an actual structural element of an electrical circuit
CN100442293C (zh) 合并硬件设计语言的原始档案与查验资料档案的方法
US20120167021A1 (en) Cell Layout for Multiple Patterning Technology
CN102142355B (zh) 物体制造缺陷的应用方法
CN104022050A (zh) 一种晶圆批次中重复位置缺陷的检测方法
US20120306535A1 (en) Structures and methods for design automation of radiation hardened triple mode redundant digital circuits
CN100498545C (zh) 一种光掩膜图形位置的检测方法
IL259823A (en) Hotspot control and processing window
US9529948B2 (en) Minimizing crossover paths for functional verification of a circuit description
US20150363517A1 (en) Techniques for generating physical layouts of in silico multi mode integrated circuits
CN103310037B (zh) 一种建立版图设计规则检测文件验证图形库的方法
US20080288902A1 (en) Circuit design verification method and apparatus and computer readable medium
JP4733065B2 (ja) 描画データ検査方法および描画データ検査装置
US8972229B2 (en) Fast 3D mask model based on implicit countors
US6845440B2 (en) System for preventing memory usage conflicts when generating and merging computer architecture test cases
KR101465771B1 (ko) 셰이더 열 리페어를 위한 리던던시 방법 및 장치
US8291353B2 (en) Non-linear rasterized contour filters
Le et al. Scalable fault localization for SystemC TLM designs
CN113838146A (zh) 验证摄像头模组标定精度、摄像头模组测试方法及装置
CN105892223A (zh) 一种优化opc验证的方法
US10902620B1 (en) Registration between an image of an object and a description
US6581192B1 (en) Method and system for providing a heuristic approach for testing cell libraries

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111108

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20190322

CF01 Termination of patent right due to non-payment of annual fee