CN1004963B - 视频信号延迟电路 - Google Patents

Abstract

一种视频信号延迟电路包括：被串行地提供了输入全电视信号的输入水平传送寄存器、输入垂直传送门、若干列垂直传送寄存器、输出垂直传送门、输出水平传送寄存器、水平传送时钟脉冲发生电路、垂直传送时钟脉冲发生电路和垂直传送门脉冲发生电路。垂直传送时钟脉冲发生电路以输入全电视信号的每一行周期一次的速率，产生垂直传送时钟脉冲；并在特定的时间间隔内，附加产生一个或者一个以上和垂直传送时钟脉冲，或者说，水平传送时钟脉冲发生电路产生具有被选定相位的一个水平传送时钟脉冲，或者被选定数目的水平传送时钟脉冲。

Description

视频信号延迟电路

本发明一般涉及视频信号延迟电路，特别是指至少包括一个半导体延迟电路器件的视频信号延迟电路，在该半导体延迟器件中，把一个输入水平传送寄存器、若干列垂直传送寄存器、以及一个输出水平传送寄存器按矩阵的形式排列起来。视频信号延迟电路把输入的全电视信号延迟一段所期望的时间。

传统上，在视频信号重现设备比如磁带录像机（VTR）中，采用一延迟电路来提供一行周期（1H）或者一场的延迟，该延迟电路装在降噪电路中，利用所谓行相关性来降低重现全电视信号中的噪声。延迟电路也常用于完成失落补偿。换言之，延迟电路在传统上用于各种目的。

在传统的视频信号延迟电路中，把加到输入端的输入全电视信号按在预定的延迟时间，在半导体延迟电路部件中进行延迟，经过低通滤波器，然后从输出端输出，该低通滤波器把水平传送脉冲的频率分量消除。半导体延迟电路器件包括一个输入水平传送寄存器，一个输入垂直传送门，若干个垂直传送寄存器，一个输出垂直传送门以及一个输出水平传送寄存器。例如，正像以前在美国专利申请S.N.463，934（该专利的受让人也正是本专利申请的受让人）中提出的那样，输入水平传送寄存器，垂直传送寄存器以及输出水平传输寄存器是用电荷耦合器件（CCD）单元，按（n+1）行、m列矩阵构成的。其中m和n是自然数。矩阵第一行中的m个单元组成输入水平传送寄存器，矩阵从第二行到第n行这的（n-1）×m个单元组成m列垂直传送寄存器，矩阵的第n+1行的m个单元组成输出水平传送寄存器。

把水平传送脉冲送到输入和输出水平传送寄存器，该脉冲是从输入的全电视信号中的水平同步信号里产生的。利用水平传送脉冲对输入全电视信号进行取样所得到的数据，每当水平传送脉冲到来的时候，就在输入水平传送寄存器内横向地逐位传送。m个取样数据由输入水平传送寄存器经过输入垂直传送门，并行地传送到各个垂直传送寄存器。这m个取样数据，响应于垂直传送脉冲，以每行周期产生一次的速率，在各自的垂直传送寄存器内纵向地逐位传送;该垂直传送脉冲是从输入的全电视信号中的垂直同步信号里产生的。因此，寄存在输入水平传送寄存器内的m个取样数据，经过在垂直传送寄存器内的n次纵向传送后，被送到输出水平传送寄存器。此后，寄存在输出水平传送寄存器内的m个取样数据，响应于水平传送脉冲而进行水平传送，以便把这m个取样数据串行地送到低通滤波器。因此，从低通滤波器得到延迟了n个行周期（nH）的全电视信号，并由输出端输出。

然而，传统的视频信号延迟电路具有由垂直传送寄存器的行数（或称级数，在前述例子中为n-1级）所确定的固定延迟时间，并且这个延迟时间不能改变。因此，使全电视信号的延迟时间为一场减去一行周期（或为：一场加上一行周期）的延迟电路，不能被通用在525行扫描或625行扫描的全电视视频信号中。

此外，在利用视频信号中的场相关性来进行信号处理的情况下，尽管对使用525行的扫描制其扫描行数为262.5，对使用625行的扫描制其扫描行数为312.5，小数0.5是由于电视视频信号采用隔行扫描造成的，但是因为垂直传送寄存器的行数是自然数，所以传统的延迟电路只能够提供相当于行周期（1H）的自然数倍数的延迟时间。因此，在图像的上方或下方，场相关性发生了偏差，并且精确的场相关性并不存在。

而且，传统的延迟电路在执行垂直传送期间，不能执行水平传送。因此，出现这样一个问题：在执行垂直传送时间间隔内的信号，在延迟电路所产生的经过延迟的全电视信号不复存在。

另一方面，在有些情况下把传统的延迟电路用于在递归型降噪电路中作一场延迟电路之用，此递归型降噪电路是利用场相关性来降噪的。为使降噪电路的信杂比得到理想的改善，重要的是一场延迟的延迟时间必须精确地等于一场加0.5H（或者一场减0.5H），并且在递归环路中其他元件的延迟时间必须等于零。但是，在传统的延迟电路中，低通滤波器把输出水平传送寄存器的输出信号延迟了。并且，为了限制输入全电视信号的带宽，以使在半导体延迟电路器件中不产生混迭噪声，在半导体延迟电路器件的输入级还备有另一个低通滤波器。因此，这后一个滤波器又造成了一个延迟。由此可见，即使在传统的延迟电路中半导体延迟电路器件能够精确地得到一场加0.5H（或者一场减0.5H）的延迟时间，但是装在半导体延迟电路器件输入级和输出级的低通滤波器不可避免地要造成少量的延迟。因此，出现这样一个问题：降噪电路不能在最佳状态下工作。

水平传送脉冲的频率分量中具有比输入全电视信号传送频带上限频率的2倍稍高一些的频率。由于这个原因，用于消除连接在输出水平传送寄存器输出级的水平传送脉冲频率分量的低通滤波器，必须具有窄频带和很陡的截止频率特性，以便充分地阻止该频率分量的传输。因此，出现这样一个问题：低通滤波器的电路结构复杂，价格很贵。

为此，本发明的总目的是提供一个消除了上述问题的新颖实用的视频信号延迟电路。

本发明的另一个更加具体的目的是提供一种视频信号延迟电路，它的垂直传送寄存器的级数选择为这样一个数，使得当垂直传送时钟脉冲以每行周期产生一次的速率，从垂直传送时钟脉冲发生电路供出时，则从水平传送输出寄存器中可得到经过M个行周期延迟的全电视信号，其中M为自然数。当得到N_a个行周期的延迟时间时（其中，N_a为一小于M的自然数），垂直传送时钟脉冲发生电路以输入全电视信号的每行周期内产生一次的速率，产生垂直传送时钟脉冲，并且还在输入全电视信号的N_a个行周期内在特定位置上产生总数为（M-N_a）次的垂直传送时钟脉冲。当得到N_b个行周期的延迟时间时（其中，N_b为小于M、大于M/2的自然数），垂直传送时钟脉冲发生电路在输入全电视信号的N_b个行周期内特定的（2N_b-M）个行周期期间，按输入全电视信号的每行周期内产生一次的速率，产生垂直传送时钟脉冲，并且在其余的（M-N_b）个行周期期间，按输入全电视信号的每行周期内产生两次的速率，产生垂直传送时钟脉冲。

根据本发明的视频信号延迟电路，在不变更半导体延迟电路器件结构的情况下，有可能有选择地得到2个或者更多的延迟时间。并且不论被延迟的输入全电视信号是使用525行扫描还是使用625行扫描的全电视信号，都能用同一个电路来得到所期望的延迟时间。此外，例如还能够交替地为每一场提供一场加0.5H和一场减0.5H的延迟。因此作为举例，在利用场相关性来降噪的递归型降噪电路中，当视频信号延迟电路用作一场延迟电路时，就能够消除当使用传统的递归降噪电路时在重现图像中产生的拖尾。另外，根据本发明的视频信号延迟电路，在垂直传送的时间间隔内，有选择地产生输入全电视信号或者固定电压（例如，在垂直传送的时间间隔内的消隐电平或者同步峰电平），因此，在垂直传送的时间间隔内并没有丢失信号的现象。在重现图像中不产生不规则性，因为延迟时间的切换（改变）是在垂直消隐期间内执行的。而且，能够补偿切换延迟时间所造成的信息丢失。

本发明还有一个目的是提供一种视频信号延迟电路，它的垂直传送寄存器的级数选为这样一个数，使得当垂直传送时钟脉冲以每行周期内产生一次的速率从垂直传送时钟脉冲发生电路中供出时，从输出水平传送寄存器得到经过M个行周期延迟的全电视信号（其中，M为自然数）。在输出水平传送脉冲相对于水平传送输入脉冲的第一个相位与输出垂直传送门脉冲相对于输入垂直传送门脉冲的第二个相位之间，至少第一个相位要超前或滞后一个时间间隔t，其中，t小于一行周期，但大于零;或者水平传送时钟脉冲发生电路在全电视信号的一行周期期间（除掉用于产生输入和输出垂直传送时钟脉冲的时间间隔）内，产生预定数目的输入和输出水平传送时钟脉冲，该预定数目要大于输入和输出水平传送寄存器中的列数m，其中，m为自然数。

根据本发明的视频信号延迟电路，能够得到等于时间间隔t的延迟时间，t小于（或者大于）M个行周期。因此，当本发明的视频信号延迟电路用于一个以场相关性来降噪的递归降噪电路中时，能够如此地设计降噪电路，使得通过计及降噪电路内的滤波器延迟时间，而能得到所期望的延时时间，而且能够既补偿垂直传送期间的信号丢失，又补偿水平传送时所引入的信号丢失，此水平传送是借助于在一个水平扫描周期供出一系列（其数量大于水平传输寄存器的列数）水平传输钟脉冲而执行的。

本发明的进一步目的是提供一种视频信号延迟电路，其水平传送时钟脉冲发生电路是由振荡器装置和电路装置构成的，该振荡器装置用来产生一个频率与水平传送时钟脉冲频率有关的信号，该振荡器装置被输入全电视信号中的水平同步信号强制复位;而该电路装置用来产生作为水平传送时钟脉冲的信号，该信号根据振荡器装置的输出信号来产生，其频率等于水平传送时钟脉冲的重复频率，其相位则相对输入全电视信号中的每一行周期而倒相。

根据本发明的视频信号延迟电路，在已延迟的全电视信号中，丢失水平传送时钟脉冲的现象在重现图像中是难以觉察的，因为水平传送时钟脉冲的分量对于行频有着频率交错关系。由于这个原因，用于消除水平传送时钟脉冲频率分量的低通滤波器的频带，与传统的电路相比可以在一定程度上展宽。因此，低通滤波器无需具有像传统电路那样陡的截止频率特性，并且具有简单结构而便宜的低通滤波器可以用于本发明的视频信号延迟电路。

本发明的其他目的和进一步的特征，当参考附图来阅读下面的详细描述时，可以从中清楚地看出。

图1是表示传统视频信号延迟电路举例的系统方框图;

图2（A）至2（H），图3（A）至3（D）以及图4（A）至4（C）分别表示用于说明图1所示系统工作情况的信号波形;

图5是表示利用场相关性来降噪的递归降噪电路举例的系统方框图;

图6是表示根据本发明的视频信号延迟电路的第一个和第二个实施例的系统方框图;

图7是表示图6所示第一个实施例基本部件的系统电路图。

图8（A）至8（L）表示用于说明图6所示第一个实施例工作情况的信号波形;

图9是表示图6所示第二个实施例基本部件的系统电路图;

图10（A）至10（H）以及图11（A）至11（D）分别表示用于说明图6所示第二个实施例工作情况的信号波形;

图12是表示根据本发明的视频信号延迟电路第三个实施例的系统方框图;

图13是表示图12所示第三个实施例基本部件的系统电路图;

图14（A）至14（H）表示用于说明图12所示第三个实施例工作情况的信号波形;

图15是表示根据本发明的视频信号延迟电路第四个实施例的系统方框图;

图16是表示根据本发明的视频信号延迟电路第五个实施例的系统方框图;

图17（A）至17（J）表示用于说明图16所示第五个实施例工作情况的信号波形;

图18是表示根据本发明的视频信号延迟电路第六个实施例的系统方框图;

图19（A）至19（J）表示用于说明图18所示第六个实施例工作情况的信号波形;

图20是表示在根据本发明的视频信号延迟电路内，水平传送时钟脉冲发生电路第一个实施例的系统电路图。

图21（A）至20（D）表示用于说明图20所示电路系统工作情况的信号波形;以及

图22是表示在根据本发明的视频信号延迟电路内，水平传送时钟脉冲发生电路第二个实施例的系统电路图。

参见图1，首先，给出关于传统视频信号延迟电路举例的描述。在图1中，把图2（A）所示的输入全电视信号加到输入端11上。把输入全电视信号送到半导体延迟电路器件12内的输入水平传送寄存器13，和水平同步信号分离电路18上。半导体延迟电路器件12包括输入水平传送寄存器13，输入垂直传送门14，m列垂直传送寄存器15₁-15m（其中，m为自然数），输出垂直传送门16以及输出水平传送寄存器17。

例如，寄存器13、15₁至15m以及17是由若干个电荷耦合器件（CCD）单元所构成的。并且由于以后在说明书中将要描述的原因，在水平传送寄存器13和17中，455个单元按水平方向排列开来。因此，垂直传送寄存器15₁至15m的列数m等于455。例如，垂直传送寄存器15₁至15m各有261级（即：261个单元垂直排列），通过在每行周期（1H）中执行一次垂直传送，可以得到262个行周期（262H）的延迟时间。

另一方面，把由水平同步信号分离电路18得到的水平同步信号送到水平传送时钟脉冲发生电路19，垂直传送门脉冲发生电路20和垂直传送时钟脉冲发生电路21。水平传送时钟脉冲发生电路19产生图2（B）所示的水平传送时钟脉冲φH，和与水平时钟脉冲φH相位相反的脉冲φH（未示出），并将脉冲φ_H和φ_H送到输入和输出水平传送寄存器13和17。垂直传送门脉冲发生电路20产生图2（C）所示的门脉冲φ_G，门脉冲φ_G仅在输入全电视信号消隐后肩范围内，在预定的时间间隔中（在此时间间隔内不产生水平传送脉冲φ_H和φ_H）呈现高电平，并将门脉冲φ_G送到输入和输出垂直传送门14和16。

垂直传送时钟脉冲发生电路21在行周期内每行（1H）一次地供出具有4种不同相位的垂直传送时钟脉冲φ_V1、φ_V2、φ_V3、和φ_V4，如图2（D）、2（E）、2（F）和2（G）所示。此垂直传送时钟脉冲φ_V1、φ_V2、φ_V3和φ_V4被送到垂直传送寄存器15₁至15m。

输入全电视信号响应于水平传送时钟脉冲φ_H和φ_H而在水平传送寄存器13内横向地传送，并寄存在水平传送寄存器13内。因此，存储在水平传送寄存器13内的信息，实质上是利用水平传送脉冲φ_H和φ_H对输入全电视信号进行取样而得到的信号。当假定输入全电视信号的频带是在零至2.5兆赫范围内时，根据取样定理，取样频率（即：水平传送频率）必须高于5兆赫。在本例中，水平传送频率定为7.16兆赫，为行频f_H的455倍。垂直传送是在一行周期（约为63.5微秒）内的1微秒数量级的时间间隔内执行的，并且在执行垂直传送的垂直传送期间内，不能执行水平传送。因此，半导体延迟电路器件12设计为在垂直传送门14和16打开的1.4微秒的时间间隔内，不执行水平传送。

如图3（D）所示，把垂直传送门脉冲φ_G定位于图3（A）所示输入全电视信号的水平消隐期间内;并且在包括产生垂直传送门脉冲φ_G的时间在内的1.4微秒时间间隔内，水平传送时钟脉冲φ_H和φ_H呈现恒定电平（如图3（B）和3（C）所示）;因此，在1.4微秒的时间间隔内不执行水平传送。这个1.4微秒的时间间隔对应于水平传送时钟脉冲φ_H和φ_H的10个周期（10个脉冲）。因此，在一行周期（1H）内，产生445（＝455-10）个水平传送时钟脉冲φ_H和φ_H。水平传送寄存器13和17的级数（单元数）必须选得当产生445个水平传送时钟脉冲时，能够把输入全电视信号存储得下。因此，把水平传送寄存器13和17的级数选为455。

利用445个周期为1/（445f_H）的水平传送时钟脉冲φ_H和φ_H在输入水平传送寄存器13内，使输入全电视信号横向地传送。此后，输入垂直传送门14被具有1微秒宽度的垂直传送门脉冲φ_G打开，从而，寄存在输入水平传送寄存器13内的445个取样信息被并行地送到垂直传送寄存器15₁至15m的445列中的各个列，（在此，m＝445）。每当四个垂直传送时钟脉冲φ_V1至φ_V4送到垂直传送寄存器15₁至15m时，垂直传送寄存器15₁至15m就把进来的取样信息传送到下一级（下一行）去。在垂直传送寄存器15₁至15m内进行了262次垂直传送后，这445个取样信息就通过输出垂直传送门16并行地送到输出水平传送寄存器17。输出水平传送寄存器17根据水平传送时钟脉冲φ_H和φ_H，在行周期内把并行的取样信息串行地产生出来。输出水平传送寄存器17的串行输出，通过低通滤波器22后，从输出端23而被得到。低通滤波器22用于消除水平传送时钟脉冲φ_H和φ_H的频率分量。

因此，输入全电视信号被延迟了262个行周期，并且从输出端23被取出。

在输入全电视信号采用525行扫描，并被延迟一场减0.5H的情况下，m的值选为262。当假定输入全电视信号在垂直消隐期间（V.BLK）的前后具有图4（A）所示的波形，并且垂直传送时钟脉冲φ_V1具有图4（B）所示的波形时，则被延迟了262个行周期，并具有图4（C）所示波形的全电视信号可从输出端23得到。

前面所描述的传统视频信号延迟电路，可以在利用场相关性来降噪的递归降噪电路（示于图5）中，用作一场延迟电路24。在图5中，把加到输入端25的重现全电视信号送到减法电路26和27。在减法电路27中，重现的全电视信号减去在一场延迟电路24中延迟了262个行周期的降噪电路的输出全电视信号。由减法电路27得到的、且不具有场相关性的噪声之类的成分，通过限幅器28，被送到系数乘法电路29，在29中进行所期望的加权。把系数乘法电路29的输出信号送到减法电路26。

因此，由减法电路26得到重现的全电视信号，其不具有场相关性的噪声已被大大压缩了，信杂比得以改善。由输出端30得到减法电路26的输出信号，并且把它送到一场延迟电路24。

为了从上述降噪电路中得到所期望的信杂比改善，一场延迟电路24的延迟时间必须精确地等于262H。因此，在递归环路中其他元件的延迟时间必须等由零。然而，图1所示的传统视频信号延迟电路备有低通滤波器22，以及用于消除混迭噪声而联接在半导体延迟电路器件12输入级的一个低通滤波器。因此，在这些低通滤波器中不可避免地引入了延迟，降噪电路不能在最佳状态下工作。

传统的视频信号延迟电路仅仅能够提供固定的延迟时间，这个时间由垂直传送寄存器15₁至15m的行（级）数来决定，并且延迟时间是不能改变的。因此使用525行扫描的全电视信号和使用625行扫描的全电视信号，不能共用把全电视信号延迟一场减1H（或一场加1H）的延迟电路。

此外，在利用视频信号中的场相关性来执行信号处理的情况下，尽管对使用525行扫描制其扫描行数为262.5，对使用625行扫描制其扫描行数为312.5，小数0.5是由于电视视频信号采用隔行扫描造成的，但是因为垂直传送寄存器15₁至15m的行数是一个自然数，所以传统的视频信号延迟电路只能够提供等于行周期（1H）的自然数倍数的延迟时间。因此，在图像的上方或者下方场相关性发生了偏差，精确的场相关性并不存在。

而且，传统的视频信号延迟电路在执行垂直传送期间，不能执行水平传送。因此，出现这样一个问题：在相应于垂直传送期间的时间间隔内的信号，在由延迟电路所产生的已延迟的全电视信号中不复存在，如图2（H）中的f₁、f₂和f₃所指出的那样。

并且，用于从输出水平传送寄存器17的输出已延迟全电视信号中消除水平传送脉冲频率分量的低通滤波器22，必须具有窄频带和很陡的截止频率特性，以便充分地阻止该频率分量的传输。因此出现这样一个问题：低通滤波器22的电路结构复杂，并且价格很贵。

下面将要描述根据本发明的视频信号延迟电路的各个实施例，在这些实施例中，消除了前述传统视频信号延迟电路中的问题。

图6表示根据本发明的视频信号延迟电路第一个和第二个实施例。在图6中，把那些与图1中相同的对应部件用相同的参考号标出，关于这些部件的描述也将省略。在图6中，把加到输入端11的输入全电视信号送到在半导体延迟器件12内的输入水平传送寄存器13和同步信号分离电路31。同步信号分离电路31从输入全电视信号中，把水平和垂直同步信号分离出来。把来自同步信号分离电路31的已分离的水平同步信号送到水平传送时钟脉冲发生电路19、垂直传送门脉冲发生电路32以及垂直传送时钟脉冲发生电路33。另一方面，把来自同步信号分离电路31的已分离的垂直同步信号送到垂直传送门脉冲发生电路32以及垂直传送时钟脉冲发生电路33。在第一个实施例中，垂直传送时钟脉冲发生电路33具有图7所示垂直传送时钟脉冲发生电路33-1的结构。在第二个实施例中，垂直传送时钟脉冲发生电路33具有图9所示垂直传送时钟脉冲发生电路33-2的结构。在下面的描述中，垂直传送门脉冲φ_G在产生时还与产生垂直传送时钟脉冲φ_V1至φ_V4时所利用的定时信号同相。

首先，描述关于第一个实施例。图7所示垂直传送时钟脉冲产生电路33-1包括用于接受垂直同步信号的输入端40，用于接受水平同步信号的输入端41，用于接受磁鼓脉冲（drum pulse）的输入端42以及用于接受电视制式鉴别信号的输入端43。把加到输入端40的垂直同步信号送到定时发生电路44。另一方面，把加到输入端41的水平同步信号送到定时发生电路44以及脉冲发生电路45、46和47。当假定输入全电视信号在垂直消隐期间内具有图8（A）所示的波形时，则加到输入端41的水平同步信号具有图8（B）所示的波形，加到输入端40的垂直同步信号具有图8（C）所示的波形。

例如，定时发生电路44根据送到这里的水平和垂直同步信号，产生图8（D）所示的脉冲a。脉冲a在紧跟垂直同步脉冲的均衡脉冲之后的5H时间间隔内呈现高电平。把脉冲a送到与电路48。定时发生电路44还产生图8（E）所示的脉冲b，例如只在1H的时间间隔（它从脉冲a在下降了这样一个时间间隔-它不超过水平同步脉冲宽度的范围-以后的位置开始算起）内此脉冲b才呈现高电平。把脉冲b送到与电路49。脉冲发生电路45产生图8（F）所示的脉冲C，它与加到这里的水平同步信号同相，且宽度很窄，把脉冲C送到或电路50。脉冲发生电路46产生图8（G）所示的脉冲d，把它相对于脉冲C延迟一个极短的预定时间，它的脉冲宽度很窄，此脉冲d送到与电路49。脉冲c和d在每个1H时间间隔内产生一次。脉冲发生电路47产生图8（H）所示的脉冲e，它具有极窄的宽度，紧接于脉冲c之后。在使脉冲c产生一次的1H时间间隔内，按时序产生出10个这样的脉冲e。把脉冲e送到与电路48。

与电路48执行脉冲a、e和来自输入端43的电视制式鉴别信号的逻辑乘，并把输出信号送到或电路50。电视制式鉴别信号为指明输入全电视信号是使用525行扫描制还是使用625行扫描制的二进制信号。当输入全电视信号是使用525行扫描制时，电视制式鉴别信号呈现高电平;当输入全电视信号是使用625行扫描制时，电视制式鉴别信号呈现低电平。另一方面，与电路49执行脉冲b、d和来自输入端42的磁鼓脉冲的逻辑乘，并把输出信号送到或电路50。在本实施例中，视频信号延迟电路用于磁带录像机（VTR）。如所周知，磁鼓脉冲与旋转磁头的旋转同相，并且是具有两场周期的对称方波。

或电路得到与电路48和49的输出信号以及脉冲c的逻辑和，并把输出信号送到输出端52作为垂直传送时钟脉冲φ_V1。或电路50的输出信号通过反相器53后送到输出端54，作为垂直传送时钟脉冲φ_V3。而且，把或电路50的输出信号在延迟电路51中延迟预定的延迟时间，该预定的延迟时间是当或电路50的输出信号为高电平期间，而处在垂直传送门脉冲φ_G不存在的范围内。把延迟电路51的输出信号送到输出端55，作为垂直传送时钟脉冲φ_V2。延迟电路51的输出信号也通过反相器56后送到输出端57，作为垂直传送时钟脉冲φ_V4。因此，垂直传送时钟脉冲φ_V1、φ_V2、φ_V3和φ_V4对于垂直传送门脉冲φ_G以及其他类似的相位关系，与前述传统的视频信号延迟电路中所得到的示于图2（D）、2（E）、2（F）和2（G）的垂直传送时钟脉冲φ_V1、φ_V2、φ_V3和φ_V4相同。

把垂直传送时钟脉冲φ_V1至φ_V4送到图6所示的垂直传送寄存器15₁至15m。例如，垂直传送寄存器15₁至15m每个均有312级（行）。因此，当每1H时间间隔执行一次垂直传送时，由输出水平传送寄存器17产生延迟了313H的全电视信号，此信号通过低通滤波器22，从输出端34而输出。

当假定输入全电视信号使用625行扫描制时，与电路48的输出信号恒呈现低电平。因此，在来自输入端42的磁鼓脉冲呈现高电平的一场时间间隔，在脉冲b呈现高电平的1H时间间隔内，来自各个输出端52、54、55和57的垂直传送时钟脉冲φ_V1、φ_V2、φ_V3和φ_V4得到两次;而在其他的1H时间间隔内，只能得到一次，这可以从对应于垂直传送时钟脉冲φ_V1的图8（K）中看出。另一方面，在来自输入端42的磁鼓脉冲呈现低电平的一场时间间隔内，将产生如图8（L）所示的脉冲C以作为垂直传送时钟脉冲φ_V1至φ_V4，并且在每个1H时间间隔内，垂直传送时钟脉冲φ_V1至φ_V4只能得到一次。因此，当磁鼓脉冲呈现高电平时，延迟时间等于312H;而当磁鼓脉冲呈现低电平时，延迟时间为313H，并且对每一场的时间间隔，延迟时间在313H和312H之间交替地切换变化。

另一方面，在输入全电视信号使用525行扫描制的情况下，把高电平的电视制式鉴别信号加到输入端43。因此，在垂直消隐期间中，脉冲a呈现高电平的5H时间间隔内的每1H时间间隔内，从与电路48得到10个脉冲e。因此，在磁鼓脉冲为高电平期间，在此情况下，在半导体延迟电路器件12中得到的延迟时间为262H（＝313H-51H），这是因为来自输出端52的垂直传送时钟脉冲φ_V1，在脉冲a呈现高电平的5H时间间隔的每1H时间间隔内得到十一次;在脉冲b呈现高电平的1H时间间隔内得到两次;而在其余的每1H时间间隔内得到一次，如图8（I）所示。在磁鼓脉冲为低电平期间，在半导体延迟电路器件12中得到的延迟时间为263H（＝313-50H）。因为垂直传送时钟脉冲φ_V1仅在脉冲a呈现高电平的5H时间间隔内的每1H时间间隔内得到十一次;而在其余的每1H时间间隔内得到一次，如图8（J）所示。在此情况下对每一场的时间间隔，延迟时间在262H与263H之间交替地切换。

根据本实施例，当得到小于313H的延迟时间：312H、263H或262H时，在每1H时间间隔内，垂直传送执行一次。此外，由于在NH时间间隔内的特定位置（1H的特定时间间隔）上执行了附加垂直传送，总计执行了（313-N）次垂直传送（其中，N是自然数，NH代表期望的延迟时间）。而且根据本实施例，对每一场，延迟时间在一场加0.5H和一场减0.5H之间交替地切换。因此，当把这种延迟电路用于图5所示的利用场相关性来降低噪声的递归降噪电路时，在重现图像中不产生拖尾。如果不要求对每一场来切换延迟时间时，可以把高电平或低电平信号恒定地送到输入端42。

下面通过参考图9所示垂直传送时钟脉冲发生电路33-2，来描述根据本发明的视频信号延迟电路第二个实施例。在图9中，把那些与图7中相同的对应部件用相同的参考号标出，关于这些部件的描述也将省略。把图10（A）所示垂直同步信号和图10（B）所示水平同步信号分别送到定时发生电路60。定时发生电路60产生图10（C）所示脉冲f，只在紧接在垂直同步信号后的1H时间间隔内f呈现高电平，并且有一场的周期。定时发生电路60还产生图10（D）所示的脉冲g，在对应于脉冲f下降时，g上升，且有例如50H的高电平时间间隔。当假定输入全电视信号具有图11（A）所示的波形时，脉冲发生电路61，62和63产生脉冲h、i和j，它们在水平消隐期间内相互不同的位置上呈现高电平。

与电路64执行脉冲f、j和来自输入端43的电视制式鉴别信号的逻辑乘，并把输出信号送到或电路66。与电路65执行脉冲g、i和来自输入端42的磁鼓脉冲的逻辑乘，并把输出信号送到或电路66。或电路66得到与电路65和66的输出信号以及脉冲h的逻辑和。把或电路66的输出信号送到输出端67，作为垂直传送时钟脉冲φ_V1。或电路66的输出信号通过反相器53后送到输出端68，作为垂直传送时钟脉冲φ_V3。而且，把或电路66的输出信号送到延迟电路51，把延迟电路51的输出信号送到输出端69，作为垂直传送时钟脉冲φ_V2。延迟电路51的输出信号通过反相器56，把反相器56的输出信号送到输出端70，作为垂直传送时钟脉冲φ_V4。

在输入全电视信号使用525行扫描制，磁鼓脉冲呈现高电平的情况下，在脉冲f或g呈现高电平的总计51H时间间隔内的每1H时间间隔内，来自输出端67的垂直传送时钟脉冲φ_V1得到两次;而在其余211H时间间隔内的每1H时间间隔内得到一次，如图10（E）所示。另一方面，当磁鼓脉冲呈现低电平时，仅在脉冲g呈现高电平的50H时间间隔的每1H时间间隔内，垂直传送时钟脉冲φ_V1得到两次;而在其余212H时间间隔内的每1H时间间隔内得到一次。垂直传送时钟脉冲φ_V2、φ_V3和φ_V4可以类似地得到。因此，在此情况下，在得到图10（E）所示垂直传送时钟脉冲φ_V1的一场时间间隔内，半导体延迟电路器件12的延迟时间为262H;而在得到图10（F）所示垂直传送时钟脉冲φ_V1的下一场时间间隔内，延迟时间为263H。换句话说，对每一场时间间隔，延迟时间交替地切换。

另一方面，在输入全电视信号使用625行扫描制，磁鼓脉冲呈现高电平的情况下，仅在脉冲f呈现高电平的1H时间间隔内，来自输出端67的垂直传送时钟脉冲φ_V1得到两次;而在其余312H时间间隔内的每1H时间间隔内得到一次，如图10（G）所示。当磁鼓脉冲呈现低电平时，在整个313H时间间隔内的每1H时间间隔内，垂直传送时钟脉冲φ_V1得到一次，如图10（H）所示。垂直传送时钟脉冲φ_V2、φ_V3和φ_V4可以类似地得到。在此情况下，在得到图10（G）所示垂直传送时钟脉冲φ_V1的一场时间间隔内，延迟时间为312H;而在得到图10（H）所示垂直传送时钟脉冲φ_V1的下一场时间间隔内，延迟时间为313H。

根据本实施例，当垂直传送时钟脉冲φ_V1至φ_V4在每1H时间间隔内得到一次时，得到313H的延迟时间。当得到小于313H的延迟时间如312H、263H、或262H时，则在NH时间间隔内的（2N-313）H时间间隔中的每1H时间间隔内，垂直传送时钟脉冲φ_V1至φ_V4得到一次;而在其余（313-N）H的时间间隔内的每1H时间间隔内得到两次，其中N为自然数，NH代表所期望的延迟时间。

下面参见图12（表示第三个实施例的系统方框图），来描述根据本发明视频信号延迟电路的第三个实施例。在图12中，把那些与图6中相同的对应部件用相同的参考号标出，关于这些部件的描述将省略。在图12中，垂直传送时钟脉冲发生电路73把垂直传送时钟脉冲φ_V1至φ_V4送到垂直传送寄存器15₁至15m，并把切换脉冲送到切换电路74。把输出水平传送寄存器17的输出信号加到切换电路74的74a端，把来自输入端11的输入全电视信号加到切换电路74的74b端。切换电路74有选择地使加到74a端和74b端的两个信号之一通过，把切换电路74的输出信号通过低通滤波器22后送到输出端34。

如前所述，在利用垂直传送时钟脉冲φ_V1至φ_V4执行垂直传送期间，不能执行水平传送。因此，在垂直传送期间，输出水平传送寄存器17的输出信号中存在信号丢失。此外，当对每一场时间间隔，延迟时间交替地在一场加0.5H和一场减0.5H之间切换时，对每两场的时间间隔，有一H的时间间隔内在输出信号中存在信号丢失，正如以后在说明书中所述。设计本实施例，是为了补偿这种信号丢失。在本实施例中，垂直传送时钟脉冲发生电路73具有图13所示的结构。另一方面，在本实施例的修改中，以类似于图13所示的方式来修改图9所示的垂直传送时钟脉冲发生电路33-2。由于很容易从图13中了解这项修改，所以省略了这项修改的解释和详述。

在图13中，把那些与图7中相同的对应部件用相同的参考号标出，关于这些部件的描述将省略。假定在奇数场和偶数场垂直消隐期间前后，输入全电视信号具有图14（A）所示的波形。把图14（B）所示的水平同步信号加到输入端41，把图14（C）所示的垂直同步信号加到输入端40。如前所述，定时发生电路44根据加到这里的水平和垂直同步信号，产生出图14（D）和14（E）所示的脉冲a和脉冲b（与图8（D）和8（E）中的脉冲a和b一致）。把脉冲b送到与电路49和76。与电路76执行脉冲b和一个信号（它是由来自输入端42的磁鼓脉冲在反相器77中进行反相后所得到的）的逻辑乘。因此，从与电路76得到图14（F）所示的脉冲K，它以每两场一次的速率，在近似1H的时间间隔内呈现高电平。

把脉冲K送到或电路78，把或电路50的输出垂直传送时钟脉冲φ_V1也送到或电路78。或电路78得到脉冲K与φ_V1的逻辑和，把输出信号送到输出端79。把由输出端79得到的或电路78的输出信号，送到图12所示的切换电路74作为切换信号。在切换信号为低电平期间，控制切换电路74以选通加到74a端的信号;在切换信号为高电平期间，控制切换电路74以选通加到74b端的输入全电视信号。

图14（E）所示脉冲b的高电平期间b₁，是在磁鼓脉冲呈现高电平的一场时间间隔内特定的1H时间间隔。如前所述，并参阅图8（E）、8（I）和8（K），仅在高电平期间b₁内，垂直传送时钟脉冲φ_V1至φ_V4每个都得到两次，并且垂直传送也执行两次。因此，延迟时间变为262H或263H。然而，在上述两次垂直传送的第一次传送期间，把存储在输入水平传送寄存器13内的信号纵向传送一级，并且在这两次垂直传送中紧跟在第一次传送之后的第二次垂直传送期间，在输入水平传送寄存器13内没有寄存的信号。因此，在上述第二次垂直传送期间，把存储在输入水平传送寄存器13内的不包含任何信息的内容纵向传送了一级。由于这个原因，在一场时间间隔之后，在输出水平传送寄存器17的输出信号中出现图14（G）所指示的信号丢失部分81。

然而根据本实施例，在相应于信号丢失部分81的时间间隔内，脉冲K呈现高电平，切换电路74由74a端切换到74b端，以选通加到74b端的信号。因此，从切换电路74得到图14（A）所示的输入全电视信号，并把它送到低通滤波器22。因此，从输出端34得到图14（H）所示已延迟的输入全电视信号，该信号在相应于信号丢失部分81的位置上有信号补偿部分82。在每1H时间间隔执行一次垂直传送的期间内，也要造成类似的信号丢失。然而，在垂直传送时钟脉冲φ_V1由或电路50产生出来的时间间隔内，切换电路74响应或电路78的输出脉冲而切换到74b端，信号丢失能够以类似于上述方式得以补偿。实际上，在每1H时间间隔内执行的垂直传送期间里无需执行信号丢失的补偿，因为垂直传送是在水平消隐期间内执行的，并且每两场执行一次信号丢失的补偿就足够了。

在延迟时间不是对每一场都切换的情况下，将不出现每两场一次的水平同步信号之类的信号丢失。而仅在水平消隐期间内的每1H时间间隔内执行的垂直传送期间，会出现例如消隐电平的丢失。因此，在图5所示根据本发明视频信号延迟电路的第四个实施例中，把消隐电平发生器83的输出电压加到切换电路74的74b端来代替输入全电视信号。消隐电平发生器83的输出电压对应于消隐电平，并且是恒定电压。在前述垂直传送期间，切换电路74选通此恒定电压。

在第三个和第四个实施例中可以容易地看出，通过在垂直传送寄存器15₁至15m的每一个中提供624级，省掉图7所示的脉冲发生电路46和与电路49（或恒定地保持与电路49的门处于封锁状态），并提供在1H时间间隔内产生20个脉冲的脉冲发生电路来代替脉冲发生电路47，或者与之并联，就能够得到625H或者525H的延迟时间。另一方面，在垂直传送寄存器15₁至15m的每一个中提供624级的情况下，通过在525H时间间隔内的100H时间间隔内执行两次垂直传送，在其余425H时间间隔内执行一次垂直传送，就能够得到525H的延迟时间。

下面描述根据本发明视频信号延迟电路的第五个实施例，参见图16和图17。在图16中，把那些与图1中相同的对应部件用相同的参考号标出，关于这些部件的描述将省略。在图16中，图17（A）所示的输入全电视信号通过水平同步信号分离电路18后，送到输入水平传送时钟脉冲发生电路85，输入垂直传送门脉冲发生电路86，输出垂直传送门脉冲发生电路87，输出水平传送时钟脉冲发生电路88以及垂直传送时钟脉冲发生电路21。从输入水平传送时钟脉冲发生电路85得到图17（B）所示的输入水平传送时钟脉冲φHI，以及具有与输入水平传送时钟脉冲φHI相反相位的脉冲φHI（未示出）;把φ_HI和φ_HI分别加到输入水平传送寄存器13，作为具有不同相位的两个时钟脉冲。输入和输出水平传送寄存器13和17的每一个都具有m级在1H时间间隔内（除水平消隐期间内的特定时间间隔外）产生m个输入水平传送时钟脉冲φ_HI。

利用输入水平传送时钟脉冲φ_HI和φ_HI，以等于水平传送频率的速率，对输入全电视信号进行取样所得到的取样信息，存储在输入水平传送寄存器13的全部m级内;并行地通过输入垂直传送门14，该门14响应来自脉冲发生电路86的输入垂直传送门脉冲φ_GI而打开;并且送到m列垂直传送寄存器15₁至15m。在每1H时间间隔内，而且是在不产生图17（B）所示输入水平传送时钟脉冲φ_HI的时间间隔内，产生一次图17（C）所示的输入垂直传送门脉冲φ_G。把图17（D）至图17（G）所示的垂直传送时钟脉冲φ_V1至φ_V4，作为具有不同相位、每1H时间间隔一次的4种时钟脉冲，送到垂直传送寄存器15₁至15m，并相应地执行垂直传送。前述工作情况与图1所示传统电路的工作情况基本相同。

但是，在本实施例中，从输出垂直传送门脉冲发生电路87送到输出垂直传送门16的输出垂直传送门脉冲φ_GO的相位，相对于图17（C）所示输入垂直传送门脉冲φ_GI超前T秒，如图17（H）所示，其中，T小于1H，大于零。而且，来自输出水平传送时钟脉冲发生电路88的输出水平传送时钟脉冲φ_HC的相位，相对于图17（B）所示的输入水平传送时钟脉冲φ_HI超前T秒，如图17（I）所示。因此，从输出水平传送寄存器16，得到其定时相对于传统定时超前T秒的如图17（J）所示的全电视信号，并得到（262H-T）的延迟时间。

根据本实施例，把延迟了（262H-T）延迟时间的全电视信号，送到低通滤波器22。因此，当把T的值选择为低通滤波器22的延时和联接在半导体延迟电路器件12输入级的用于消除混迭噪声的低通滤波器（未示出）的延时的总和时，就把这些低通滤波器的延迟时间都考虑进去了，从输出端23得到精确延迟了262H延迟时间的全电视信号。

下面描述根据本发明视频信号延迟电路的第六个实施例，参见图18和19。在图18中，把那些与图1中相同的对应部件用相同的参考号标出，关于这些部件的描述将省略。在本实施例中，在1H时间间隔内产生的水平传送时钟脉冲的个数，大于在输入和输出水平传送寄存器13和17的每一个中所提供的级数m。在图18中，把从图19（A）所示输入全电视信号分离出来的水平同步信号，送到水平传送时钟脉冲发生电路90。水平传送时钟脉冲发生电路90产生图19（B）所示的水平传送时钟脉冲φ_H，以及具有与水平传送时钟脉冲φ_H相反相位的脉冲（未示出）;把这些水平传送时钟脉冲送到输入和输出水平传送寄存器13和17。

把来自垂直传送门脉冲发生电路20（图19（C）所示）的门脉冲φ_G送到输入和输出垂直传送门14和16。把图19（D）至图19（G）所示，来自垂直传送时钟脉冲发生电路21的垂直传送时钟脉冲φ_V1至φ_V4送到垂直传送寄存器15₁至15m。

假定水平传送时钟脉冲φ_H的周期为1/Nf_H，其中，f_H表示输入全电视信号的行频。当假定在1H时间间隔内的水平传送时钟脉冲φ_H期间内的有效水平传送期间用T_A表示，相位超前时间用T_B表示，不产生水平传送时钟脉冲的垂直传送期间的时间间隔用T_C表示，则下列等式（1）成立：

T_A+T_B+T_C＝1/f_H （1）

此外，有效水平传送期间T_A可以利用输入和输出水平传送寄存器13和17每一个的级数m，以下列等式（2）来描述：

T_A＝m/N·f_H （2）

当假定需要n个脉冲来形成超前时间T_B时，则下列等式（3）成立：

T_B＝n/Nf_H （3）

因此，由等式（1）和等式（2），可得下列等式（4）

N＝（m/f_H）/〔（1/f_H）-（T_B+T_C）〕 （4）

在T_B近似等于2微秒，T_C等于1.5微秒的情况下，把T_B和T_C的值，连同m等于445代入等式（4）中，则在这种情况下N近似等于471。当N等于471时，从等式（3）可算出n等于14.82。当假定n等于15，m+n变为460，由N与（m+n）的关系可以看出，在不产生水平传送时钟脉冲的时间间隔T_C（在此情况下，T_C为1.5微秒）期间，缺少11个脉冲。因此，如图19（B）所示，在此情况下有效水平传送期间T_A近似等于60微秒，在T_A期间得到的水平传送时钟脉冲个数为445，在相位超前时间T_B内（在此情况下，近似等于2微秒）得到的水平传送时钟脉冲个数为15。另一方面，在垂直传送期间不产生水平传送时钟脉冲的时间间隔T_C内，缺少11个水平传送脉冲。

如前所述，把利用水平传送时钟脉冲φ_H和φ_H对输入全电视信号进行取样所得到的取样信息，暂时存储在输入水平传送寄存器13内。每当把一个φ_H脉冲和一个φ_H脉冲送到输入水平传送寄存器13，已存储的取样值逐位向右移动（见图18）。因此，当把m个φ_H脉冲和m个φ_H脉冲送到输入水平传送寄存器13时，亦即当把445个φ_H脉冲和445个φ_H脉冲送到输入水平传送寄存器13时，所有445个取样值就全部存储在输入水平传送寄存器13的所有的级内。然而，如前所述，在1H时间间隔内的T_A+T_B时间间隔内，产生出460个φ_H脉冲和460个φ_H脉冲。因此，在把445个φ_H脉冲和445个φ_H脉冲送到输入水平传送寄存器13后，另外的15个φ_H脉冲和另外的15个φ_H脉冲被送到输入水平传送寄存器13。因此，在存储于输入水平传送寄存器13的445级内的取样值中，前15个取样值被丢掉（或被破坏），并把15个新的取样值逐位存储到输入水平传送寄存器13内。因此，当把460个φ_H脉冲和460个φ_H脉冲送到输入水平传送寄存器13时，在输入全电视信号的1H时间间隔内与信号信息有关的460个取样值中，除前15个取样值外，把445个取样值存储在输入水平传送寄存器13的所有的级内。

在T_C时间间隔内，中断了向输入水平传送寄存器13提供脉冲φ_H和φ_H，并且响应于垂直传送门脉冲φ_G，把输入垂直传送门14打开。因此，这445个取样值通过垂直传送输入门14，并行地送到垂直传送寄存器15₁至15m。存储在垂直传送寄存器15₁至15m的第一批单元内的445个取样值，响应于在每1H时间间隔内送到垂直传送寄存器15₁至15m的4种垂直传送时钟脉冲φ_V1至φ_V4，而逐次纵向地移位。在垂直传送寄存器15₁至15m内执行262次纵向传送之后，这445个取样值通过输出垂直传送门16，并行地送到输出水平传送寄存器17。暂时存储在输出水平传送寄存器17内的445个取样值，响应于水平传送时钟脉冲φ_H和φ_H，逐位向右移动（见图18）。从输出水平传送寄存器17串行地得到这445个取样值，并把它加到切换电路92的92a端。在存储于输出水平传送寄存器17内的445个取样值中，从输出水平传送寄存器17得到的第一个取样值，是在输入全电视信号的1H时间间隔内，与信号信息有关的460个取样值中，在时间间隔T_B以后的第16个取样值。此后，从输出水平传送寄存器17，将以第17个取样值，第18个取样值，……第460个取样值的顺序串行地得到取样值。因此，在输出水平传送寄存器17的输出得到延迟了（262H-T_B）延迟时间的、如图19（H）所示的全电视信号（取样值序列）。

可以从本实施例前面的描述了解到，在输入全电视信号的1H时间间隔内，与信号信息有关的460个取样值中，在垂直传送期间的时间间隔T_C内以及在紧接着时间间隔T_C之后的时间间隔T_B内，把前15个取样值从输出水平传送寄存器17的输出信号中丢失了，这可从图19（H）看出。下面将描述对这种信号丢失的补偿。在图18中，从消隐电平发生器93把相应于消隐电平的恒定电压加到切换电路92的92b端。定时发生电路91产生图19（I）所示的脉冲，它仅在相应于出现信号丢失的时间间隔T_C+T_B呈现高电平。在当前情况下，时间间隔T_C+T_B等于3.5微秒。对应于26个φ_H或φ_H脉冲。把定时发生电路91的输出脉冲加到切换电路92作为切换脉冲，在切换脉冲为低电平期间，控制切换电路92以选通加到92a端的信号，在切换脉冲为高电平期间，选通加到92b端的信号。

因此，切换电路92通常选通输出水平传送寄存器17的输出已延迟全电视信号，并把它送到输出端94。在图19（Ⅰ）所示脉冲呈现高电平的信号丢失期间内，切换电路92选通消隐电平发生器93的输出恒定电压，并把它送到输出端94。因此，从输出端94得到补偿了信号丢失并延迟了（262H-T_B）的、如19（J）所示的全电视信号。

在图16所示的第五个实施例中，输入水平传送时钟脉冲φ_HI和φ_HI的相位相对于输出水平传送时钟脉冲φ ${\phi }_{H_0}$ 和的相位，输入垂直传送门脉冲φ_GI的相位相对于输出垂直传送门脉冲 ${\phi }_{G_0}$ 的相位，都可以分别滞后T。在此情况下，能够得到（262H+T）的延迟时间。当把相位滞后T选择为接近于1H的大数值时，能够得到基本包括低通滤波器延迟的所期望的延迟时间。此外，在第六个实施例中出现信号丢失的时间间隔稍长一些，但是，垂直传送门脉冲φ_GI和 ${\phi }_{G_0}$ 无需有相对相位差，把输出水平传送时钟脉冲 ${\phi }_{H_0}$ 和

的相位相对于输入水平传送时钟脉冲φ_HI和φ_HI的相位超前或滞后就足够了。

而且，在图16中低通滤波器22的输入或输出级可以加上切换电路。在此情况下，控制切换电路通常可选通输出水平传送寄存器17的输出信号，并仅在垂直传送期间内选通恒定电压（例如，对应于消隐电平的电压）或者输入全电视信号。在此情况下，能够补偿垂直传送期间内的信号丢失。

然而，提供图18所示诸如切换电路92之类的信号丢失补偿装置不是最根本的。在此情况下，虽然重现图象的图像质量稍有劣化，但是，得到所期望的延迟时间-这一原始目的有可能达到。另外在时间间隔T_B很小的情况下，可以通过设计而使图18所示的系统在出现信号丢失时间间隔内选出输入全电视信号，而不是消隐电平发生器93的输出电压。

下面描述能够简化低通滤波器22电路结构的水平传送时钟脉冲发生电路19的实施例。图20是表示水平传送时钟脉冲发生电路19的第一个实施例的系统电路图。在图20中，把要被延迟的输入全电视信号中的水平同步信号加到输入端95。把水平同步信号在1/2分频器96中进行1/2分频，把它也送入到振荡器97作为复位脉冲。当假定水平同步信号具有图21（A）所示波形时，则分频器96的输出信号变为图21（B）所示的对称方波，它在水平同步信号的每个上升边沿时反相，且具有2H周期。

另一方面，振荡器97产生具有与水平传送时钟脉冲相同重复频率的脉冲。振荡器97响应于加到其复位端R上的水平同步信号的上升沿而被强制复位。当振荡器97复位时，其输出信号电平被强制变成低电平。振荡器97复位以后，重新开始产生一系列具有恒定周期的脉冲。因此，振荡器97的输出信号是图21（C）所示的一系列脉冲，它响应于水平同步信号的上升沿而恒定地呈现低电平，并与水平同步信号同相。把来自振荡器97的脉冲序列送到一个双输入端异或电路98的一个输入端。把分频器96的输出信号送到异或电路98的另一个输入端。因此从异或电路98得到图21（D）所示的脉冲序列。

从图21（D）可以看出，来自异或电路98的脉冲序列具有这样的波形：每1H时间间隔反相一次。来自异或电路98的脉冲序列从输出端99得到，它被作为水平传送时钟脉冲φ_H。来自异或电路98的脉冲序列还通过反相器100，从输出端101得到反相器100的输出信号，它被作为水平传送时钟脉冲φ_H。水平传送时钟脉冲φH和φH的相位每1H时间间隔反相一次，并且，水平传送时钟脉冲φ_H和φ_H的频率与输入全电视信号的行频f_H具有频率交错关系。因此，甚至当水平传送时钟脉冲φ_H和φ_H作为串扰信号漏入已延迟的全电视信号中，此串扰频率分量在重现图像中基本上是难以察觉的。因此，与传统电路中所采用的低通滤波器相比，一种具有较宽频带和较平缓截止频率特性，便宜的低通滤波器，可用作低通滤波器22。

下面描述水平传送时钟脉冲发生电路19的第二个实施例，参见图22。在图22中，把那些与图20中相同的对应部件用相同的参考号标出，关于这些部件的描述将省略。在图22中，把来自振荡器97的脉冲序列，送到双输入端与电路102的一个输入端以及双输入端与非电路103的一个输入端。把分频器96的输出脉冲，送到与电路102的另一个输入端以及与非电路103的另一个输入端。在分频器96的输出脉冲呈现高电平的1H时间间隔内，与电路102的输出信号变成与来自振荡器97的脉冲序列相同，而与非电路103的输出信号恒定呈现低电平。另一方面，在分频器96的输出脉冲呈现低电平的1H时间间隔内，与电路102的输出信号恒定呈现低电平，而与非电路103的输出信号变为与来自振荡器97的脉冲序列反相。

把与电路102和与非电路103的输出信号送到或电路104。因此，从或电路104得到具有与来自振荡器97的脉冲序列相同重复频率、其相位每1H时间间隔内反相一次的如图21（D）所示的脉冲序列。把或电路104的输出脉冲送到输出端99作为水平传送时钟脉冲φH。而且，或电路104的输出脉冲通过反相器100，把反相器100的输出脉冲送到输出端101作为水平传送时钟脉冲φ_H。

振荡器97可以设计成使其产生频率与水平传送时钟脉冲频率有关的信号。在这种情况下，可以使振荡器97的输出信号通过分频装置或者倍频装置，来得到所期望的水平传送时钟脉冲频率。

进一步说，本发明不只限于上述实施例，可以对它们进行各种变化和修改而不超出本发明的范围。

Claims (16)

1、一种视频信号延迟电路，包括：一个被串行供入输入全电视信号的输入水平传送寄存器，它每当输入水平传送时钟脉冲加到这里，就把用输入水平传送时钟脉冲对输入全电视信号进行取样而得到的取样信号横向传送一次;从所述输入水平传送寄存器得到并行提供的取样数据的一个输入垂直传送门，它被用于在所述输入水平传送寄存器不执行水平传送的时间间隔内传送取样信号;由所述输入垂直传送门提供取样信号的若干列垂直传送寄存器，每一列所述垂直传送寄存器具有固定的级数，当每个垂直传送时钟脉冲加到这里，它就逐次纵向传送一次送到这里的取样信号;一个输出垂直传送门，用于选通所述垂直传送寄存器各列的并行输出数据;一个输出水平传送寄存器，用于暂时存储所述输出垂直传送门的并行输出信号，并且用于当每个输出水平传送时钟脉冲加到这里时，就横向传送一次存储的信号，以便串行产生已延迟的全电视信号;一个水平传送时钟脉冲发生电路，用于根据输入全电视信号中的水平同步信号，产生输入和输出水平传送时钟脉冲，并把输入和输出水平传送时钟脉冲送到所述输入和输出水平传送寄存器。本电路的特征在于还提供了一个垂直传送时钟脉冲发生电路，用于根据输入全电视信号中水平和垂直同步信号产生垂直传送时钟脉冲，如果所述垂直传送时钟脉冲发生电路以输入全电视信号的每行周期一次的速率，把垂直传送时钟脉冲送到所述垂直传送寄存器，则所述输出水平传送寄存器产生已延迟M个行周期的全电视信号（其中，M是一个大于1的自然数）;如果所述垂直传送时钟脉冲发生电路以输入全电视信号的每行周期一次的速率，以及在N个行周内的特定位置上一次或多次的速率，把垂直传送时钟脉冲送到所述垂直传送寄存器，则所述输出水平传送寄存器产生已延迟N个行周期的全电视信号（其中，N是一个小于M的自然数）;一个垂直传送门脉冲发生电路，用于产生输入和输出垂直传送门脉冲，该脉冲与根据输入全电视信号中水平和垂直同步信号的所述垂直传送时钟脉冲发生电路的输出垂直传送时钟脉冲同相，并且用于把输入垂直传送门脉冲送到所述输入垂直传送门，把输出垂直传送门脉冲送到所述输出垂直传送门。

2、根据权利要求第1项的视频信号延迟电路，其特征在于，如果利用所述视频信号延迟电路要得到N个行周期的延迟时间，则在输入全电视信号的垂直消隐期间内，所述垂直传送时钟脉冲发生电路还产生（M-N）次垂直传送时钟脉冲。

3、根据权利要求第一项的视频信号延迟电路，其特征在于，M等于输入全电视信号的一场加半个行周期，N等于输入全电视信号的一场减半个行周期。所述垂直传送时钟脉冲发生电路产生垂直传送时钟脉冲，使得所述视频信号延迟电路的延迟时间交替地在等于M个行周期和N个行周期的延迟时间之间切换。

4、根据权利要求第2项的视频信号延迟电路，其特征在于，N等于第一个值N₁或者第二个值N₂，所述第一个值N等于输入全电视信号的一场加半个行周期，所述第二个值N₂等于输入全电视信号的一场减半个行周期，所述垂直传送时钟脉冲发生电路产生垂直传送时钟脉冲，使得所述视频信号延迟电路的延迟时间对每一场时间间隔交替地在等于N₁个行周期和N₂个行周期的延迟时间之间切换。

5、根据权利要求第1项的视频信号延迟电路，其特征在于，如果利用所述视频信号延迟电路要得到N个行周期的延迟时间，则所述垂直传送脉冲发生电路在输入全电视信号的N个行周期内的（2N-M）个行周期内，以输入全电视信号的每行周期一次的速率产生垂直传送时钟脉冲;而在其余（M-N）个行周期内，以每行周期两次的速率产生垂直传送时钟脉冲，其中，N是一个大于M/2、小于M的自然数。

6、根据权利要求第5项的视频信号延迟电路，其特征在于，M等于输入全电视信号的一场加半个行周期，N等于输入全电视信号的一场减半个行周期，所述垂直传送时钟脉冲发生电路产生垂直传送时钟脉冲，使得所述视频信号延迟电路的延迟时间对每一场时间间隔，交替地在等于M个行周期和N个行周期的延迟时间之间切换。

7、根据权利要求第5项的视频信号延迟电路，其特征在于，N等于第一个值N₁或者第二个值N₂，所述第一个值N₁等于输入全电视信号的一场加半个行周期，所述第二个值N₂等于输入全电视信号的一场减半个行周期，所述垂直传送时钟脉冲发生电路产生垂直传送时钟脉冲，使得所述视频信号延迟电路的延迟时间对每一场时间间隔交替地在等于N₁个行周期和N₂个行周期的延迟时间之间切换。

8、根据权利要求第1项的视频信号延迟电路，其特征在于还提供了切换电路装置，该装置具有：加有所述输出水平传送寄存器输出信号的第一个端子，以及加有恒定电压或者输入全电视信号的第二个端子;所述切换电路装置通常选通所述输出水平传送寄存器的输出信号;至少是在执行垂直传送的时间间隔内，所述切换电路装置选通恒定电压或者输入全电视信号。

9、根据权利要求第8项的视频信号延迟电路，其特征在于，在所述输出水平传送寄存器的输出已延迟全电视信号中出现信号丢失的时间间隔内，所述切换电路装置选通恒定电压或者输入全电视信号当从所述输出水平传送寄存器得到其延迟时间对每一场时间间隔交替切换的已延迟全电视信号时，这种信号丢失以每两场时间间隔一次的速率出现。

10、根据权利要求第1项的视频信号延迟电路，其特征在于，所述水平传送时钟脉冲发生电路包括：振荡器装置，用于产生具有与水平传送时钟脉冲的频率有关的重复频率的脉冲，所述振荡器装置被输入全电视信号中水平同步信号强制复位;以及门电路装置，该装置被提供以所述振荡器装置的输出脉冲和输入全电视信号中的水平同步信号，用于产生具有与水平传送时钟脉冲相同重复频率，并具有对输入全电视信号的每行周期反相一次的相位的脉冲，把所述门电路装置的输出脉冲引出，作为水平传送时钟脉冲。

11、一种视频信号延迟电路，包括：一个被串行地提供以输入全电视信号的输入水平传送寄存器，用于当每个输入水平传送时钟脉冲加到这里时，就把利用输入水平传送时钟脉冲对输入全电视信号进行取样而得到的取样信号横向传送一次;一个由所述输入水平传送寄存器并行提供取样信号的输入垂直传送门，用于在所述输入水平传送寄存器不执行水平传送的时间间隔内通过取样信号;若干列由所述输入垂直传送门提供取样信号的垂直传送寄存器，所述若干列垂直传送寄存器中的每一列具有固定的级数，当每个垂直传送时钟脉冲加到这里，就把送到这里的取样信号逐次纵向传送一次;一个输出垂直传送门，用于选通所述垂直传送寄存器各列的并行输出信号;一个输出水平传送寄存器，用于暂时存储所述输出垂直传送门的并行输出信号，并且用于当每个输出水平传送时钟脉冲加到这里时，就把存储的信号横向传送一次，以便串行产生已延迟的全电视信号;一个垂直传送时钟脉冲发生电路，用于根据输入全电视信号中水平同步信号产生垂直传送时钟脉冲，当所述垂直传送时钟脉冲发生电路以输入全电视信号的每行周期一次的速率，把垂直传送时钟脉冲送到所述垂直传送寄存器时，所述输出水平传送寄存器产生已延迟M个行周期的全电视信号，其中，M是一个大于1的自然数;输入和输出垂直传送门脉冲发生电路，用于根据输入全电视信号中水平同步信号产生输入和输出垂直传送门脉冲，并且用于把输入垂直传送门脉冲送到所述输入垂直传送门，把输出垂直传送门脉冲送到所述输出垂直传送门，其特征在于还提供了输入和输出水平传送时钟脉冲发生电路，用于根据输入全电视信号中水平同步信号产生输入和输出水平传送时钟脉冲，并且用于把输入和输出水平传送时钟脉冲送到所述输入和输出水平传送寄存器;并且，所述输出水平传送时钟脉冲发生电路产生输出水平传送时钟脉冲，该脉冲具有相对于输入水平传送时钟脉冲超前或者滞后时间间隔t的相位，其中，t小于一行周期。

12、根据权利要求11的视频信号延迟电路，其特征在于，所述输出垂直传送门脉冲发生电路产生输出垂直传送门脉冲，该脉冲具有相对于输入垂直传送门脉冲超前或者滞后的相位。

13、根据权利要求11的视频信号延迟电路，其特征在于还提供了切换电路装置，该装置具有：加有所述输出水平传送寄存器输出信号的第一个端子，以及加有恒定电压或者输入全电视信号的第二个端子，所述切换电路装置通常选通所述输出水平传送寄存器的输出信号;至少是在执行垂直传送时间间隔内，所述切换电路装置选通恒定电压或者输入全电视信号。

14、一种视频信号延迟电路，包括：一个被串行提供以输入全电视信号的输入水平传送寄存器，用于当每个输入水平传送时钟脉冲加到这里时，就把利用输入水平传送时钟脉冲对输入全电视信号进行取样而得到的取样信号横向传送一次;一个由所述输入水平传送寄存器向其并行提供了取样信号的输入垂直传送门，用于在所述输入水平传送寄存器不执行水平传送的时间间隔内通过取样信号;若干列由所述输入垂直传送门向其提供取样信号的垂直传送寄存器，所述若干列垂直传送寄存器中的每一列具有固定的级数，当每个垂直传送时钟脉冲加到这里时，就把送到这里的取样信号逐次纵向传送一次;一个输出垂直传送门，用于选通所述垂直传送寄存器各列的并行输出信号;一个输出水平传送寄存器，用于暂时存储所述输出垂直传送门的并行输出信号，并且用于当每个输出水平传送时钟脉冲加到这里时，就把存储的信号横向传送一次，以便串行产生已延迟的全电视信号;一个垂直传送时钟脉冲发生电路，用于根据输入全电视信号中水平同步信号产生垂直传送时钟脉冲，当所述垂直传送时钟脉冲发生电路以输入全电视信号的每行周期一次的速率，把垂直传送时钟脉冲送到所述垂直传送寄存器时，所述输出水平传送寄存器产生已延迟M个行周期的全电视信号，其中，M是一个大于1的自然数;以及一个垂直传送门脉冲发生电路，用于根据输入全电视信号中水平同步信号产生输入和输出垂直传送门脉冲，并且用于把输入垂直传送门脉冲送到所述输入垂直传送门，把输出垂直传送门脉冲送到所述输出垂直传送门，其特征在于还提供了一个水平传送时钟脉冲发生电路，用于在所述垂直传送寄存器中不进行垂直传送的时间间隔内，根据输入全电视信号中的水平同步信号，产生数目多于所述输入和输出水平传送寄存器中每一个级数的时钟脉冲，并且用于把这种时钟脉冲作为输入和输出水平传送时钟脉冲送到所述输入和输出水平传送寄存器。

15、根据权利要求第14项的视频信号延迟电路，其特征在于还提供了切换电路装置，该装置具有：加有所述输出水平传送寄存器输出信号的第一个端子，以及加有恒定电压或者输入全电视信号的第二个端子，所述切换电路装置通常选通所述输出水平传送寄存器的输出信号;在执行垂直传送的时间间隔内以及在产生了数目多于所述输入和输出水平传送寄存器中每一个级数的水平传送时钟脉冲的时间间隔内，所述切换电路装置选通恒定电压或者输入全电视信号。

16、根据权利要求第14项的视频信号延迟电路，其特征在于，所述水平传送时钟脉冲发生电路包括：振荡器装置，用于产生具有与水平传送时钟脉冲的频率有关的重复频率的脉冲，所述振荡器装置被输入全电视信号中水平同步信号强制复位;以及门电路装置，该装置被提供以所述振荡器装置的输出脉冲和输入全电视信号中的水平同步信号，用于产生具有与水平传送时钟脉冲相同重复频率、并具有对输入全电视信号的每行周期反一次相位的脉冲，把所述门电路装置的输出脉冲引出作为水平传送时钟脉冲。

Images