CN85105244A - 具有特殊功能的视频信号延迟电路 - Google Patents

Abstract

视频信号延迟电路包括一个由合成视频输入信号串行输入的水平传送输入寄存器，一个垂直传送输入门，若干列垂直传送寄存器，一个垂直传送输出门，一个水平传送输出寄存器，一个水平传送时钟脉冲发生电路，一个垂直传送时钟脉冲发生电路以及一个垂直传送门脉冲发生电路。垂直传送时钟脉冲发生电路，以合成视频输入信号中的每个水平扫描周期一次的速率，产生垂直传送时钟脉冲。此外，还在特定的时间周期内，产生一个或多个垂直传送时钟脉冲。

Description

本发明涉及的是视频信号延迟电路，特别是指至少包括一片半导体延迟电路器件的视频信号延迟电路。在此半导体延迟器件中，一个水平传送输入寄存器、若干列垂直传送寄存器、以及一个水平传送输出寄存器按矩阵的形式排列起来。视频信号延迟电路使得一个混合视频输入信号延迟一段所期望的时间。

通常在一台视频信号再观设备中，比如磁带录像机（VTR），都用一个延迟电路来提供一个水平扫描周期（1H）或者一场的延迟。此延迟电路装在一个噪声衰减电路中，通过所谓行相关来降低再观合成视频信号中的噪声。延迟电路也常用于完成失落补偿。换言之，延迟电路通常可以用于各种不同的目的。

在传统的视频信号延迟电路中，送到输入端的合成视频输入信号按照预先确定的延迟时间，在半导体延迟电路中得以延迟，并经过一个低通滤波器后送到输出端。此低通滤波器将水平传送脉冲的频率分量消除。半导体延迟电路中包括一个水平传送输入寄存器，一个垂直传送输入门，若于垂直传送寄存器，一个垂直传送输出门以及一个水平传送输出寄存器。例如正像早期在美国专利申请S.N.463，934（此专利的受让人也正是本专利申请的受让人）指出的那样，水平传送输入寄存器，垂直传送寄存器以及水平传送输出寄存器是用电荷耦合器件（CCD）单元按n+1行m列矩阵构成的。其中n和m是自然数。矩阵的第一行中m个单元组成水平传送输入寄存器，矩阵的第二行列第n行这（n-1）×m个单元组成m列垂直传送寄存器，矩阵的第n+1行m个单元组成水平传送输出寄存器。

一个水平传送脉冲提供给输入和输出水平传送寄存器。此脉冲的产生基于合成视频输入信号中的水平同步信号。由水平传送脉冲控制对合成视频输入信号进行采样所得到的数据，每当水平传送脉冲到来的时候，会不断地在水平传送输入寄存器内横向传送。m个采样数据，由水平传送输入寄存器经过垂直传送输入门并行地传送到垂直传送寄存器内。此m个采样数据由垂直传送脉冲控制，以每个水平扫描周期产生一个脉冲的速率，在相应的垂直传送寄存器内不断地纵向传送。垂直传送脉冲的产生则是基于合成视频输入信号中的垂直同步信号。因此，寄存在水平传送输入寄存器内的m个采样数据经过在垂直传送寄存器内的n次纵向传送后，被送到水平传送输出寄存器内。此后，寄存在水平传送输出寄存器内的m个采样数据，由水平传送脉冲控制进行水平传送，以便使此m个采样数据被串行地送入低通滤波器。由此，从低通滤波器可得到一个经过n个水平扫描周期（nH）延迟的合成视频信号，并由输出端输出。

然而，传统的视频信号延迟电路具有由垂直传送寄存器的行数（级数;前述的例子中的n-1级）所确定的固定延迟时间，并且不能改变延迟时间。因此，一个将合成视频信号延迟一场减一个水平扫描周期（1H）（或一场加1H）的延迟电路，是不能够既用于525行扫描又用于625行扫描的合成视频信号的。

此外，当要用场相关对视频信号进行处理时，尽管对525行扫描制其扫描行数为262.5，对625行扫描制其扫描行数是312.5，小数0.5是由于电视视频信号采用隔行扫描造成的，由于垂直传送寄存器的行数是自然数，所以传统的延迟电路只能够提供水平扫描周期（1H）的自然数倍的延迟时间。因此，在图像的上方或下方场相关发生偏差，精确的场相关不存在。

而且，传统的延迟电路在垂直传送的过程中，不能进行水平传送。因此，如果在进行垂直传送的时间周期内有一个信号，则此信号将在延迟电路所产生的经过延迟的合成视频信号中不复存在。

另一方面，也有把传统的延迟电路用于利用场相关来衰减噪声的递归型噪声衰减电路内的场延迟电路。为使噪声衰减电路具有所期望的信噪比，场延迟的延迟时间必须精确地等于一场加0.5H（或者一场减0.5H），并且递归回路中其他元件的延迟时间必须等于零。在传统的延迟电路中，低通滤波器使得水平传送输出寄存器输出的信号存在延迟。并且，在半导体延迟电路器件的输入级要有另外一个低通滤波器，目的在于限制合成视频输入信号的带宽，以致在半导体延迟电路中不产生混迭噪声。因此，此滤波器又造成了一个延迟。由此可见，尽管传统的延迟电路中半导体延迟电路器件能够精确地获得一场加0.5H（或者一场减0.5H）的延迟时间，但在半导体延迟电路器件输入和输出级的低通滤波器不可避免地要造成一些小的延迟。因此，噪声衰减电路不能在最优状态下运行。

水平传送脉冲的频率要比合成视频输入信号传送频率上限的2倍稍高一些。由于这个原因，为消除耦合在水平传送输出寄存器输出级的水平传送脉冲频率分量的低通滤波器，必须具有很窄的带宽，很陡的截止频率特性，以便有效地阻止频率分量的传输。因此，低通滤波器的电路结构很复杂，价格也很贵。

为此，本发明的总目标就在于提供一个能够消除上述问题的新颖实用的视频信号延迟电路。

本发明的一个具体的目标，是要提供一种视频信号延迟电路，它的垂直传送寄存器的级数选择为这样一个数，使得当垂直传送时钟脉冲以每个水平扫描周期率生一次的速率从垂直传送时钟脉冲发生电路中产生出来时，可以从水平传送输出寄存器中得到经过M个水平扫描周期延迟的合成视频信号。其中M为自然数。当得到N_a个水平扫描周期的延迟时间时，N_a为一个小于M的自然数，垂直传送时钟脉冲发生电路以每个合成视频输入信号的水平扫描周期产生一次的速率产生垂直传送时钟脉冲，并且还在合成视频输入信号的N_a个水平扫描周期内的特定位置上产生总数为（M-N_a）次的垂直传送时钟脉冲，当获得N_b个水平扫描周期的延迟时间时，其中N_b为小于M、大于M/2的自然数，垂直传送时钟脉冲发生电路在合成视频输入信号的N_b个水平扫描周期内的（2N_b-M）个特定的水平扫描周期内，按每个合成视频输入信号的水平扫描周期产生一次的速率产生垂直传送时钟脉冲，并且在其余的（M-N_b）个水平扫描周期内，按每个合成视频输入信号的水平扫描周期产生二次的速率产生垂直传送时钟脉冲。

根据本发明的视频信号延迟电路，在不用修改半导体延迟电路器件的情况下，有可能有选择地得到2个或者更多的延迟时间。并且不论被延迟的合成视频输入信号是525行扫描还是625行扫描，都能用相同的电路来获得所期望的延迟时间。此外，还能够交替地为每场提供一场加0.5H和一场减0.5H的延迟。因此，当视频信号延迟电路，在利用场相关来降低噪声的递归型噪声衰减电路中作为场延迟电路时，就能够消除使用传统递归噪声衰减电路时在再观图像中产生的拖影。另外，根据本发明中的视频信号延迟电路，在垂直传送周期内，合成视频输入信号或者常值电压（比如，封闭电平，或在垂直传送周期内的顶尖同步电平）被分别产生，因此在此期间内没有信号不足现象。在再观的图像上也没有不规则的图像，因为延迟时间的改变是在垂直消隐周期内完成的。而且，能够补偿当每场都改变延迟时间时造成的信息不足。

本发明还有一个目标是在于提供一种视频信号延迟电路，它的垂直传送寄存器的级数选为这样一个数，使得当垂直传送时钟脉冲以每个水平扫描周期产生一次的速率从垂直传送时钟脉冲发生电路中产生出来时，可以从水平传送输中寄存器中得到一个经过M个水平扫描周期延迟的合成视频信号。其中M为自然数。在水平传送输出脉冲相对于水平传送输入脉冲的第一个相位与垂直传送输出门脉冲相对于垂直传送输入门脉冲的第二个相位之间，至少第一个相位要超前或滞后一个时间周期t，其中t大于零，但小于一个水平传送周期;或者水平传送时钟脉冲发生电路在合成视频输入信号的一个水平扫描周期内，产生预定数目的水平传送输入和输出时钟脉冲，而在此水平扫描周期内不产生垂直传送输入和输出时钟脉冲。预定数目要大于水平传送输入和输出寄存器中列的数目m，其中m为一自然数。

根据本发明中的视频信号延迟电路，能够得到一个小于（或者大于）M个水平扫描周期、时间周期为t的延迟时间。因此，当本发明的视频信号延迟电路用于一个利用场相关降低噪声的递归噪声衰减电路中时，就能够设计噪声衰减电路，使得通过考虑噪声衰减电路内部的滤波器延迟时间而获得所期望的延时时间。而且能够补偿垂直传送期间的信号不足，以及当执行水平传送时，由于一个水平扫描周期内水平传送时钟脉冲的数目大于水平传送寄存器的列的数目而造成的信号不足。

本发明的另一目标是提供一种视频信号延迟电路，其水平传送时钟脉冲发生电路是由振荡器和电路装置构成的。振荡器产生的信号频率与水平传送时钟脉冲的频率有关，振荡器被合成视频输入信号中的水平同步信号强制复位。电路装置产生一个如同水平传送时钟脉冲一样的信号，这个信号由振荡器的输出信号所产生，并且频率和水平传送时钟脉冲的重复频率相同，但相位则按合成视频输入信号中的水平扫描周期，每周期反相一次。

根据本发明中视频信号延迟电路，被延迟的合成视频信号中缺少水平传送时钟脉冲在再观的图像中是不显眼的，因为水平传送时钟脉冲的分量是在与水平扫描频率相交替的频率上。由于这个原因，用于消除水平传送时钟脉冲频率分量的低通滤波器的频带，与传统的电路相比可以在一定程度上展宽。因此，低通滤波器无需具有像传统电路那样很陡的截止频率特性，并且一个便宜的具有简单结构的低通滤波器就可以用于本发明的视频信号延迟电路。

本发明的其他目标和进一步的特征，如果与相应的图对照，可以从下面的详细说明中清楚地看出。

图1是一个传统视频信号延迟电路举例的系统方框图。

图2（A）至2（H），图3（A）至3（D）以及图4（A）至4（C）分别给出了信号波形，用以解释图1中给出的系统的工作情况。

图5给出的是利用场相关来降低噪声的递归噪声衰减电路举例的系统方框图。

图6是根据本发明给出的视频信号延迟电路的第一个和第二个实施方案的系统方框图。

图7是图6中第一个实施方案的基本部件的系统电路图。

图8（A至8（L）是信号波形，用以解释图6中给出的第一个实施方案的工作情况。

图9给出的是图6中第二种实施方案的基本部件系统电路图。

图10（A）至10（H）以及图11（A）至11（D）分别给出了信号波形，用以解释图6中给出的第二种实施方案的工作情况。

图12是根据本发明给出的第三种视频延迟电路的实施方案的系统方框图。

图13给出的是图12中第三种实施方案的基本部件系统电路图。

图14（A）至14（H）给出了信号波形，用以解释图12中第三种实施方案的工作情况。

图15是根据本发明给出的视频信号延迟电路的第四种实施方案的系统方框图。

图16是根据本发明给出的视频信号延迟电路的第五种实施方案的系统方框图。

图17（A）至17（J）给出了信号波形，用以解释图16中给出的第五种实施方案的工作情况。

图18是根据本发明给出的视频信号延迟电路的第六种实施方案的系统方框图。

图19（A）至19（J）给出了信号波形图，用以解释图18中给出的第六种实施方案的工作情况。

图20是根据本发明给出的在视频信号延迟电路内，水平传送时钟脉冲发生电路的第一种实施方案的系统电路图。

图21（A）至20（D）给出了信号波形图，用于解释图20中给出的电路系统工作情况。

图22是根据本发明给出的在视频信号延迟电路内，水平传送时钟脉冲发生电路的第二种实施方案的系统电路图。

首先，参见图1，对一个传统视频信号延迟电路的例子做一下说明。在图1中，一个合成视频输入信号（如图2（A）所示）加到输入端11上。此合成视频输入信号被送到半导体延迟电路器件12内的水平传送输入寄存器13和水平同步信号分离电路18上。半导体延迟电路器件12包括水平传送输入寄存器13，垂直传送输入门14，m列垂直传送寄存器15₁-15_m，其中m为自然数，垂直传送输出门16以及水平传送输出寄存器17。

例如，寄存器13，15₁至15m以及17是由若干电荷耦合器件（CCD_S）单元所构成的。并且由于下面将要特别说明的原因，水平传送寄存器13和17中每个都由455个单元按水平方向排列起来。因此，垂直传送寄存器15₁至15m的列数目m等于455。再比如，垂直传送寄存器15₁至15m每列都有261级，（即：261个单元垂直排列），从而，通过每一个水平扫描周期（1H）垂直传送一次，可以获得262个水平扫描周期（262H）的延迟时间。

另一方面，由水平同步信号分离电路18得列的一个水平同步信号分别送入水平使送时钟脉冲发生电路19，垂直传送门脉冲发生电路20和垂直传送时钟脉冲发生电路21。水平传送时钟脉冲发生电路19产生一个水平传送时钟脉冲φ_H（如图2（B）所示）和一个与水平时钟脉冲φ_H相位相反的脉冲 φ_H（未画出），并将脉冲φ_H和 φ_H送入水平传送输入和输出寄存器13和17。垂直传送门脉冲发生电路20产生如图2（C）所示的门脉冲φ_G，假设这个脉冲在合成视频输入信号后以内的一个预先确定的时间周期内具有高电平（在此时间周期内不产生水平传送脉冲φ_H和 φ_H），并将门脉冲φ_G送入垂直传送输入门14和输出门16。

垂直传送时钟脉冲发生电路21，在每个水平扫描周期内产生出具有4个不同相位的垂直传送时钟脉冲φ_V1，φ_V2，φ_V3和φ_V4，如图2（D），2（E），2（F），2（G）所示。垂直传送时钟脉冲φ_V1，φ_V2，φ_V3以及φ_V4被送到垂直传送寄存器15₁至15m。

合成视频输入信号按照水平传送时钟脉冲φ_H和 φ_H横向地在水平传送寄存器13内传送，并寄存在水平传送寄存器13内。因此，寄存在水平传送寄存器13内的信息实质上是通过用水平传送脉冲φ_H和 φ_H对合成视频输入信号进行采样而得到的信号。当假定合成视频输入信号的带宽是在零至2.5兆赫范围内时，根据采样定理，采样频率（即：水平传送频率）必须在5兆赫以上。在本例中，水平传送频率定为7.16兆赫，为水平扫描频率f_H的455倍。垂直传送是在一个水平扫描周期（约为63.5微秒）内的-微秒数量级的时间内完成的，并且水平传送不能在完成垂直传送的垂直传送周期内进行。因此，半导体延迟电路器件12设计为在垂直传送门14和16打开的1.4微秒的时间周期内，不进行水平传送。

如图3（D）所示，垂直传送门脉冲φ_G是位于图3（A）所示合成视频输入信号的水平消隐周期内，并且在包括产生垂直传送门脉冲φ_G时间周期在内的1.4微秒时间周期内，水平传送时钟脉冲φ_H和 φ_H设定为恒定电平，如图3（B），3（C）所示，因此在1.4微秒时间周期内不进行水平传送。此1.4微秒时间周期对应于水平传送时钟脉冲φH和 φ_H的10个周期（10个脉冲）。从而，在一个水平扫描周期（1H）内，产生445（＝455-10）个水平传送时钟脉冲φ_H和 φ_H。必须选择水平传送寄存器13和17的级数（单元数），使得当产生445个水平传送时钟脉冲时能够存下合成视频输入信号。因此，水平传送寄存器13和17的级数被选为455。

合成视频输入信号通过445个周期为1/（445hH）的水平传送时钟脉冲φ_H和 φ_H的控制而横向地在水平传送输入寄存器13内传送。然后，垂直传送输入门14被具有-微秒宽度的垂直传送门脉冲φ_G打开，从而，寄存在水平传送输入寄存器13内的445个采样信息被并行地送入到相应的445列垂直传送寄存器15₁至15m内，此时m＝445。每当四个垂直传送脉冲φ_V1至φ_V4送到垂直传送寄存器15₁至15m时，垂直传送寄存器15₁至15m就会把进来的采样信息传送到下一级（下一行）去。经过在垂直传送寄存内15₁至15m内进行262次垂直传送后，此445个采样信息就会通过垂直传送输出门16并行地送入水平传送输出寄存器17内。水平传送输出寄存器17在一个水平扫描周期内，利用水平传送时钟脉冲φ_H和 φ_H将此并行采样数据串行地产生出来。水平传送输出寄存器17的串行输出通过低通滤波器22后，在输出端23得到。低通滤波器用于消除水平传送时钟脉冲φ_H和 φ_H的频率成份。

因而，从输出端23得到的是被延迟了262个水平扫描周期的合成视频输入信号。

在合成视频输入信号采用525行扫描，且被延迟-场减0.5H的情况下，m的值选为262。当假定合成视频输入信号的波形如图4（A）所示，其紧挨着垂直消隐周期（V.BLK），并且垂直传送时钟脉冲φ_V1具有如图4（B）所示的波形时，则被延迟262个水平扫描周期的合成视频信号可从输出端23得到，其波形如图4（C）所示。

前面所说的传统视频信号延迟电路，可以在利用场相关衰减噪声的递归噪声衰减电路中作为场延迟电路24，如图5所示。在图5中，加在输入端25的再现合成视频信号被送到减法电路26和27。减法电路27把在场延迟电路24中被延迟了262个水平扫描周期的噪声衰减电路合成视频输出信号，从再现合成视频信号中减去，由减法电路27得到的、且不具有场相关的噪声以及其他类似的成分通过一个限幅器18原被送至系数乘法电路29，并在其中进行所期望的加数。系数乘法电路29的输出信号被送入减法电路26。

从而，由减法电路26可以得到一个不具有场相关的噪声被极大衰减并且信噪比得以改善的再现合成视频信号。由输出端30可以得到减法电路26的输出信号，并且此信号也被送入场延迟电路24。

为了从上面所说的噪声衰减电路中得到所希望的信噪比，场延迟电路24的延迟时间必须精确地等于262H。因此，在递归回路中的其他元件的延迟时间必须等于零。然而，图2中所示的传统视频信号延迟电路有低通滤波器22以及用于消除混迭噪声而耦合在半导体延迟电路器件12的输入级的低通滤波器、因此，这些低通滤波器不可避免地引入延迟，从而噪声衰减电路不能够在最优状态下运行。

传统的视频信号延迟电路仅仅能够提供一个常的延迟时间，这个时间由垂直传送寄存器15₁至15m的行1级）的数目来决定，并且延迟时间是不能改变的。因此，一个把合成视频信号延迟一场减1H（或一场加1H）的延迟电路，不能够既用于采用525行扫描的合成视频信号，又用于采用625行扫描的合成视频信号。

此外，在采用场相关对视频信号进行处理的情况下，尽管对525行扫描制其扫描行数为262.5，对625行扫描制其扫描行数为312.S，小数0.5是由于电视视频信号采用隔行扫描造成的，由于垂直传送寄存器15₁至15m的行数是自然数，所以传统的视频信号延迟电路只能够提供一个水平扫描周期（1H）的自然数倍的延迟时间。因此，在图像的上方或者下方场相关发生偏差，精确的场相关不存在。

而且，传统的视频信号延迟电路在垂直传送期间不能进行水平传送。因此，如果在相应的垂直传送周期内有一个信号，则此信号就不会存在于由延迟电路产生的被延迟过的合成视频信号当中，如图2（H）中的f₁，f₂以及f₃所示。

并且，用于从水平传送输出寄存器17的被延迟合成视频输出信号中消除水平传送脉冲频率成份的低通滤波器22，必须具有很窄的频带以及很陡的截止频率特性，以便能充分地阻止频率分量的传输。因此，低通滤波器22的电路结构非常复杂，并且价格昂贵。

下面将要说明的是根据本发明提出的视频信号延迟电路的各种不同的实施方案。在这些实施方案中，解决了前述传统视频信号延迟电路中所存在的问题。

图6给出的是根据本发明的视频信号延迟电路的第一种和第二种实施方案。在图6中，那些与图1中相同的部分都用相同的参考数字标出，关于这些部分的说明也将省略。在图6中，加在输入端11的合成视频输入信号被送入在半导体延迟器件12内的水平传送输入寄存器13和同步信号分离电路31。同步信号分离电路31把水平同步信号和垂直同步信号从合成视频输入信号中分离出来。由同步信号分离电路31中被分离出来的水平同步信号被分别送入水平传送时钟脉冲发生电路17，垂直传送门脉冲发生电路32以及垂直传送时钟脉冲发生电路33。另一方面，由同步信号分离电路31中被分离出来的垂直同步脉冲被送入垂直传送门脉冲发生电路32以及垂直传送时钟脉冲发生电路33。在第一种实施方案中，垂直传送时钟脉冲发生电路33的结构如图7中的33-1所示。在第二种实施方案中，垂直传送时钟脉冲发生电路的结构如图9中的33-2所示。在下面的说明中，垂直传送门脉冲φ_G的产生在相位上同产生垂直传送时钟脉冲φ_V1至φ_V4的时标同步。

首先，先说明第一种实施方案。图7中所示的垂直传送时钟脉冲产生电路33-1包括有接收垂直同步信号的输入端40，接收水平同步信号的输入端41，接收磁鼓脉冲的输入端42以及接收电视系统鉴别信号的输入端43。加到输入端40的垂直同步信号送入时标发生电路44，另一方面，加在输入端41的水平同步信号被送入时标发生器44以及脉冲发生电路45，46以及47。当假定合成视频输入信号在垂直消隐周期内具有如图8（A）所示的波形时，则加在输入端41上的水平同步信号的波形如图8（C）所示，加在输入端40上的垂直同步信号的波形如图8（B）所示。

比如，时标发生电路44根据其输入端上的水平和垂直同步脉冲产生了一个脉冲a，见图8（D）。假定脉冲a在紧跟垂直同步脉冲的均衡脉冲之后一个5H的时间周期内为高电平。脉冲a送入逻辑与电路48。时标发生电路44还产生一个脉冲6，如图8（E）所示，其只有在1H的时间周期内为高电平，并且只有在脉冲a变为低电平后再过约一个水平同步脉冲的宽度后才变为高电平。脉冲b被送入逻辑与电路49。脉冲发生电路45产生脉冲C，如图8（E）所示，其相位与加在输入端的水平同步脉冲同步，且宽度很窄。脉冲C送入逻辑或电路50。脉冲发生电路46产生脉冲d，如图8（G），其相对于脉冲C有一个极其小的预先确定的时间延迟，且宽度很窄。脉冲d被送入逻辑与电路49。脉冲c和d在每个1H时间周期内产生一次。脉冲发生电路47在脉冲。之后紧接着产生出具有非常小宽度的脉冲e，如图8（H）。十个这样的脉冲e在1H的时间内按时序产生出来，而在此1H时间内脉冲o仅产生一个。脉冲e被送入逻辑与电路48。

逻辑与电路48完成脉冲a和e以及由输入端43输入的电视系统鉴别信号之间的逻辑相乘，并把输出信号送入逻辑或电路50，电视系统鉴别信号为二值信号，表示合成视频输入信号是采用525行扫描还是采用625行扫描。当合成视频输入信号采用525行扫描时，电视系统鉴别信号为高电平，而当采用625行扫描时，电视系统鉴别信号为低电平。而另一方面，逻辑与电路49完成的是脉冲b和d以及由输入端42输入的磁鼓脉冲之间的逻辑相乘，并把输出信号送入逻辑或电路50，在本实施方案中，视频信号延迟电路用于一个磁带录像机（VTR）。众所周知，磁鼓脉冲在相位上与滚动磁头的转动同步，并且是一个周期为二场的对称方波。

逻辑或电路得到的是逻辑与电路48和49的输出信号以及脉冲c之间的逻辑和，并把输出信号送到输出端52，作为垂直传送时钟脉冲φ_V1。逻辑或电路50的输出信号通过一个反相器53后送到输出端54，作为垂直传送时钟脉冲φ_V3。同时，逻辑或电路50的输出信号在延迟电路51中被延迟一段预先确定的延迟时间，比预定的延迟时间的范围是在逻辑或电路50的输出信号为高电平时，而此时垂直传送门脉冲φ_G不存在。延迟电路51的输出信号被送到输出端55，作为垂直传送时钟脉冲φ_V2。延迟电路51的输出信号还通过一个反相器56以后送到输出端57，作为垂直传送时钟脉冲φ_V4。相应地，垂直传送时钟脉冲φ_V1，φ_V2，φ_V3以及φ_V4与垂直传送门脉冲φ_G以及其他类似的信号之间的相位关系与前面所说传统视频信号延迟电路中所得到的垂直传送时钟脉冲φ_V1，φ_V2，φ_V3以及φ_V4（如图2（D），2（E），2（F）和2（G）所示）完全相同。

垂直传送时钟脉冲φ_V1至φ_V4被送至图6中的垂直传送寄存器15₁至15m。比如，垂直传送寄存器15₁至15m，每个均有312级（行）。因此，当每一个水平扫描周期（1H）都进行一次垂直传送时，由水平传送输出寄存器17可产生被延迟了313H的合成视频信号，此信号通过低通滤波器22，从输出端34得到。

当假定合成视频输入信号采用625行扫描制时，逻辑与电路48的输出信号恒为低电平。因此，在加在输入端42的磁鼓脉冲为高电平的一场时间周期内，由相应的输出端52，54，55和57得到的垂直传送时钟脉冲φ_V1，φ_V2，φ_V3以及φ_V4，在脉冲b为高电平的1H时间周期内可以获得二次，而在其他的1H时间周期内只能得到一次。这可以从对应于垂直传送时钟脉冲φ_V1的图8（K）中看出。另一方面，在加在输入端42的磁鼓脉冲为低电平的一场时间周期内，产生脉冲C作为垂直传送时钟脉冲φ_V1至φ_V4，如图8（L）所示，并且在每个1H时间周期内垂直传送时钟脉冲φ_V1至φ_V4只能得到一次。因而，当磁鼓脉冲为高电平时，延迟时间等于312H，而当磁鼓脉冲为低电平时，延迟时间为313H，并且对每一场时间周期，延迟时间在313H和312H之间交替变化。

在合成视频输入信号采用525行扫描制的情况下，输入端43所加的是一个高电平的电视系统鉴别信号。因此，在垂直消隐周期中5H时间周期内的每一个1H时间周期内，都可以从逻辑与电路48得到10个脉冲e。在此垂直消隐周期中脉冲a为高电平。因而，在磁鼓脉冲为高电平期间内，由半导体延迟电路器件12获得的延迟时间为262H（＝313H-51H）。这是因为输出端52的垂直传送时钟脉冲φ_V1，在脉冲a为高电平的整个5H时间内，每1H时间周期可得十一个脉冲;在脉冲b为高电平的1H时间周期内可得二个脉冲;而在每个其余的1H时间周期内只有一个脉冲。如图8（Ⅰ）所示。在磁鼓脉冲为低电平的时间周期内，半导体延迟电路器件12的延迟时间为263H（＝313-50H）。这是因为垂直传送时钟脉冲在脉冲a为高电平的整个5H时间周期内，每1H时间周期内可得十一个脉冲;而在其他剩下的每1H时间周期内只得到一个脉冲，如图8（J）所示。此时，延迟时间对每一场时间周期来说在262H与263H之间交替地改变。

按照本方案，当得到小于313H的延迟时间如312H，263H或262H时，垂直传送每1H时间周期进行一次。此外，由于在NH时间周期内的特定位置（1H的特殊时间周期）上进行附加垂直传送，可以进行总计为（313-N）次垂直传送，其中N是个自然数，NH代表期望的延迟时间。而且按照本实施方案，对每一场，延迟时间是交替地在一场减0.5H和一场加0.5H之间改变。因此，当把延迟电路用于图5所示的利用场相关降低噪声的递归噪声衰减电路时，不会在再观图像中产生拖影。如果不要求改变每场的延迟时间，可以把输入端42恒定地接入一个高电平信号或者低电平信号。

下面将要说明本发明提出的视频信号延迟电路的第二种实施方案，参见图9中的垂直传送时钟脉冲发生电路33-2。在图9中，那些与图7中相应的部分均用与图7中相同的参考数字标明，关于这些部件的说明将省略。图10（A）中的垂直同步信号和图10（B）中的水平同步信号分别送入时标发生电路60。时标发生电路60产生一个脉冲号如图10（C）所示，其只有在紧接着垂直同步信号后的1H时间周期内为高电平，且其周期为一场。时标发生电路60还产生一个脉冲g如图10（D）所示，其在脉冲f的下降沿变为高电平，且有一个50H的高电平周期。当假定合成视频输入信号的波形如图11（A）所示时，脉冲发生电路61，62和63在水平消隐周期内产生脉冲h，i和j，它们在相互不同的位置上为高电平。

逻辑与电路64对脉冲f和j以及输入端43上的电视系统鉴别信号进行逻辑相乘，并把输出信号送入逻辑或电路66。逻辑与电路65对脉冲g和i以及输入端42上的磁鼓脉冲进行逻辑相乘，并将输出信号送入逻辑或电路66。逻辑或电路66得到的是逻辑与电路65和66的输出信号以及脉冲h的逻辑和。逻辑或电路66的输出信号送到输出端67，作为垂直传送时钟脉冲φ_V1。逻辑或电路66的输出信号通过一个反相器53后送到输出端68，作为垂直传送时钟脉冲φ_V3。另外，逻辑或电路66的输出信号送入延迟电路51，且延迟电路51的输出信号被送到输出端69，作为垂直传送时钟脉冲φ_V2。延迟电路51的输出信号通过一个反相器56，反相器56的输出信号送到输出端70，作为垂直传送时钟脉冲φ_V4。

在合成视频输入信号采用525行扫描制，磁鼓脉冲为高电平的情况下，输出端67上的垂直传送时钟脉冲φ_V1，在脉冲f和g为高电平的整个51H时间周期的每个1H时间周期内，可以得到二个脉冲;而在其他剩下的211H时间周期内每1H时间周期获得一个脉冲，如图10（E）所示。另一方面，当磁鼓脉冲为低电平时，垂直传送时钟脉冲φ_V1在脉冲g为高电平的整个50H时间周期的每1H时间周期内可以获得二个脉冲;而在其他剩下的212H时间周期的每1H时间周期内只获得一个脉冲。垂直传送时钟脉冲φ_V2，φ_V3和φ_V4可以类似地得到。相应地，在获得垂直传送时钟脉冲φ_V1（图10（E））的一场的时间周期内，半导体延迟电路器件12的延迟时间为262H，而在获得垂直传送时钟脉冲φ_V1（图10（F））的下一场时间周期内，延迟时间为263H。换句话说，对每一场时间周期延迟时间交替地改变。

在合成视频输入信号采用625行扫描制，磁鼓脉冲为高电平的情况下，输出端67上的垂直传送时钟脉冲φ_V1，仅在脉冲f为高电平的1H时间周期内可获得二个脉冲，而在其余的312H个时间周期内每1H时间周期得到一个脉冲，如图10（G）所示。当磁鼓脉冲为低电平时，垂直传送时钟脉冲φ_V1在整个313H个时间周期的每1H时间周期内得到一个脉冲，如图10（H）所示。垂直传送时钟脉冲φ_V2，φ_V3和φ_V4可以类似地得到。此时，在获得垂直传送时钟脉冲φ_V1（图10（G））的一场时间周期内，延迟时间是312H;而在获得垂直传送脉冲φ_V1（图10（H））的下一场时间周期内，延迟时间为313H。

按照本实施方案，当垂直传送时钟脉冲φ_V1至φ_V4每1H时间周期内得到一次时，则延迟时间为313H。当得到一个比313H小的延迟时间如312H，263H，或262H，则垂直传送时钟脉冲φ_V1至φ_V4在NH个时间周期的（2N-313）H时间周期内，对每1H时间周期可获得一次;而在其余的（313-N）H的时间周期内，对每1H可获得二次。其中N为一个自然数，NH代表所期望的延迟时间。

下面将要说明的是根据本发明的视频信号延迟电路的第三种实施方案，参见图12的系统方框图。在图12中，那些与图6中相应的部份都用与图6相同的参考数字标明，关于这些部份的说明将省略。在图12中，垂直传送时钟脉冲发生电路73将垂直传送时钟脉冲φ_V1至φ_V4送至垂直传送寄存器15₁至15m，并提供一个切换脉冲至切换电路74、水平传送输出寄存器17的输出信号被加在切换电路74的74a端，而输入端11上的合成视频输入信号加在切换电路74的746端。切换电路74有选择地使加在74a端和746端的二个信号之一通过，且切换电路74的输出信号通过低通滤波器22后送到输出端34。

如前所述，在由垂直传送时钟脉冲φ_V1至φ_V4进行垂直传送期间，不能进行水平传送。因此，在垂直传送期间，水平传送输出寄存器17的输出信号存在信号不足。此外，当对每场时间周期，延迟时间交替地在一场加0.5H和一场减0.5H之间变化时，输出信号对每二场时间周期有1H时间周期的信号不足。此现象将在后面详细说明。本方案是为补偿这种信号不足而设计的。在本方案中，垂直传送时钟脉冲发生电路73的结构如图13。本方案的修改部分，则是把图9中的垂直传送时钟脉冲发生电路33-2修改为类似于图13的结构。由于从图13中，修改的部分很容易看懂，有关修改的详细的说明将省略。

在图13中，那些与图7中相应的部分都用与图7相同的参考数字标明，且关于这些部分的说明将省略。假定合成视频输入信号的波形如图14（A），紧靠着奇数场和偶数场的垂直消隐周期。图14（B）的水平同步信号加在输入端41，图14（C）的垂直同步信号加在输入端40。如前所述，时标发生电路44根据水平和垂直同步信号产生出脉冲a和脉冲b（与图8（D）和8（E）中的脉冲a和b一致），如图14（D），14（E）所示。脉冲b被送入逻辑与电路49和76。逻辑与电路对脉冲b和一个把输入端42上的磁鼓脉冲通过反相器77进行反相得到的信号进行逻辑相乘。因此，从逻辑与电路76可以得到脉冲K，如图14（F）所示，其以每二场一次的速率，在将近1H的时间周期内为高电平。

脉冲K被送入逻辑或电路78。逻辑或电路50输出的垂直传送时钟脉冲φ_V1也被送入逻辑或电路78。逻辑或电路78得到可是脉冲K与φ_V1的逻辑和，并将其输出信号送到输出端79。由输出端79得到的逻辑或电路78的输出信号被送入切换电路74作为切换信号，见图12。切换电路74在切换信号为低电平期间，被控制选择输出加在74a端上的信号;而在切换信号为高电平期间，选择输出加在746端上的合成视频输入信号。

图14（E）所示的脉冲b的高电平周期b₁，是在磁鼓脉冲为高电平的一场时间周期内一个特殊的1H时间周期。如前所述，并参阅图8（E），8（I）和8（K），可知仅在高电平周期b₁内，获得二次垂直传送时钟脉冲φ_V1至φ_V4，并且垂直传送也进行二次。因而，延迟时间等于262H或263H。然而，在上述二次垂直传送的第一次传送期间，寄存在水平传送输入寄存器13内的信号被纵向传送一级，并且在二次垂直传送中紧跟第一次传送的第二次垂直传送期间，设有信号寄存在水平传送输入寄存器13内。因此，存在水平传送输入寄存器13内的不包含任何信息的内容，在上述第二次传送期间内，被纵向传送一级。从而，在一场时间周期之后，在水平传送输出寄存器17的输出信号中发生的信号不足部分81，表示在图14（G）内。

然而在本方案中，脉冲K在相应于信号不足部分81的时间内为高电平，切换开关74由74a端切换列746端，选择输出加在746端上的信号。因此，从切换电路74可以得到图14（A）所示合成视频输入信号，并将其送入低通滤波器22。从而，从输出端34上可以获得被延迟的合成视频输入信号，如图14（H）所示，其在相应于信号不足部分81的位置上有一个信号补偿部分82。在每1H时间周期进行一次垂直传送的期间内，同样也要造成类似的信号不足。然而，在垂直传送时钟脉冲φ_V1是由逻辑或电路50产生出来的期间内，切换电路74按照逻辑或电路78的输出脉冲切换到746端上，使得信号不足可以按前面所述的类似的方式得以补偿。实际上，在每1H时间周期进行的垂直传送期间无需进行信号不足补偿，因为垂直传送是在水平消隐周期内进行的。每二场进行一次信号不足补偿就足以了。

在延迟时间不是每场都改变的情况下，将不发生每二场出现一次的水平同步信号和其他类似的信号不足。在水平消隐周期进行的1H时间周期的垂直传送仅会出现，例如缺少封闭电平。因此，根据本发明的视频信号延迟电路的第四种实施方案（见图15），用封闭电平发生器83的输出电压来代替合成视频输入信号加在切换电路74的746端上。封闭电平发生器83的输出电压对应于封闭电平，并且是常值电压。在前述垂直传送期间，切换电路74选通此常值电压。

在第三种和第四种实施方案中可以看出，通过把垂直传送寄存器15₁至15m的每一个做成624级，去掉图7中所示的脉冲发生电路46和逻辑与电路49（或恒定保持逻辑与电路49的门处于封锁状态），并提供一个在1H时间周期内产生20个脉冲的脉冲发生电路来代替脉冲发生电路47，或者与其并列，则可以得到625H或者525H的延迟时间。另一方面，在垂直传送寄存器15₁至15m的每一个都有624级的情况下，通过在525H时间周期中100H时间周期内进行二次垂直传送，而在其他425H时间周期内进行一次垂直传送，能够得到525H的延迟时间。

下面将说明根据本发明的视频信号延迟电路的第五种实施方案，参阅图16和图17。在图16中，那些与图1中相应的部分均用与图1相同的参考数字标明，有关这些部分的说明也将省略。在图16中，图17（A）所示的合成视频输入信号通过水平同步信号分离电路18后，被送入水平传送输入时钟脉冲发生电路85，垂直传送输入门脉冲发生电路86，垂直传送输出门脉冲发生电路87，水平传送输出时钟脉冲发生电路88以及垂直传送时钟脉冲发生电路21。由水平传送输入时钟脉冲发生电路85可以得到水平传送输入时钟脉冲φ_HI（图17（B）），以及与水平传送输入时钟脉冲φ_HI相位相反的脉冲 φ_HI（未画出）。φ_HI和 φ_HI分别都送入水平传送输入寄存器13，作为具有不同相位的二个时钟脉冲。水平传送输入寄存器13和水平传送输出寄存器17分别有m级，且除水平消隐周期内一个特定的时间周期外，1H时间周期内产生m个水平传送输入时钟脉冲φ_HI。

对合成视频输入信号以水平传送输入时钟脉冲φ_HI和 φ_HI的水平传送频率进行采样，所得采样信息寄存在水平传送输入寄存器13的m级内，并且并行地通过垂直传送输入门14。此门由脉冲发生电路86产生的垂直传送输入门脉冲φ_GI打开。垂直传送输入门14送出的信息又送入m列垂直传送寄存器15₁至15m。垂直传送输入门脉冲φ_GI在每1H时间周期内产生一次，如图17（C）所示。并且在不产生水平传送输入时钟脉冲φ_HI的时间周期内产生，如图17（B）。图17（D）至图17（G）所示垂直传送时钟脉冲φ_V1至V₄，作为4个具有不同相位的时钟脉冲，送入垂直传送寄存器15₁至15m。每1H时间周期产生一次来进行垂直传送。前面所说的工作情况与图1中所示的传统电路的工作情况基本相同。

在本实施方案中，垂直传送输出门脉冲φ_G0的相位要比图17（C）中所示的垂直传送输入门脉冲φ_G1超前T秒，如图17（H）所示。其中T大于零，小于1H。φ_G0由垂直传送输出门脉冲发生电路87产生，并送入垂直传送输出门16。而且，水平传送输出时钟脉冲φ_H0的相位要比图17（B）所示的水平传送输入时钟脉冲φ_HI超前T秒，如图17（I）所示。φ_H0由水平传送输出时钟脉冲发生电路88产生。相应地，可以从水平传送输出寄存器16得到图17（J）所示的合成视频信号，其时标比通常的时标超前T秒，由此可得（262H-T）的延迟时间。

根据本方案，经过（262H-T）延迟时间的合成视频信号被送入低通滤波器22。所以当T的值选择为低通滤波器22和耦合在半导体延迟电路器件12输入级的用于消除混迭噪声的低通滤波器（未画出）延迟时间的总和时，考虑到这些低通滤波器的延迟时间，从输出端23就可以得到经过精确262H延迟的合成视频信号。

下面将说明根据本发明提出的视频信号延迟电路的第六种实施方案。参阅图18和19。在图18中，那些与图1中相应的部分均按图1中相同的参考数字标明，关于这些部分的说明也将省略。在本方案中，1H时间周期内产生的水平传送时钟脉冲的个数要大于水平传送输入寄存器13和输出寄存器17中相应的级数m。在图18中，从合成视频输入信号（图19（A））中分离出来的水平同步信号送入水平传送时钟脉冲发生电路90。水平传送时钟脉冲发生电路90产生一个水平传送时钟脉冲φ_H（图19（B））以及一个与水平传送时钟脉冲φ_H相位相反的脉冲（未画出），并将这些水平传送时钟脉冲送入水平传送输入寄存器13和输出寄存器17。

垂直传送门脉冲发生电路20产生的门脉冲φ_G（图19（C））接到垂直传送输入门14和输出门16上。图19（D）至图19（G）所示的垂直传送时钟脉冲φ_V1至φ_V4是由垂直传送时钟脉冲发生电路21产生的，并将其送入垂直传送寄存器15₁至15m。

假定水平传送时钟脉冲φ_H的周期为1/Nf_H，其中f_H表示合成视频输入信号的水平扫描频率。当假定用水平传送时钟脉冲φ_H在1H时间周期内的有效水平传送周期用T_A表示，相位超前时间用T_B表示，不产生水平传送时钟脉冲的垂直传送时间周期用T_C表示，则下列等式（1）成立：

T_A+T_B+T_C＝l/f_H……（1）

此外，有效水平传送周期T_A可以通过水平传送输入寄存器13和输出寄存器17的级数m用下面的等式（2）表示：

T_A＝m/N·f_H……（2）

当假定要造成超前时间T_B，需要n个脉冲，则下面等式（3）成立：

T_B＝n/Nf_H……（3）

由等式（1）和等式（2），可得下面的等式（4）

N＝（m/Nf_H）/〔（l/f_H）-（T_B+T_C）〕……（4）

当T_B近似等于2微秒，T_C等于1.5微秒，并将T_B和T_C的值代入等式（4）中，且m等于445时，N近似等于471。当N等于471时，可从等式（3）计算出n等于14.82。如果假定n等于15，m+n等于460，由N-（m+n）可以看出在T_C内缺少11个脉冲（T_C此时为1.5微秒）。在此T_C内不产生水平传送时钟脉冲。如图19（B）所示，此时有效水平传送周期T_A近似等于60微秒，在T_A周期内可得到的水平传送时钟脉冲个数为445，而在相位超前时间T_B内（此时近似等于2微秒）的水平传送时钟脉冲个数为15。另外，在不产生水平传送时钟脉冲的垂直传送期间，在时间周期T_C内缺少11个水平传送脉冲。

如前所述，用水平传送时钟脉冲φ_H和 φ_H对合成视频输入信号进行采样所得到的采样数据暂时寄存在水平传送输入寄存器13内。每当一个φ_H脉冲和一个 φ_H脉冲送入水平传送输入寄存器13，寄存的采样数据就会不断地向右移动（对应于图18）。当m个φ_H脉冲和m个 φ_H脉冲送入水平传送输入寄存器13时，也即当445个φ_H脉冲和445个 φ_H脉冲送入水平传送输入寄存器13时，所有445个采样值就全都存储在水平传送输入寄存器13的所有的级内。然而，正像前面所说过的，在1H时间周期的T_A+T_B个时间周期期间，产生出460个φ_H脉冲和460个 φ_H脉冲。因此，在445个φ_H脉冲和445个 φ_H脉冲送入水平传送输入寄存器13后，又有15个φ_H脉冲和15个 φ_H脉冲送入水平传送输入寄存器13。因此，在寄存在水平传送输入寄存器13的445级内的采样值中，前15个采样值被丢掉（破坏），而15个新的采样值又存入水平传送输入寄存器13。从而，当460个φ_H脉冲和460个 φ_H脉冲送入水平传送输入寄存器13时，有445个采样值存在水平传送寄存器13的所有级内。此445个采样值不包括460个采样值的前15个采样值，而此15个采样值与合成视频输入信号的1H时间周期内的信号信息有关。

向水平传送输入寄存器13提供脉冲φ_H和 φ_H要在T_C期间内打断，且根据垂直传送门脉冲φ_G要将垂直传送输入门14打开。因此，此445个采样数据要通过垂直传送输入门14，并行地送入垂直传送寄存器15₁至15m。寄存在垂直传送寄存器15₁至15m的第一个单元内的445个采样值，根据送到垂直传送寄存器15₁至15m上的4个垂直传送时钟脉冲φ_V1至φ_V4，以每1H时间周期一次，不断地纵向移动。在垂直传送寄存器15₁至15m内进行262次纵向传送之后，此445个采样值通过垂直传送输出门16，并行地送入水平传送输出寄存器17。暂存在水平传送输出寄存器17内的445个采样值，根据水平传送时钟脉冲φ_H和φ_H，不断地向右移动（对应于图18）。由水平传送输出寄存器17串行得到此445个采样数据，并将其加到切换电路92的92a端。存放在水平传送输出寄存器17内的445个采样值中，由水平传送输出寄存器17获得的第一个采样值，是时间周期T_B以后的采样值，即是460个采样值中的第16个采样值。此460个采样值包含了合成视频输入信号在1H时间周期内的信号信息。在此之后由水平传送输出寄存器17串行得到的采样值分别为第17个采样值，第18个采样值，……第460个采样值。因此，图19（H）所示的合成视频信号（采样值序列），经过了（262H-T_B）延迟之后，从水平传送输出寄存器17的输出端得到。

可以从本方案前面的说明知道，在包含合成视频输入信号1H时间周期内信号信息的460个采样值中，在垂直传送期间的T_C时间周期内以及在紧接着T_C时间周期的T_B时间周期内，前15个采样值从水平传送输出寄存器17的输出信号中丢失了，如图19（H）所示。下面将说明补偿这种信号不足。在图18中，一个相应于封闭电平的恒值电压由封闭电平发生器93加到切换电路92的92a端。时标发生电路91产生一个如图19（I）所示的脉冲，其在相应于T_B+T_e内有信号丢失的时间周期内为高电平。此时，时间周期T_C+T_B等于3.5微秒，对应于26个φ_H或 φ_H脉冲。时标发生电路91的输出脉冲加在切换电路92上作为切换脉冲，且切换电路92在切换脉冲为低电平期间被控制选通加在92a端上的信号，而在切换脉冲为高电平期间选通加在926端上的信号。

通常，切换电路92选通水平传送输出寄存器17的经过延迟的合成视频输出信号，并将其送到输出端94。在信号不足期间，图19（Ⅰ）所示脉冲为高电平，切换电路92选通封闭电平发生器93的恒定输出电压，并将其送到输出端94。从而，从输出端94可以获得一个经过信号失落补偿的，被延迟了（262H-T_B）的合成视频信号，如图19（J）所示。

在图16的第五种实施方案中，水平传送输入时钟脉冲φ_HI和 φ_HI的相位比水平传送输出时钟脉冲φ_H0和 φ_H0的相位，垂直传送输入门脉冲φ_GI的相位比垂直传送输出门脉冲φ_G0的相位，可以分别推迟一个T。此时能够得（262H+T）的延迟时间。当相位滞后T选择为接近1H时，就能够得到基本包括低通滤波器延迟时间在内的所期望的延迟时间。此外，在第六种方案中，信号不足的时间周期稍大一些，垂直传送门脉冲φ_GI和φ_G0无需有一个相对相位差，而只需将水平传送输出时钟脉冲φ_H0和 φ_H0的相位相对于水平传送输入时钟脉冲φ_HI和 φ_HI的相位超前或滞后就可以了。

在图16中的低通滤波器22的输入或输出级上可以加上一个切换电路。此时，切换电路一般选通水平传送输出寄存器17的输出信号，仅在垂直传送周期内选通一个恒值电压（与封闭电平对应）或者选通合成视频输入信号。因此，能够补偿垂直传送期间内的信号不足。

然而，加像图18中切换电路92以及其他类似的电路这样的信号不足补偿装置不是最根本的。要获得一个理想的延迟时间这一最初目标，此时也能够达到，但再观图象的图像质量可能要稍稍变坏。另外，在时间周期T_B很小时，图18所示系统可以设计为在有信号不足时间周期内选通合成视频输入信号，而不选封闭电平发生器93的输出电压。

下面将要说明水平传送时钟脉冲发生电路19的实施方案，其能使低通滤波器22的电路结构得以简化。图20是水平传送时钟脉冲发生电路19的第一种实施方案的电路图。在图20中，将要被延迟的合成视频输入信号中的水平同步信号加在输入端95上。水平同步信号被送入1/2分频器96进行1/2分频，同时还被送入振荡器97作为复位脉冲。假定水平同步信号的波形如图21（A），分频器96的输出信号则变为对称方波如图21（B），其在水平同步信号的每每上升沿翻转，且周期为2H。

振荡器97产生脉冲的重复频率与水平传送时钟脉冲的频率相同。振荡器97通过加在其复位端R上的水平同步信号的上升沿强制复位。当振荡器97复位时，其输出信号被强制变到低电平。振荡器97复位以后又重新起动产生一系列恒定周期的脉冲。因而，振荡器97的输出信号是如图21（C）所示的一系列脉冲，对应于水平同步信号上升沿的地方恒为低电平，且相位与水平同步信号相同。振荡器97输出的脉冲序列送入一个双输入异或电路98的一个输入端上。分频器96的输出信号送入异或电路98的另一个输入端。因此，图21（D）所示的脉冲序列可从异或电路98得到。

由图21（D）可以看出，异或电路98输出的脉冲序列波形每1H时间周期反相一次。异或电路98的输出脉冲序列可由输出端99得到，并作为水平传送时钟脉冲φ_H。异或电路98的输出脉冲序列还通过一个反相器100，反相器100的输出信号送到输出端101上作为水平传送时钟脉冲 φ_H。水平传送时钟脉冲φ_H和 φ_H的相位每1H时间周期变一次，并且水平传送时钟脉冲φ_H和 φ_H的频率与合成视频输入信号中的水平扫描频率f_H是相互交错的。因此，尽管水平传送时钟脉冲φ_H和 φ_H作为串扰信号漏入经过延迟后的合成视频信号，此串扰信号的频率成分在再观图像中基本上是看不出来的。从而，低通滤池器22可以采用一个较便宜的，与传统电路中使用的低通滤波器相比频带更宽一些，截止频率特性更平滑一些的低通滤波器。

下面将说明水平传送时钟脉冲发生电路19的第二种实施方案，参阅图22。在图22中，那些与图20中相应的部分都采用图20中的参考数字标明，关于这些部分的说明也将省略。在图22中，振荡器97产生的脉冲序列分别送入双输入逻辑与电路102的一个输入端以及双输入逻辑非与电路103的一个输入端。分频器96的输出脉冲分别送入逻辑与电路102的另一个输入端以及逻辑非与电路103的另一个输入端。在分频器96的输出脉冲为高电平的1H时间周期内，逻辑与电路102的输出信号与振荡器97的输出脉冲序列相同，而逻辑非与电路103的输出信号恒为低电平。反之，在分频器96的输出脉冲为低电平的1H时间周期内，逻辑与电路102的输出信号恒为低电平，而逻辑非与电路103的输出信号变为与振荡器97的输出脉冲序列相同。

逻辑与电路102和逻辑非与电路103的输出信号送入逻辑或电路104。因此，由逻辑或电路104可以列图21（D）所示的脉冲序列，其与振荡器97输出脉冲序列的重复频率相同，且其相位每1H时间周期反相一次。逻辑或电路104的输出脉冲送到输出端97作为水平传送时钟脉冲φ_H。此外，逻辑或电路104的输出脉冲通过反相器100，反相器100的输出送到输出端101上作为水平传送时钟脉冲 φ_H。

振荡器97可以设计成使其产生的信号频率与水平传送时钟脉冲频率有关。因此，所期望的水平传送时钟脉冲频率可以通过把振荡器97的输出信号送入一个分频器或者一个传频器而得到。

本发明不只限于上述这些实施方案，但各种不同的变化和修改均不会超出本发明的范围。

Claims (16)

1、视频信号延迟电路包括一个被串行提供合成视频输入信号的水平传送输入寄存器。其根据加入的水平传送输入时钟脉冲横向传送用水平传送输入时钟脉冲对合成视频输入信号进行采样而获得的采样数据；一个垂直传送输入门，由所说水平传送输入寄存器向其並行提供采样数据。其用于在所说水平传送输入寄存器不进行水平传送期间内传送采样数据；若干列由所说垂直传送门提供采样数据的垂直传送寄存器，每一列所说垂直传送寄存器具有固定的级数。並根据垂直传送时钟脉冲不断地纵向传送输入其内的采样数据；一个垂直传送输出门。用于选通所说垂直传送寄存器各列的並行输出数据；一个水平传送输出寄存器，用于暂存所说垂直传送输出门的並行输出数据，並根据水平传送输出时钟脉冲横向传送暂存的数据，由此串行产生经过延迟的合成视频信号；一个水平传送时钟脉冲发生电路，根据合成视频输入信号中的水平同步脉冲，产生水平传送输入时钟脉冲和输出时钟脉冲，並将水平传送输入时钟脉冲和输出时钟脉冲分别提供给所说水平传送输入寄存器和水平传送输出寄存器；本电路的特征在于还提供：一个垂直传送时钟脉冲发生电路，其根据合成视频输入信号内的水平和垂直同步信号产生垂直传送时钟脉冲，如果所说垂直传送时钟脉冲发生电路以合成视频输入信号中的每一水平扫描周期一次的速率将垂直传送时钟脉冲送入所说垂直传送寄存器，所说水平传送输出寄存器将产生经过M个水平扫描周期延迟的合成视频信号。M是一个大于1的自然数，如果所说垂直传送时钟脉冲发生电路以合成视频输入信号中的每一水平扫描周期一次的速率以及在N个水平扫描周期内的特定位置上一次成多次的速率。将垂直传送时钟脉冲送入所说垂直传送寄存器。所说水平传送输出寄存器将产生经过N个水平扫描周期延迟的合成视频信号，其中N是小于M的自然数；一个垂直传送门脉冲发生电路，用于产生垂直传送输入门脉冲和输出门脉冲，其与根据合成视频输入信号中的水平和垂直同步信号由所说垂直传送时钟脉冲发生电路产生的垂直传送输出时钟脉冲同相位，且将垂直传送输入门脉冲送入所说垂直传送输入门、将垂直传送输出门脉冲送入所说垂直传送输出门。

2、如权利要求1的视频信号延迟电路，其特征在于，如果用所说视频信号延迟电路获N个水平扫描周期的延迟时间。所说垂直传送时钟脉冲发生电路还在合成视频输入信号的垂直消隐周期内，产生（M-N）次垂直传送时钟脉冲。

3、如权利要求1的视频信号延迟电路，其特征在于，M等于合成视频输入信号的一场加半个水平扫描周期，N等于合成视频输入信号的一场减半个水平扫描周期，所说垂直传送时钟脉冲发生电路产生垂直传送时钟脉冲，使得所说视频信号延迟电路的延迟时间交替地在M个水平扫描周期和N个水平扫描周期之间切换。

4、如权利要求1的视频信号延迟电路，其特征在于，N等于第一个值N₁，或者等于第二个值N₂，所说第一个值N₁等于合成视频输入信号的一场加半个水平扫描周期，所说第二个值N₂等于合成视频输入信号的一场减半个水平扫描周期，所说垂直传送时钟脉冲发生电路产生垂直传送时钟脉冲，使得对每一场时间周期，所说视频信号延迟电路的延迟时间可以交替地在N₁个水平扫描周期和N₂个水平扫描周期之间切换。

5、如权利要求1的视频信号延迟电路，其特征在于，所说垂直传送脉冲发生电路在合成视频输入信号的N个水平扫描周期中的（2N-M）个水平扫描周期内，以合成视频输入信号的每一个水平扫描周期一次的速率产生垂直传送时钟脉冲，而在其余（M-N）个水平扫描周期内，以每一个水平扫描周期二次的速率产生垂直传送时钟脉冲，此时由所说视频信号延迟电路可获得N个水平扫描周期的延迟时间，其中N为大于M/2，小于M的自然数。

6、如权利要求5的视频信号延迟电路，其特征在于，M等于合成视频输入信号的一场加半个水平扫描周期，N等于合成视频输入信号的一场减半个水平扫描周期，所说垂直传送时钟脉冲发生电路产生垂直传送时钟脉冲，使得对每一场时间周期，所说视频信号延迟电路的延迟时间交替地在M个水平扫描周期与N个水平扫描周期之间切换。

7、如权利要求5的视频信号延迟电路，其特征在于，N等于第一个值N₁，或者等于第二个值N₂，所说第一个值N₁等于合成视频输入信号的一场加半个水平扫周期，所说第二个值N₂等于合成视频输入信号的一场减半个水平扫描周期，所说垂直传送时钟脉冲发生电路产生垂直传送时钟脉冲，使得对每一场时间周期，所说视频信号延迟电路的延迟时间交替地在N₁个水平扫描周期与N₂个水平扫描周期之间切换。

8、如权利要求1的视频信号延迟电路，其特征在于还提供了切换电路装置，其第一个端所输入的为所说水平传送输出寄存器的输出信号，第二个端所输入的为一个恒定电压或者合成视频输入信号，所说切换电路装置一般是选通所说水平传送输出寄存器的输出信号，所说切换电路装置至少在进行垂直传送的时间周期内选通恒定电压或者合成视频输入信号。

9、如权利要求8的视频信号延迟电路，其特征在于，所说切换电路装置，在所说水平传送输出寄存器的被延迟过的合成视频输出信号中存在信号不足的时间周期内，选通恒定电压或者合成视频输入信号，信号不足每二场时间周期发生一次，此时由所说水平传送输出寄存器所得到的经过延迟的合成视频信号的延迟时间按每一场的时间周期交替地切换。

10、如权利要求1的视频信号延迟电路，其特征在于，所说水平传送时钟脉冲发生电路包括一个振荡器，其产生的脉冲重复频率与水平传送时钟脉冲的脉冲有关，所说振荡器被合成视频输入信号中的水平同步信号强制复位，所说振荡器的输出脉冲和合成视频输入信号中的水平同步信号均送入门电路装置，用以产生重复频率与水平传送时钟脉冲频率相同的脉冲，但其相位则按合成视频输入信号的每个水平扫描周期反相一次，所说门电路装置的输出脉冲作为水平传送时钟脉冲。

11、视频信号延迟电路包括一个被串行提供以合成视频输入信号的水平传送输入寄存器，其根据加入的水平传送输入时钟脉冲横向传送利用水平传送输入时钟脉冲对合成视频输入信号进行采样而获得的采样数据;一个垂直传送输入门，由所说水平传送输入寄存器向其並行提供采样数据，其用于在所说水平传送寄存器不进行水平传送期间传送采样数据;若干列由所说垂直传送门提供采样数据输入的垂直传送寄存器，每一列所说垂直传送寄存器都具有固定的级数，並根据垂直传送时钟脉冲不断地纵向传送输入其内的采样数据;一个垂直传送输出门，用于选通所说垂直传送寄存器各列的並行输出数据;一个水平传送输出寄存器，用于暂有所说垂直传送输出门的並行输出数据，並根据水平传送输出时钟脉冲横向传送暂存的数据，由此串行产生经过延迟的合成视频信号;一个垂直传送时钟脉冲发生电路，利用合成视频输入信号中的水平同步信号产生垂直传送时钟脉冲，当所说垂直传送时钟脉冲发生电路向所说垂直传送寄存器以合成视频输入信号的每个水平扫描周期一次的速率产生垂直传送时钟脉冲时，所说水平传送输出寄存器将产生经过M个水平扫描周期延迟的合成视频信号，其中M是一个大于1的自然数;垂直传送输入门和输出门脉冲发生电路，根据合成视频输入信号中的水平同步信号分别产生垂直传送输入门和输出门脉冲，並将垂直传送输入门脉冲送入所说垂直传送输入门，将垂直传送输出门脉冲送入所说垂直传送输出门，本电路的特征在于其提供了：水平传送输入时钟脉冲发生电路和水平传送输出时钟脉冲发生电路，其利用合成视频输入信号中的水平同步信号分别产生水平传送输入时钟脉冲和输出时钟脉冲，並将其分别送入所说水平传送输入寄存器和输出寄存器，並且所说水平传送输出时钟脉冲发生电路产生的水平传送输出时钟脉冲，在相位上比水平传送输入时钟脉冲超前或者滞后一个t时间周期，其中t小于一个水平扫描周期。

12、如权利要求11的视频信号延迟电路，其特征在于，所说垂直传送输出门脉冲发生电路产生的垂直传送输出门脉冲，在相位上比垂直传送输入门脉冲超前或者滞后。

13、如权利要求11的视频信号延迟电路，其特征在于还提供了切换电路装置，其第一个端输入所说水平传送输出寄存器的输出信号，其第二个端输入一个恒定电压或者合成视频输入信号，所说切换电路装置一般选通所说水平传送输出寄存器的输出信号，而至少在进行垂直传送期间还要选通恒定电压或者合成视频输入信号。

14、视频信号延迟电路包括一个串行提供以合成视频输入信号的水平传送输入寄存器，其根据水平传送输入时钟脉冲横向传送利用水平传送输入时钟脉冲对合成视频输入信号进行采样而获得的采样数据;一个垂直传送输入门，由所说水平传送输入寄存器向其並行提供采样数据，其用于在所说水平传送寄存器不进行水平传送期间传送采样数据;若干列由所说垂直传送门提供采样数据输入的垂直传送寄存器，每一列所说垂直传送寄存器都具有固定的级数，並根据垂直传送时钟脉冲不断地纵向传送输入其内的采样数据;一个垂直传送输出门，用于选通所说垂直传送寄存器各列的並行输出数据：一个水平传送输出寄存器，用于暂存所说垂直传送输出门的並行输出数据，並根据水平传送输出时钟脉冲横向传送暂存的数据，由此串行产生经过延迟的合成视频信号;一个垂直传送时钟脉冲发生电路，利用合成视频输入信号中的水平同步信号产生垂直传送时钟脉冲，当所说垂直传送时钟脉冲发生电路向所说垂直传送寄存器以合成视频输入信号的每个水平扫描周期一次的速率提供垂直传送时钟脉冲时，所说水平传送输出寄存器将产生经过M个水平扫描周期延迟的合成视频信号，其中M是一个大于1的自然数;一个垂直传送门脉冲发生电路，利用合成视频输入信号中的水平同步信号产生垂直传送输入门和输出门脉冲，並将垂直传送输入门脉冲送入所说垂直传送输入门，将垂直传送输出门脉冲送入所说垂直传送输出门，本电路的特征在于还提供：一个水平传送时钟脉冲发生电路，其利用合成视频输入信号中的水平同步信号，在所说垂直传送寄存器不进行垂直传送的时间周期内，产生出脉冲个数多于所说水平传送输入寄存器和输出寄存器级数的脉冲，並将此时钟脉冲作为水平传送输入时钟脉冲和输出时钟脉冲分别送入所说水平传送输入寄存器和输出寄存器。

15、如权利要求14的视频信号延迟电路，其特征在于还提供了一个切换电路装置，其第一端输入所说水平传送输出寄存器的输出信号，第二端输入一个恒定电压或者合成视频输入信号，所说切换电路装置一般选通所说水平传送输出寄存器的输出信号，而在进行垂直传送期间以及在产生的水平传送时钟脉冲的个数大于所说水平传送输入寄存器和输出寄存器级数的时间周期内，所说切换电路装置则选通恒定电压或者合成视频输入信号。

16、如权利要求14的视频信号延迟电路，其特征在于，所说水平传送时钟脉冲发生电路包括振荡器，其产生的脉冲重复频率与水平传送时钟脉冲的频率有关，所说振荡器被合成视频输入信号中的水平同步信号强制复位，所说振荡器的输出脉冲的及合成视频输入信号中的水平扫描信号一同送入门电路装置，产生重复频率与水平传送时钟脉冲频率相等的脉冲，此脉冲的相位则按合成视频输入信号中的每个水平扫描周期反相一次，所说门电路装置的输出脉冲作为水平传送时钟脉冲。

Images