CN100495665C - 电路板制造方法 - Google Patents
电路板制造方法 Download PDFInfo
- Publication number
- CN100495665C CN100495665C CNB2006101155999A CN200610115599A CN100495665C CN 100495665 C CN100495665 C CN 100495665C CN B2006101155999 A CNB2006101155999 A CN B2006101155999A CN 200610115599 A CN200610115599 A CN 200610115599A CN 100495665 C CN100495665 C CN 100495665C
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit board
- metal level
- metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
一种电路板制造方法包括下列步骤:首先,提供一基板,该基板具有复数个贯穿孔;接着,无电电镀一第一金属层于基板表面及贯穿孔表面;然后,电镀一第二金属层于第一金属层之上;接着,图案化第二金属层及第一金属层,以形成一图案化线路层;最后,电镀一第三金属层于图案化线路层之上。
Description
技术领域
本发明涉及一种电路板制造方法,特别是关于一种以两次电镀方式形成一具有线路图案的电路板的制造方法。
背景技术
半导体元件的制作过程分为前段工程与后段工程。两者是以将晶圆(Wafer)切割为芯片(Chip)为界,在此之前为前段工程,在此之后为后段工程。后段工程将芯片封装后形成一封装结构(Package structure)。封装结构利用芯片固着技术及微细连接技术,将芯片及其它构成要素在一电路板上布置、固定及连接,引出接脚,并利用可塑性绝缘材料予以封装固定,装配成完整的系统。
在封装结构中,电路板的作用为搭载、固定电子元件,利用其表面或内部形成的线路图形,进行电路连接,同时兼具导热、隔离及保护元件的作用。以下结合附图详细说明现有的电路板制造过程。
图1A~1G为现有的电路板制造流程图。首先,如图1A所示,提供一基板190。基板190包括铜层191及绝缘层192。
接着,如图1B所示,表面触媒处理并无电电镀一第一金属层110。第一金属层110是作为后续电镀的电极端。
然后,如图1C所示,以第一金属层110为一电极端,全面电镀一第二金属层120于第一金属层110之上。在此步骤中,第二金属层120具有电路板所需要的线路图案的厚度。
接着,如图1D所示,贴附一光阻层150干膜于第二金属层120之上。
然后,如图1E所示,依据所需的线路图形图案化光阻层150。
接着,如图1F所示,以图案化后的光阻层150为屏蔽,蚀刻(Etching)第二金属层120、第一金属层110及表面的铜层191,以形成一图案化线路层140。
然后,如图1G所示,移除光阻层150。至此即形成一具有线路图案的电路板100。
其中,在图1F所示的蚀刻制程中,一般均需要考虑几项参数:蚀刻的材料、蚀刻速率、蚀刻时间、蚀刻厚度与蚀刻选择性、蚀刻液浓度。蚀刻速率的关系式为:蚀刻速率=蚀刻厚度÷蚀刻时间。蚀刻选择性是指不同材料间的蚀刻速率比率,特别是我们想移除的第二金属层120、第一金属层110及铜箔191,以及我们不想移除的绝缘层192。一般而言,蚀刻制程可分为等向性蚀刻(Isotropic etching)及非等向性蚀刻(Anisotropic etching)。等向性蚀刻一般具有较高的蚀刻选择性,例如湿蚀刻(Wet etching)。反之,非等向性蚀刻具有较低的蚀刻选择性,例如干蚀刻(dryetching)。
在形成图案化线路层140的步骤中,是以等向性蚀刻的方式进行蚀刻。
请参考图2A~2C,其为图1F所示的蚀刻过程示意图。如图2A所示,等向性蚀刻并不仅朝下蚀刻,也有可能朝光阻层150下方的金属层横向蚀刻。在蚀刻过程中,光阻层150下方的部分第二金属层120、第一金属层110及基板190的表面铜层191也受到横向蚀刻,而形成较大的线路间隙D140,如图2C及1G所示。更有可能使得宽度较小的部分线路层140经由横向蚀刻后消失。
因此,现有的电路板制造方法,无法有效控制线路间隙扩大的问题。并且,由于宽度较小的部分线路层经由横向蚀刻后可能会消失,从而使得电路板的精密度受到极大限制。
因此,极有必要提供一种创新的电路板制造方法,以克服上述现有技术存在的缺点。
发明内容
本发明的目的在于提供一种电路板制造方法,其利用两次电镀制程来形成线路层,从而使得电路板获得较佳的精密度。
为实现上述目的,本发明提供一种电路板制造方法,包括如下步骤:首先,提供一基板,该基板具有复数个贯穿孔。接着,无电电镀一第一金属层于基板表面及贯穿孔表面。然后,电镀一第二金属层于第一金属层之上。接着,图案化第二金属层及第一金属层,以形成一图案化线路层。然后,电镀一第三金属层于图案化线路层之上。
与现有技术相比,本发明电路板制造方法利用两次电镀第二金属层及第三金属层的方式,可减缓横向蚀刻的现象,从而避免产生线路间隙扩大或线路消失的现象。
以下结合附图与实施例对本发明作进一步的说明。
附图说明
图1A~1G为现有的电路板制造方法的流程图;
图2A~2C为图1F所示蚀刻过程的示意图;
图3为依照本发明较佳实施例的电路板制造方法的流程图;
图4A~4H为图3中各步骤的示意图;以及
图5为图案化线路层这一步骤的子步骤流程图。
具体实施方式
有关本发明的详细说明及技术内容,现就结合附图说明如下:
请同时参照图3及图4A~4H,其中图3为依照本发明较佳实施例的电路板制造方法的流程图,图4A~4H为图3中各步骤的示意图。在本实施例中,电路板是用以作为承载一芯片(Chip)的封装基板(package substrate)。然而,其它用途的电路板也可应用本发明的制造方法,上述电路板的用途并非用以限制本发明的技术范围。
首先,在图3的步骤S1中,如图4A所示,提供一基板290,该基板290具有复数个贯穿孔293。在本实施例中,基板290包括铜层291、绝缘层292及贯穿孔293。基板290为一双层板或多层板,并具有至少一内层线路层。贯穿孔293贯穿基板290上下表面的铜层291。
在此步骤中,形成基板290这一步骤包括:形成铜层291于基板表面290a;以及形成贯穿孔293贯穿基板290及铜层291。形成贯穿孔293的方法可以是雷射钻孔或机械钻孔。据此,在此步骤的贯穿孔293的孔壁尚未有任何导电薄膜,并且铜层291不具有任何线路图案。
接着,在图3的步骤S2中,如图4B所示,无电电镀一第一金属层210于基板表面290a及贯穿孔表面293a。第一金属层210用以作为后续电镀的电极端。第一金属层210的材料为一导电金属,例如铜(Cu)或镍金(Ni/Au)合金。
由于第一金属层210仅用以作为后续电镀用的电极端,并且无电电镀第一金属层210的方式相当地缓慢。因此,在此步骤中,仅形成薄薄的一层第一金属层210以作为后续电镀用的电极端即可。
然后,在图3的步骤S3中,如图4C所示,电镀一第二金属层220于第一金属层210上。在此步骤中,是以第一金属层210作为一电极端,电镀第二金属层220于第一金属层210上。
接着,在图3的步骤S4中,如图4D~4G所示,图案化第二金属层220及第一金属层210,以形成一图案化线路层240。其中,形成图案化线路层240这一步骤进一步包括以下子步骤:
请参照图5,其为图案化线路层这一步骤的子步骤流程图。在图5的步骤S41中,如图4D所示,形成一光阻层250于第二金属层220上。
接着,在图5的步骤S42中,图案化光阻层250。
然后,在图5的步骤S43中,以图案化的光阻层250为屏蔽,蚀刻(Etching)第一金属层210、第二金属层220及表面的铜层291,以形成图案化线路层240。
在本实施例中,第一金属层210、第二金属层220、基板290表面的铜层291的材料为铜(Cu)或镍金(Ni/Au)合金,并且绝缘层292的材料为有机材料。在步骤S43中,采用对于金属与有机材料选择性较佳的等向性蚀刻方式进行蚀刻,可避免绝缘层蚀刻。在等向性蚀刻过程中,一般均伴随有横向蚀刻的发生。
其中,横向蚀刻的程度与蚀刻时间成正比。而蚀刻时间等于蚀刻速率乘上欲蚀刻的厚度。第二金属层220的厚度越薄,则所需的蚀刻时间越短,可有效减少横向蚀刻的程度。
接着,在图3的步骤S5中,如图4H所示,电镀一第三金属层230于图案化线路层240上。在此步骤中,是以图案化线路层240为一电极端,电镀第三金属层230覆盖于图案化金属层240之上。至此,便形成本实施例的电路板200。其中,第三金属层230的材料为铜(Cu)或镍金(Ni/Au)合金。
如上述步骤S3及步骤S5所述,在本发明电路板制造方法中,是将线路层两次电镀第二金属层220及第三金属层230。其中,在形成图案化线路层240的步骤S4中,仅蚀刻第二金属层220、第一金属层210及铜层291。第二金属层220厚度较薄,因此所需的蚀刻时间较少,使得横向蚀刻的程度也较轻微。
此外,在步骤S5中,还电镀一第三金属层230于蚀刻后的图案化线路层240之上。不仅可获得电路板所需的线路图案的厚度,还可填补部分横向蚀刻的图案化线路层240。使得在电路板200的制造过程中,可避免在图案化线路层240发生线路间隙D240扩大这一现象,并且避免部分线路图案消失。
另外,在图3的步骤S3及步骤S5中,电镀第二金属层220及电镀第三金属层230的厚度可依据不同情况进行调整,以使第二金属层220与第三金属层230的厚度之和达到电路板200所需的线路图案的厚度。
根据以上实施例,虽然本发明电路板是以承载芯片用的封装基板为例作说明,但是本发明的电路板也可以是印刷电路板或各种电路板。只要是利用两次电镀,以达到避免横向蚀刻造成线路间隙扩大现象或线路消失的目的,均属于本发明的技术范围。
与现有技术相比,本发明上述实施例所揭露的电路板制造方法,是利用两次电镀第二金属层及第三金属层的方式,以减缓横向蚀刻的现象,从而避免产生线路间隙扩大或线路消失的现象。
Claims (8)
1、一种电路板制造方法,包括下列步骤:
提供一基板,该基板具有复数个贯穿孔;
无电电镀一第一金属层于该基板表面及该等贯穿孔表面;
电镀一第二金属层于该第一金属层之上;以及
图案化该第二金属层及该第一金属层,以形成一图案化线路层;
其特征在于:该制造方法在图案化这一步骤之后,进一步包括电镀一第三金属层于该图案化线路层之上这一步骤。
2、如权利要求1所述的电路板制造方法,其特征在于该提供一基板的步骤包括:
形成一铜层于该基板表面;以及
形成该等贯穿孔贯穿该基板及该铜层。
3、如权利要求2所述的电路板制造方法,其特征在于形成该等贯穿孔的方法为机械钻孔或雷射钻孔。
4、如权利要求1所述的电路板制造方法,其特征在于该基板具有至少一内层线路层。
5、如权利要求1所述的电路板制造方法,其特征在于该电镀第二金属层的步骤包括:
以该第一金属层作为一电极端,电镀该第二金属层于该第一金属层之上。
6、如权利要求1所述的电路板制造方法,其特征在于该电镀第三金属层的步骤包括:
以该图案化线路层为一电极端,电镀该第三金属层于该图案化金属层之上。
7、如权利要求1所述的电路板制造方法,其特征在于该形成图案化线路层的步骤包括:
形成一光阻层于该第二金属层之上;
图案化该光阻层;以及
以图案化的该光阻层为屏蔽,蚀刻该第一金属层及该第二金属层,以形成该图案化线路层。
8、如权利要求1所述的电路板制造方法,其特征在于该图案化线路层及该第三金属层的材料为铜或镍金合金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101155999A CN100495665C (zh) | 2006-08-18 | 2006-08-18 | 电路板制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101155999A CN100495665C (zh) | 2006-08-18 | 2006-08-18 | 电路板制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101127310A CN101127310A (zh) | 2008-02-20 |
CN100495665C true CN100495665C (zh) | 2009-06-03 |
Family
ID=39095292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101155999A Active CN100495665C (zh) | 2006-08-18 | 2006-08-18 | 电路板制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100495665C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101636044B (zh) * | 2008-07-25 | 2011-07-13 | 欣兴电子股份有限公司 | 内埋式线路结构及其制作方法 |
JP5553504B2 (ja) * | 2008-12-26 | 2014-07-16 | キヤノン株式会社 | 半導体装置の製造方法及び半導体装置 |
TW201041105A (en) * | 2009-05-13 | 2010-11-16 | Advanced Semiconductor Eng | Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package |
CN105018980A (zh) * | 2015-07-23 | 2015-11-04 | 珠海元盛电子科技股份有限公司 | 一种印制电路板孔金属化离子液体镀金的电镀液及电镀方法 |
US11107744B2 (en) * | 2017-01-22 | 2021-08-31 | Rayben Technologies (Zhuhai) Limited | Insulated gate bipolar transistor module and manufacturing method thereof |
-
2006
- 2006-08-18 CN CNB2006101155999A patent/CN100495665C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101127310A (zh) | 2008-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8099865B2 (en) | Method for manufacturing a circuit board having an embedded component therein | |
CN101847586B (zh) | 线路基板工艺及线路基板 | |
KR100783340B1 (ko) | 반도체소자 탑재용 중계기판의 제조방법 | |
CN100495665C (zh) | 电路板制造方法 | |
US7524429B2 (en) | Method of manufacturing double-sided printed circuit board | |
CN101351088B (zh) | 内埋式线路结构及其工艺 | |
TWI556382B (zh) | 封裝基板及其製法 | |
KR20020093788A (ko) | 반도체 장치, 반도체상의 회로 형성에 사용하는 금속적층판, 및 회로 형성 방법 | |
US8334590B1 (en) | Semiconductor device having insulating and interconnection layers | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
CN101472399B (zh) | 内埋式线路板的制作方法 | |
US9653322B2 (en) | Method for fabricating a semiconductor package | |
TWI295911B (en) | Manufacturing method of circuit board | |
JP4203425B2 (ja) | 両面型回路配線基板の製造方法 | |
CN101631434B (zh) | 印刷电路板层间导通的方法 | |
KR100934107B1 (ko) | 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법 | |
CN210694480U (zh) | 具有层间导孔的线路结构 | |
CN102686052A (zh) | 软性印刷电路板及其制造方法 | |
CN102413639A (zh) | 一种电路板的制造方法 | |
US20200365415A1 (en) | Etched nickel plated substrate and related methods | |
KR101179716B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조방법 | |
JP2006147752A (ja) | プリント配線板及びその製造方法 | |
US7504282B2 (en) | Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps | |
CN101930929B (zh) | 具有侧表面线路的封装用基板制造方法 | |
JP2007242740A (ja) | メタルコアプリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |