CN100485646C - 提供容错性和增强的稳定性的数据通信模块 - Google Patents

提供容错性和增强的稳定性的数据通信模块 Download PDF

Info

Publication number
CN100485646C
CN100485646C CNB2005800066898A CN200580006689A CN100485646C CN 100485646 C CN100485646 C CN 100485646C CN B2005800066898 A CNB2005800066898 A CN B2005800066898A CN 200580006689 A CN200580006689 A CN 200580006689A CN 100485646 C CN100485646 C CN 100485646C
Authority
CN
China
Prior art keywords
module
data bit
bit
copy
parity check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800066898A
Other languages
English (en)
Other versions
CN1926528A (zh
Inventor
A·K·纽瓦兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1926528A publication Critical patent/CN1926528A/zh
Application granted granted Critical
Publication of CN100485646C publication Critical patent/CN100485646C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

提供了一种使用双轨编码以经由通信总线将数据位组发送到另一模块的模块，其具有减少的切换活动。该模块包括：总线反转编码装置，其适于：将一组数据位与在前的一组数据位进行比较以确定发送该组数据位所需的转换的数量的指示，如果确定发送该组数据位所需的转换的数量大于该组数据位中位的总数的一半，那么在发送之前反转该组数据位，以及提供该组数据位是否被反转的指示；该模块还包括适于产生该组数据位中数据位的相应副本的装置；以及适于经由通信总线将该组数据位、它们相应的副本以及该组数据位是否被反转的指示发送到另一模块的装置。

Description

提供容错性和增强的稳定性的数据通信模块
本发明涉及一种包括信号或数据总线的系统，特别涉及在使用容错码的高速、高密度集成电路的总线中减少切换活动(activity)。
随着集成电路技术被提高以在芯片上提供增加的密度，片上互连往往会变得越来越窄。这导致邻近线路之间耦合电容的增加，其又导致线路之间干扰或串扰的增加。
对于集成电路技术，特别是对于深亚微米和高速的设计而言，一个问题在于“接地反弹”。与片外芯片互连相连接的输出缓冲器的驱动器必须提供大电流以对高电容负载进行充电。当驱动器同时切换时，所引起的大电流导致电源电压降低。同样，当缓冲器必须对外部线路放电时，大量电荷被转储(dump)在接地面上。这会导致接地面的电压上升。电源与接地面之间减小的电压差导致噪声容限减小和速度减小。因此出现综合性问题。
本领域已知的是，通过增加电路的AC和DC稳定性可以减少“接地反弹”。当从第一状态到第二状态转换的数量等于从第二状态到第一状态转换的数量时，获得了AC稳定性。当第一状态的数量等于第二状态的数量时，获得了DC稳定性。
文献“Balanced LVD SCSI Drivers and Receivers”by the SCSITrade Association from Computer Technology Review，September 1997示出了一种平衡的LVD驱动器，其具有减少的接地反弹和减小的同时切换电流。
如果在其中总线或通信信道将数据传送到电路的环境易于出错，那么期望提供用于校正所发送的数据中的差错的装置。可选择地，可以提供用于检测差错的装置，然后可以请求数据的重发。这种总线或通信信道被认为是容错的。
图1示出典型容错总线结构1的示意图。总线结构1包括用于在编码器5和译码器7之间传送数据的通信总线3。总线3从编码器5接收输出数据9，并且将输入数据11提供给译码器7。
一种容错方法被称为“双轨(dual-rail)编码”。在双轨编码中，数据位被复制，并且当检测到数据位中的差错时，可以使用该副本(copy)。为了能够校正数据位中的差错，识别数据位是否包含差错是必要的，并且提供奇偶校验位来实现这点。顺便提一句，当数据位和副本位相同时，将消除在携带数据和副本位的两个线路之间的串扰。
图2示出现有技术的双轨总线结构。输入数据位d0、d1、d2和d3是提供给编码器22的信号。产生了数据位d0、d1、d2和d3的相应副本c0、c1、c2和c3。使用包括例如异或门26、28和30的奇偶校验树24来计算将要发送的数据位的奇偶校验位dparity。
经由通信总线32将数据奇偶校验位dparity、数据位d0、d1、d2和d3及其副本c0、c1、c2和c3发送到译码器34。
在发送期间，所发送的数据位及其副本可能变为“有错误的”，也就是，所发送的位可能被检测为“1”而不是“0”，反之亦然。因此，在译码器34处接收到的数据位D0、D1、D2和D3以及副本C0、C1、C2和C3可能与由编码器22发送的数据位d0、d1、d2和d3以及副本位c0、c1、c2和c3相同或者可能不同。由奇偶校验树36对从通信总线32接收到的数据位D0、D1、D2和D3计算数据奇偶校验位Rparity，该奇偶校验树36在结构上与编码器22中的奇偶校验树24相同。通过将数据奇偶校验位Rparity与在通信总线32上接收到的数据奇偶校验位进行比较来确定多路复用器控制位s0。在所说明的该系统中，通过异或门38执行比较。
多路复用器控制位s0被馈入充当校正电路的多个多路复用器Mux0、Mux1、Mux2和Mux3。每个多路复用器Mux0、Mux1、Mux2和Mux3接收相应接收到的数据信号D0、D1、D2或D3以及相应接收到的数据信号的副本C0、C1、C2或C3。多路复用器控制位s0控制每个多路复用器是输出所接收到的数据信号还是输出所接收到的数据信号的副本。
当所接收到数据的奇偶校验Rparity与所接收到的数据奇偶校验位相同时，多路复用器控制位s0是“0”，其指示多路复用器Mux0、Mux1、Mux2和Mux3输出所接收到的数据位D0、D1、D2和D3。当该数据奇偶校验位Rparity与所接收到的数据奇偶校验位不同时，多路复用器控制位s0是“1”，其指示多路复用器Mux0、Mux1、Mux2和Mux3输出所接收到的被发送的数据位的副本C0、C1、C2和C3。
然而，与单轨系统相比，在双轨编码系统中，在任一时刻存在两倍的线路切换，因此增加了接地反弹的问题。
因此需要在使用双轨编码以经由数据总线发送数据的集成电路中减少切换活动，同时减少或消除接地反弹。
根据本发明的第一方面，提供一种经由通信总线将数据位组发送到另一模块的模块，该模块包括：总线反转编码装置，用于当模块工作时减少通信总线上转换的数量，该总线反转编码装置适于：将一组数据位与在前的一组数据位进行比较，以确定发送该组数据位所需的转换的数量的指示，如果确定发送该组数据位所需的转换数量大于该组数据位中位的总数的一半，则在发送之前反转该组数据位，以及提供该组数据位是否被反转的指示；适于产生该组数据位中数据位的相应副本的装置；以及适于经由通信总线将该组数据位、它们相应的副本和该组数据位是否被反转的指示发送到另一模块的装置。
在本发明的一个实施例中，适于产生数据位的相应副本的装置进一步适于反转相应的副本。
优选的是，提供了适于根据该组数据位产生第一奇偶校验位的装置，并且适于发送的所述装置进一步适于将该第一奇偶校验位发送到另一模块。
优选的是，适于产生第一奇偶校验位的装置包括一个或多个逻辑门。
优选的是，提供了适于产生第一奇偶校验位的副本的装置，并且适于发送的所述装置进一步适于将第一奇偶校验位的副本发送到另一模块。
在一个实施例中，适于产生第一奇偶校验位的副本的装置进一步适于反转第一奇偶校验位的副本。
在优选的实施例中，在第一奇偶校验位及其相应的副本中对该组数据位是否被反转的指示进行编码。
优选的是，如果总线反转编码装置对该组数据位进行反转，那么在发送之前将第一奇偶校验位及其相应的副本进行反转。
可选择地，如果总线反转编码装置没有对该组数据位进行反转，那么在发送之前将第一奇偶校验位及其相应的副本进行反转。
在可选择的实施例中，所述指示包括反转信号。
优选的是，提供了用于产生所述反转信号的副本的装置；并且适于发送的所述装置进一步适于将反转信号的副本发送到另一模块。
优选的是，适于产生反转信号的副本的装置进一步适于将反转信号的副本反转。
根据本发明的第二方面，提供了一种经由通信总线从另一模块接收数据位组的模块，该模块包括：适于接收一组数据位、该组数据位的相应副本、以及该组数据位是否被反转的指示的装置；适于在该组数据位是否被反转的指示表明该组数据位没有被反转的情况下选择所接收到的数据位以作为该模块的输出、以及在所述指示表明该组数据位被反转的情况下选择所接收到的数据位的反转(inverse)以作为该模块的输出的装置。
在一个实施例中，该组数据位的相应副本是被反转的该组数据位的副本。
优选的是，该模块包括用于检测在所接收到的该组数据位中一个或多个差错的存在的装置。
优选的是，适于接收的所述装置进一步适于从另一模块接收第一奇偶校验位，并且该模块进一步包括适于根据所接收到的该组数据位产生第二奇偶校验位的装置。适于检测在所接收到的该组数据位中一个或多个差错的存在的装置适于将第一和第二奇偶校验位进行比较。
在一个实施例中，该模块进一步包括用于校正所接收到的该组数据位中的差错的装置，所述用于校正差错的装置适于输出所接收到的数据位或其相应副本以响应于由适于检测的装置所输出的控制信号。
优选的是，适于接收的装置进一步适于从另一模块中接收第一奇偶校验位的副本。
在优选的实施例中，在接收到的第一奇偶校验位及其副本中对该组数据位是否被反转的指示进行编码。
优选的是，该模块进一步包括：适于根据该组数据位的相应副本产生第三奇偶校验位的装置以及适于比较所接收到的第一奇偶校验位、所接收到的第一奇偶校验位的副本、第二奇偶校验位和第三奇偶校验位以确定该组数据位是否被反转的装置。
在可选择的实施例中，所述指示包括反转信号。
优选的是，适于接收的装置进一步适于从另一模块中接收反转信号的副本。
优选的是，反转信号的副本是被反转的反转信号的副本。
优选的是，该模块进一步包括用于检测在所接收到的反转信号或其相应副本中的差错的存在的装置。
优选的是，用于检测在所接收到的反转信号或其相应副本中的差错的存在的装置将所接收到的反转信号和其相应副本进行比较。
根据本发明的第三方面，提供一种包括如上所述的用于发送的模块和如上所述的用于接收的模块的系统，所述模块经由通信总线连接。
为了更好地理解本发明，并且为了更清楚地示出其可以如何被实现，现在将通过实例来对后面的附图进行参考，其中：
图1是典型容错总线结构的示意图。
图2示出现有技术的双轨总线结构。
图3示出使用具有减少的接地反弹的双轨编码的系统。
图4示出使用具有减少的接地反弹的双轨编码的可选系统。
图5示出使用具有减少的接地反弹的双轨编码的另一系统。
图6示出根据本发明第一实施例的发送模块。
图7示出根据本发明第一实施例的接收模块。
图8示出根据本发明第二实施例的发送模块。
图9示出根据本发明第二实施例的接收模块。
图10示出根据本发明第二实施例的发送模块的可选配置。
在上述现有技术的双轨编码器中，在发送模块中产生输入数据位d0、d1、d2和d3的副本，并且这些副本用于校正由接收模块在所接收到的数据位D0、D1、D2和D3中检测到的差错。
由于从发送模块的输出到通信总线的每条数据线具有携带该数据线上信号的相同副本的对应线，因此相对于不使用数据位的副本的系统增加了接地反弹以及同时切换的问题。
例如，考虑一种每条数据线具有高信号(即1111)的四线总线。如果在每条数据线上存在到低信号的转换(即需要四个转换)，那么大量的电荷将被转储到接地面上，从而导致“接地反弹”。
现在，如果四线总线使用双轨编码，那么对于四条数据线的每条数据线而言将存在附加的线路，每条附加线路携带它们相应数据线上的信号的副本。因此，如果每条数据线携带高信号(因此每条副本线也携带高信号)，那么每条数据线从高信号到低信号的转换将导致8条线向接地面放电，从而引起两倍的“接地反弹”，并且需要正常四线总线中的转换的两倍。
为了在使用双轨编码的结构中减少接地反弹的问题，增加了用于发送数据的代码的AC和DC稳定性。也就是，当从高信号到低信号转换的线路的数量与从低信号到高信号转换的线路的数量相同并且携带高信号的线路的数量与携带低信号的线路的数量相同时，获得了AC和DC稳定性。
图3示出使用具有减少的接地反弹的双轨编码系统。在系统50中，存在携带数据位d0、d1、d2和d3的四个输入数据轨。
如上所述，除了携带数据位d0、d1、d2和d3的数据线之外，还提供了携带数据位的副本的线。
然而，在通过通信总线54发送数据之前，通过对携带数据位的相应副本的线上的信号进行反转，增加了系统50的AC和DC稳定性。
因此，数据位的副本被相应的反相器56、57、58和59反转，并且被表示为c0、c1、c2和c3(注意从图3起，c0、c1、c2和c3表示数据线上传送的位的反转副本，而不是如图2中所述的非反转副本)。
由于到通信总线54的携带数据位的每条线具有携带数据位的反转副本的相应线，所以携带高信号的线的数量将与携带低信号的线的数量相同。因此，发送模块52的输出是DC稳定的。当转换发生时，由于从第一状态转换到第二状态的任一数据位将伴随有从第二状态转换到第一状态的其相应的反转副本(反之亦然)，所以从高信号到低信号的转换数量将与从低信号到高信号的转换数量相同。因此，发送模块52的输出是AC稳定的。因此，减少了由数据线上的转换引起的通信总线54中的接地反弹问题。
形成发送模块52的输出的数据位d0、d1、d2和d3及其相应的反转副本c0、c1、c2和c3经由通信总线54被发送到接收模块60。
应该注意，虽然发送模块52和接收模块60可能不是与通信总线54分离的电路部件，但是它们可以形成单个集成单元。具体而言，发送模块52可以是通信总线54的驱动器，以及模块60可以是接收器。
在通信总线54上的传输期间，所发送的数据位及其相应的反转副本可能变为“有错误的”，也就是，所发送的位可能被检测为“1”而不是“0”，反之亦然。因此，在接收模块60中接收到的数据位D0、D1、D2和D3及其相应的反转副本C0、C1、C2和C3可能与由发送模块52发送的数据位d0、d1、d2和d3及其相应的反转副本c0、c1、c2、c3相同或者可能不同。
为了接收模块60检测到在所接收到的数据位D0、D1、D2和D3中的差错，由发送模块52计算奇偶校验位dparity并将其提供给接收模块60。通过使用奇偶校验树62在发送模块52中对于将要发送的数据位计算该奇偶校验位，该奇偶校验树在所说明的该系统中包括三个异或门。然而将会理解，奇偶校验树62可以包括逻辑门的其他组合。
发送模块52然后经由通信总线54将奇偶校验位dparity连同数据位d0、d1、d2和d3及其相应的反转副本c0、c1、c2和c3一起发送到接收模块60。
接收模块60计算所接收到的数据位D0、D1、D2和D3的奇偶校验位Rparity。使用奇偶校验树64来计算数据奇偶校验位Rparity，所述奇偶校验树64在结构上与发送模块52中的奇偶校验树62相同。
接收模块60然后将数据奇偶校验位Rparity与经由通信总线54接收的奇偶校验位进行比较。在所说明的该系统中，由异或门66执行所述比较。然而将会理解，可以通过其他类型的逻辑门来执行所述比较。异或门66的输出是多路复用器控制位s0。
多路复用器控制信号s0被馈入多个双输入多路复用器Mux0、Mux1、Mux2和Mux3，它们充当接收模块60的校正电路。每个多路复用器Mux0、Mux1、Mux2和Mux3接收相应接收到的数据位D0、D1、D2或D3以及相应接收到的数据位的反转副本C0、C1、C2或C3。
按照惯例，多路复用器控制位s0确定输入到多路复用器中的哪个信号将用作多路复用器的输出。当多路复用器控制位是低(即“0”)时，多路复用器的输出将是接收到的数据位。然而，当多路复用器控制位是高(即“1”)时，多路复用器的输出将是接收到的相关数据位的反转副本。
然而将会理解，为了由多路复用器Mux0、Mux1、Mux2和Mux3校正所接收到的数据位D0、D1、D2和D3中的差错，必须相对于所接收到数据位来对所接收到的数据位的反转副本C0、C1、C2和C3进行反转。
图3示出用于实现这点的第一结构。这里，每个接收到的数据位D0、D1、D2和D3在它们被输入到相应的多路复用器Mux0、Mux1、Mux2和Mux3之前被相应的反相器68、69、70和71反转。由于多路复用器的输出现在是期望信号的反转，所以另外的反相器72、73、74和75对多路复用器Mux0、Mux1、Mux2和Mux3的输出分别进行反转以形成接收模块60的输出信号，也就是信号out0、out1、out2和out3。
图4示出用于相对于接收到的数据位来反转所接收到的数据位的反转副本的可选择结构。这里，每个接收到的反转副本C0、C1、C2和C3在它们被输入到相应的多路复用器Mux0、Mux1、Mux2和Mux3之前被相应的反相器76、77、78和79反转。
因此，在这两种结构中，当所接收的数据的奇偶校验位Rparity与所接收的数据奇偶校验位相同时，多路复用器控制位s0是“0”，其指示多路复用器Mux0、Mux1、Mux2和Mux3输出所接收到的数据位D0、D1、D2和D3。然而，当所接收的数据的奇偶校验位Rparity与所接收到的数据奇偶校验位不同时，(因此所接收到的数据位D0、D1、D2和/或D3与所发送的数据位d0、d1、d2和d3不同)多路复用器控制位s0是“1”，其指示多路复用器Mux0、Mux1、Mux2和Mux3输出所接收到的被发送的数据位的副本C0、C1、C2和C3。
在该系统中，假定了单差错模型。也就是，假定在所接收到的数据或奇偶校验位中仅出现一个差错。因此，在所接收到的数据位、所接收到的副本位或所接收到的奇偶校验位中可能存在差错。所以，当所接收到的奇偶校验位与从所接收到的数据位中产生的奇偶校验位不同时，或者在数据位中存在差错，或者在所接收到的奇偶校验位中存在差错。这意味着，如果所接收到的数据是正确的而所接收到的奇偶校验位是错误的，那么所述副本位将被用作接收模块的输出(当假定了单差错模型时，副本位是正确的)。
将会理解，在上述的双轨编码系统中，如果奇偶校验位连同数据位及其相应的反转副本一起被发送到接收模块60，那么该发送不是理想地AC和DC稳定的。
为了实现理想的AC和DC稳定性，发送模块产生数据奇偶校验位的反转副本，并且将其连同数据位、它们相应的反转副本以及数据奇偶校验位dparity一起发送到接收模块。
图5示出具有理想的AC和DC稳定性的系统。在图5中，与图3和4中所示的系统共同的特征被给予相同的参考数字。
如上所述，为了实现经由通信总线54的发送时理想的AC和DC稳定性，所发送的数据奇偶校验位dparity被反相器76复制、反转，并且经由通信总线54被发送到接收模块60。因此，由于每条数据线具有反转副本，并且奇偶校验位dparity具有反转副本dparity’，所以该发送理想地是AC和DC稳定的。因此，消除了由在通信总线54处的转换引起的接地反弹的问题。
在接收模块60中，所接收到的数据奇偶校验位的反转副本经由电阻器78向接地面放电。
尽管已经减少了由在通信总线54处的转换引起的接地反弹的问题，但是该系统的切换活动仍然比单轨系统高得多。
因此，根据本发明的第一方面，当总线中多于一半的数据线要切换时，使用总线反转编码来减少转换的数量。在接收端，可以检测到总线上数据的反转状态，并且可以读出正确的数据。该技术意味着，不多于一半的线路将需要在任一时刻进行切换，从而减少了系统中的总切换活动。
作为总线反转编码的实例，考虑第一数据字1100经由总线被发送。经由总线要被发送的下一字是0010，这意味着在常规系统中，在头三条线的每条线上将存在转换。
然而，当多于一半的线路在任一时刻进行切换时，如在该实例中那样，使用了总线反转编码，这意味着期望字的反转经由总线被发送。因此在上面的实例中，总线的内容将被反转以使第二字作为1101被发送。这然后在接收器中被反转以获得期望的字(0010)。因此，该技术将在总线上的三个转换减少为(第四线上的)仅仅一个。
图6示出根据本发明的第一方面的发送模块的实施例。
发送模块102具有用于接收要经由通信总线104进行发送的数据的四个输入轨103。当然将会理解，发送模块可以具有多于或少于四个的输入轨。
当发送模块102在工作时，数据位正被输出到通信总线104。在合适的时间间隔之后，发送模块102向通信总线104输出一组新的数据位。
在图6中，当前正在总线104上发送的数据位被表示为d0、d1、d2和d3。根据本发明，由于在总线104上正在发送的数据位可以被反转，所以经由通信总线104而正在各个线105上发送的数据位(d0、d1、d2和d3)可以与由发送模块102在其输入轨103上最初所接收到的数据位不同。在输入轨103上最初所接收到的数据位已被相应的锁存器106所存储，并且被分别表示为din0、din1、din2和din3。在此，这些数据位(din0、din1、din2和din3)将被共同称为“第一数据字”。
在进行发送第一数据字(d0、d1、d2和d3)的同时，在输入轨103上接收在第一数据字之后要由发送模块102发送的下一组数据位，并且该组中的数据位被分别表示为din4、din5、din6和din7。在此，这些数据位(din4、din5、din6和din7)将被共同称为“第二数据字”。
因此，根据所说明的本发明的该实施例，发送模块102包括用于接收待发送的数据位的输入轨103，并且这些轨103被连接到相应的锁存器106。这些锁存器存储当前正在通信总线104上传送的字的原始数据位(din0、din1、din2和din3)。每个锁存器106的输出被连接到相应异或门108的一个输入。每个异或门108的另一输入接收data_invert信号，该信号指示数据是否应该被反转以发送当前数据字。
虽然在本领域中是公知的，但还是在下面示出异或门108之一的真值表：
 
d<sub>in</sub> data_invert d
0 0 0
1 0 1
0 1 1
1 1 0
可以看出，当确定数据将不被反转(即data_invert是“0”)时，数据线105上异或门的(以及因此发送模块102的)输出d与在输入轨103上最初接收到的数据位din相同。然而，当确定数据应该被反转(即data_invert是“1”)时，异或门的(以及因此发送模块102的)输出d与在输入轨103上最初接收到的数据位din相反。
如上面参考图3、4和5所述，经由线105正在传送的数据位(d0、d1、d2和d3)的副本被产生，并且由相应的反相器110进行反转以减少双轨系统的接地反弹。在图6中所示的模块中，将这些数据位再次分别表示为c0、c1、c2和c3。
为了确定第二字的数据位(din4、din5、din6和din7)在传送时是否应该被反转，有必要将第二字的数据位与前一数据字的位进行比较。该比较确定了传送第一组之后的第二组数据位所需的转换的数量是否大于数据字中位的总数的一半。如果转换的数量大于数据位的总数的一半，那么下一数据字在发送之前应该被反转。
在所说明的该实施例中，通过异或门112和比较电路114来执行所述比较。每个异或门112具有作为一个输入的当前发送的数据位(d0、d1、d2或d3)、以及作为另一输入的将被发送的下一数据位(din4、din5、din6或din7)。
因此，在当前发送的数据位与将被发送的下一数据位不同时，异或门112的输出将是“1”。然而，如果当前发送的数据位与将被发送的下一数据位相同，该输出将是“0”。
异或门112的输出被馈入比较电路114。当发生第二数据字的传送时，该比较电路114确定是否多于一半的线将改变。用于执行此的一种电路在图6中被示出，并且包括三个或门和四个与门。将会理解，该配置(包括异或门112)是示例的，并且可以使用许多其他电路来比较两个连续的数据字。
如果比较电路114确定多于一半的线将在下一总线转换时改变(即异或门112的多于的一半的输出是“1”)，那么该示例的比较电路的输出将是“1”(指示数据应该在发送之前被反转)。然而，如果比较电路114确定等于或小于一半的线将在下一总线转换时改变，那么该比较电路114的输出将是“0”(指示数据不应该被反转)。应该注意，该信号是用于第二数据字的data_invert信号。
在比较电路114的输出处提供锁存器116，在通信总线104上正传送第一数据字的同时，该锁存器116存储第一数据字的data_invert信号。应该注意，从第一数据字位(din0、din1、din2和din3)与在发送第一数据字之前在总线104上所传送的位之间的比较而导出了第一数据字的data_invert信号。
如上所述，锁存器116的输出即data_invert信号被提供给异或门108的第二输入，如果要对数据进行反转，那么该异或门108在发送之前将位(din0、din1、din2和din3)进行反转。
另外，为了在接收端读出正确的数据，第二数据字是否被反转的指示经由通信总线104被发送到接收模块。在所说明的该实施例中，data_invert信号是该指示，并且经由通信总线104被发送到线118上的接收模块。
优选的是，为了保持系统的AC和DC稳定性，以及因此通过对正经由通信总线104传送的数据位的副本进行反转而获得的接地反弹的减少，data_invert信号的副本在发送模块102中被产生，被反相器120反转以形成信号data_invert’，并且经由通信总线104在线122上被发送。
优选的是，为了允许接收模块校正所接收到的数据位中的差错，通过奇偶校验树124产生奇偶校验信号dparity。如上面参考图2-5所述，从正被传送的数据位(d0、d1、d2和d3)中产生奇偶校验信号dparity。
将会理解，也可以根据构成第一数据字的位(din0、din1、din2和din3)来产生奇偶校验信号。奇偶校验信号daprity在两种情况中将是相同的，因为对数据字进行反转不改变奇偶校验(从一组信号中产生的奇偶校验与从这些信号的反转副本中产生的奇偶校验相同)。
再次如上所述，奇偶校验信号的反转副本由反相器126产生，并且经由通信总线104传送，以维持系统的AC和DC稳定性。
还将会理解，当确定是否反转数据时，可以考虑奇偶校验信号dparity的转换。例如，在该情况中(图6中未示出)，可以以与数据线上的信号相同的方式来处理当前正被传送的数据字的奇偶校验信号。也就是，当前的奇偶校验信号能够与下一数据字的奇偶校验信号进行比较，并且能够将该比较结果输入到比较电路114。
此外，考虑data_invert信号的转换以及当确定是否对传送的数据进行反转时考虑它们也是可能的。
本领域的技术人员将会理解，存在将这些选项实施为如图6所示的系统的许多不同的方式。
图7示出根据本发明第一方面的接收模块的实施例。
接收模块128被连接到通信总线104，并且接收所发送的数据位D0、D1、D2和D3以及它们各自的反转副本C0、C1、C2和C3。
接收模块128包括相应的反相器76、77、78和79，如上面参考图4所述，它们用于反转所接收到的数据位的副本以输入到多路复用器(Mux0、Mux1、Mux2和Mux3)。接收模块128也包括用于从所接收的数据位中产生奇偶校验位Rparity的奇偶校验树64。如上所述，该奇偶校验位与所接收到的奇偶校验位Dparity相比较，并且确定多路复用器的控制位s0。
如上所述，当多于一半的线在开始传送数据字时将进行切换时，所有的信号在总线104上进行传送之前被反转。因此，为了接收模块128在其输出(out0、out1、out2和out3)上提供正确的数据，每个多路复用器的输出被连接到相应的异或门130。每个异或门130的第二输入由所接收到的总线反转信号Data_invert来提供。
因此，当总线上的数据被反转(即Data_invert信号是“1”)并且多路复用器的输出是正确的信号的反转时，异或门130将对该信号进行反转以提供正确的输出。如果总线上的数据未被反转(即Data_invert信号是“0”)，那么异或门130将输出在多路复用器的输出端上的信号。
所接收到的被反转的数据奇偶校验位Dparity’以及所接收到的被反转的反转信号Data_invert’经由电阻器被接地。
可选择地，可以使用所接收到的被反转的反转信号Data_invert’来检查所接收到的反转信号Data_invert的差错。在所接收到的反转信号和所接收到的被反转的反转信号中不存在差错的情况中，所述信号将是彼此相反的。然而，当在任一信号中出现差错时，所接收到的反转信号和所接收到的被反转的反转信号将是相同的。因此，在该情况中，必须请求重发所述数据，因为不可能确定哪个反转信号包含差错。
将会理解，根据本发明第一方面的上述实施例提供了一种具有减少的切换活动的双轨编码结构。
上述系统的一个缺点在于，需要附加的线来将反转指示信号及其反转传送到接收模块。
因此，根据本发明的第二方面，将第二组数据位是否被反转的指示编码为奇偶校验信号及其副本。
图8示出根据本发明第二方面的发送模块的实施例。
图8所示的模块具有与图6所示的模块相同的许多部件，并且这些部件已被给予相同的参考数字。
在所说明的该实施例中，将奇偶校验信号dparity和dparity’看作信号对，并且当总线104上的数据信号被反转时，将奇偶校验信号dparity和dparity’反转。
使用锁存器116的输出(当前正在总线104上传送的数据的数据反转信号)来控制如上所述的异或门108的操作。另外，data_invert信号连同由奇偶校验树124产生的奇偶校验信号一起被输入到异或门132。如果总线104上的数据被反转，那么异或门132用来反转奇偶校验信号，或者如果总线104上的数据未被反转，那么异或门132用来传送未被反转的奇偶校验信号。门132的输出被表示为dparity，并且这在总线上的数据未被反转的情况下等于数据的奇偶校验，或者在总线上的数据被反转的情况下等于数据的奇偶校验的反转。该奇偶校验信号经由总线104而在线134上传送。
dparity的反转副本由反相器136产生，并且还经由数据总线104而在线138上传送。应该注意，dparity’是dparity的反转副本，而不是奇偶校验树124的输出的反转。
因此，当总线104上的数据被反转时，所发送的奇偶校验和被反转的奇偶校验是它们期望值的反转。
图9示出根据本发明第二实施例的接收器。将会注意，该系统不再能够校正所接收到的信号中的差错，因为使用奇偶校验位来指示总线上数据的反转。然而，有可能检测所接收到的数据中的差错，并且必要时请求重发。
接收模块被连接到通信总线104，并且分别接收所发送的数据位D0、D1、D2和D3，它们各自的反转副本C0、C1、C2和C3，以及奇偶校验信号Dparity和反转的奇偶校验信号Dparity’。
与图7所示的接收模块对比，因为根据本发明该实施例的接收模块128不能够校正差错，所以所接收到的数据位D0、D1、D2和D3被直接连接到相应的异或门130。如前所述，如果确定总线上的数据被反转以进行传送，那么这些门用来反转所接收到的数据。
为了接收模块128确定总线104上的数据是否被反转(以及因此其输出应该被反转以获得正确的数据)，所接收到的奇偶校验信号必须与所接收到的数据进行比较。如上所述，根据一组数据位而计算的奇偶校验将与根据被反转的该组数据位而计算的奇偶校验相同。因此，当接收模块128比较所接收到的数据的奇偶校验与所接收到的奇偶校验时，在接收到的每个奇偶校验与所计算的奇偶校验间的不同将指示总线104上的数据被反转以进行传送，并且接收模块128的输出应该被反转以获得正确的数据。
因此，通过奇偶校验树64计算所接收到的数据的奇偶校验位Rparity，并且通过异或门66将其与所接收到的奇偶校验位Dparity进行比较。门66的输出被表示为s0。当根据所接收到的数据位而计算的奇偶校验Rparity与所接收到的奇偶校验Dparity相同时，s0将是“0”。然而，当Rparity与Dparity不同时，s0将是“1”。
第二奇偶校验树140根据所接收到的数据位的副本C0、C1、C2和C3来计算奇偶校验位Cparity。该奇偶校验位被反相器142反转，并通过异或门144与所接收到的被反转的奇偶校验Dparity’进行比较。门144的输出被表示为t0。当根据所接收到的数据位的反转副本而计算的奇偶校验的反转(Cparity的反转)与所接收到的被反转的奇偶校验Dparity’相同时，t0将是“0”。然而，当Cparity的反转与Dparity’不同时，t0将是“1”。
由与门146执行信号s0与t0的比较，其输出被连接到每个异或门130。因此，当s0和t0都是“1”时，(即它们指示Rparity不等于Dparity，并且Cparity’不等于Dparity’)，与门146的输出是“1”，从而使异或门130反转所接收到的数据位D0、D1、D2和D3。当s0和t0都是“0”时，(即它们指示Rparity等于Dparity，并且Cparity’等于Dparity’)，与门146的输出是“0”，从而使异或门130传递所接收到的未被反转的数据位D0、D1、D2和D3。
然而，如果s0和t0中的一个为“1”，同时另一个为“0”，那么在所接收到的数据位、所接收到的被反转的副本或所接收到的奇偶校验中在传送时出现差错。
因此，提供了具有作为输入的s0和t0的异或门148，并且其输出一个指示传送是否包含差错的信号(status_signal)。因此，当s0和t0不同时，异或门148的输出将是“1”，从而指示差错。然后这能够被用来删除当前接收到的数据并且请求重发。当s0和t0相同时，门148的输出将是“0”，从而指示没有检测到差错。
当status_signal指示差错时存在若干可能的原因(应该注意在该系统中假定了单差错模型)。
第一个原因可能是所接收到的奇偶校验Dparity和Dparity’相等。在该情况中，确定哪个奇偶校验包含差错是不可能的，因为不知道总线104上的数据的状态(即不知道在传送之前数据是否被反转)。
第二个原因可能是在所接收到的数据位(D0、D1、D2或D3)或所接收到的数据位的反转副本(C0、C1、C2或C3)中存在差错。如果用于所接收到的数据位的奇偶校验(Rparity)与用于所接收到的数据位的反转副本的奇偶校验(Cparity)不同，那么这指示在数据位或数据位的反转副本中存在差错。然而，校正该差错是不可能的，并且需要重发。
将会理解，本发明的第二方面具有以下优点，即减少双轨编码结构中的切换活动，而不需要专用总线反转信号。
图10示出根据本发明第二方面的发送模块的可选配置。
在该发送模块102中，将异或门108放置在它们各自的锁存器106之前。这意味着在将数据存储在锁存器中并经由总线104发送之前出现数据的反转。被反转的第二数据字位被表示为d4、d5、d6和d7。现在直接从比较电路114的输出中取得控制异或门108的数据反转信号。
该配置的优点在于避免了由于锁存器106与反转信号之间的定时失配而引起的总线104上的假信号。而且，先前通过锁存器106切换并且然后通过门108反转所切换的信号(例如在图8所示的模块中)而引起总线104上出现差错的机会减少。
还将会理解，可以在例如图2所示的常规双轨系统中使用总线反转编码。在该情况中，既能够通过在独立的总线线路上所发送的数据反转信号来指示在通信总线上正在传送的数据的状态，也能够通过以与图8和图10所示系统类似的方式对奇偶校验信号及其相应副本中的数据的状态进行编码来指示在通信总线上正在传送的数据的状态。
在后一情况中，如果接收模块中所接收到的奇偶校验信号都具有与根据接收到的数据位所计算的奇偶校验相反的值，那么在发送之前反转数据，并且所接收到的数据位应该被反转以获得正确的数据字。如果所述奇偶校验具有期望值(即它们都等于根据所接收到的数据位所计算的奇偶校验)，那么在发送之前不反转数据。如果所接收到的奇偶校验不同，那么在奇偶校验位之一中出现差错。
再者，当数据位的状态被编码成奇偶校验信号及其副本时，校正所接收到的数据中的差错是不可能的，但是仍然可能检测到差错。
本发明的另一优点在于，当没有必要减少通信总线上的切换活动时，可以断开总线反转编码电路。这可以通过将data_invert信号“固定”为单个值来实现，从而防止数据被反转。
虽然参考了使用双轨编码的系统描述和说明了本发明，但是将会理解，本发明不限于所述系统，并且本发明的许多其他的应用对于本领域技术人员来说将是显而易见的。
因此，提供了一种减少通信总线中的接地反弹并且最小化切换活动的方法和系统。
应该注意，上述实施例是说明而非限制本发明，并且本领域的技术人员将能够在不脱离所附权利要求书的范围的情况下设计许多可选实施例。词“包括”并不排除不同于在权利要求中所列的元件或步骤的存在。

Claims (27)

1.一种用于经由通信总线(104)将数据位组发送到另一模块的模块(102)，该模块(102)包括：
总线反转编码装置(106，108，112，114，116)，用于当该模块(102)工作时减少通信总线(104)上转换的数量；
所述总线反转编码装置(106，108，112，114，116)适于：
将一组数据位与在前的一组数据位进行比较，以确定发送该组数据位所需的转换的数量的指示；
如果确定发送该组数据位所需的转换的数量大于该组数据位中位的总数的一半，则在发送之前反转该组数据位；以及
提供该组数据位是否被反转的指示；
该模块的特征在于
适于产生该组数据位中数据位的相应副本和反转所述相应副本的装置(110)；以及
适于经由通信总线将该组数据位、它们相应的反转副本以及该组数据位是否被反转的指示发送到另一模块的装置。
2.如权利要求1所述的模块，进一步包括：
适于根据该组数据位产生第一奇偶校验位的装置(124)；
其中适于发送的装置进一步适于将第一奇偶校验位发送到另一模块。
3.如权利要求2所述的模块，其中适于产生第一奇偶校验位的装置(124)包括一个或多个逻辑门。
4.如权利要求2或3所述的模块，进一步包括：
适于产生第一奇偶校验位的副本的装置；
其中适于发送的装置进一步适于将第一奇偶校验位的副本发送到另一模块。
5.如权利要求4所述的模块，其中适于产生第一奇偶校验位的副本的装置(126)进一步适于反转第一奇偶校验位的副本。
6.如权利要求4所述的模块，其中在第一奇偶校验位及其相应的副本中对该组数据位是否被反转的指示进行编码。
7.如权利要求6所述的模块，其中如果总线反转编码装置(106，108，112，114，116)已对该组数据位进行了反转，那么在发送之前将第一奇偶校验位及其相应副本进行反转。
8.如权利要求6所述的模块，其中如果总线反转编码装置(106，108，112，114，116)还没有对该组数据位进行反转，那么在发送之前将第一奇偶校验位及其相应副本进行反转。
9.如权利要求1、2或3所述的模块，其中总线反转编码装置(106，108，112，114，116)包括一个或多个逻辑门。
10.如权利要求1、2或3所述的模块，其中所述指示包括反转信号。
11.如权利要求10所述的模块，进一步包括：
适于产生反转信号的副本的装置；
其中适于发送的装置进一步适于将反转信号的副本发送到另一模块。
12.如权利要求11所述的模块，其中适于产生反转信号的副本的装置(120)进一步适于将反转信号的副本进行反转。
13.一种用于经由通信总线(104)从另一模块接收数据位组的模块(128)，该模块(128)包括：
适于接收一组数据位、该组数据位的相应副本以及该组数据位是否被反转的指示的装置，其中该组数据位的相应副本是该组数据位的反转副本；
适于在该组数据位是否被反转的指示表明该组数据位还没有被反转的情况下选择接收到的数据位作为该模块的输出、以及在所述指示表明该组数据位已被反转的情况下选择接收到的数据位的反转作为该模块的输出的装置(130)。
14.如权利要求13所述的模块，进一步包括用于检测在接收到的组数据位中一个或多个差错的存在的装置(64，66)。
15.如权利要求14所述的模块，其中
适于接收的装置进一步适于从另一模块接收第一奇偶校验位；
该模块(128)进一步包括：
适于根据接收到的组数据位产生第二奇偶校验位的装置(64)；和
适于检测在接收到的组数据位中一个或多个差错的存在的装置(64，66)适于比较第一和第二奇偶校验位。
16.如权利要求15所述的模块，其中适于产生第二奇偶校验位的装置(64)包括一个或多个逻辑门。
17.如权利要求14、15或16所述的模块，其中适于检测在接收到的数据位中一个或多个差错的存在的装置(64，66)包括逻辑门。
18.如权利要求14至16之一所述的模块，其中该模块(128)进一步包括用于校正接收到的组数据位中的差错的装置，所述用于校正差错的装置适于输出接收到的数据位或其相应副本以响应于由适于检测的装置(64，66)输出的控制信号。
19.如权利要求15或16所述的模块，其中适于接收的装置进一步适于从另一模块中接收第一奇偶校验位的副本。
20.如权利要求19所述的模块，其中在接收到的第一奇偶校验位及其副本中对该组数据位是否被反转的指示进行编码。
21.如权利要求20所述的模块，其中该模块进一步包括：
适于根据该组数据位的相应副本产生第三奇偶校验位的装置(140)；
适于比较接收到的第一奇偶校验位、接收到的第一奇偶校验位的副本、第二奇偶校验位和第三奇偶校验位以确定该组数据位是否被反转的装置(66，144，146)。
22.如权利要求13至15之一所述的模块，其中所述指示包括反转信号。
23.如权利要求22所述的模块，其中适于接收的装置进一步适于从另一模块中接收反转信号的副本。
24.如权利要求23所述的模块，其中反转信号的副本是反转信号的反转副本。
25.如权利要求23所述的模块，进一步包括用于检测在接收到的反转信号或其相应副本中差错的存在的装置。
26.如权利要求25所述的模块，其中用于检测在接收到的反转信号或其相应副本中差错的存在的装置将接收到的反转信号与其相应副本进行比较。
27.一种系统，包括如权利要求1至3之一所述的用于发送的模块(102)和如权利要求13至16之一所述的用于接收的模块(128)，这些模块经由通信总线(104)进行连接。
CNB2005800066898A 2004-03-03 2005-02-23 提供容错性和增强的稳定性的数据通信模块 Expired - Fee Related CN100485646C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04100853 2004-03-03
EP04100853.3 2004-03-03

Publications (2)

Publication Number Publication Date
CN1926528A CN1926528A (zh) 2007-03-07
CN100485646C true CN100485646C (zh) 2009-05-06

Family

ID=34928886

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800066898A Expired - Fee Related CN100485646C (zh) 2004-03-03 2005-02-23 提供容错性和增强的稳定性的数据通信模块

Country Status (9)

Country Link
US (1) US7849390B2 (zh)
EP (1) EP1725941B1 (zh)
JP (1) JP4649472B2 (zh)
KR (1) KR20070006764A (zh)
CN (1) CN100485646C (zh)
AT (1) ATE393431T1 (zh)
DE (1) DE602005006248T2 (zh)
TW (1) TW200604816A (zh)
WO (1) WO2005088467A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006115819A1 (en) * 2005-04-21 2006-11-02 Iota Technology, Inc. Electronic differential buses utilizing the null state for data transfer
KR100845141B1 (ko) * 2007-01-17 2008-07-10 삼성전자주식회사 싱글 레이트 인터페이스 장치, 듀얼 레이트 인터페이스장치 및 듀얼 레이트 인터페이싱 방법
US7522073B1 (en) * 2007-11-30 2009-04-21 Qimonda North America Corp. Self-adapted bus inversion
WO2009108562A2 (en) 2008-02-25 2009-09-03 Rambus Inc. Code-assisted error-detection technique
TW201015874A (en) * 2008-10-14 2010-04-16 Univ Nat Changhua Education Encoding/decoding method of Berger invert codes, and its encoder and inspector circuit
US9087025B2 (en) 2009-02-05 2015-07-21 Micron Technology, Inc. Data encoding using spare channels in a memory system
JP2011159119A (ja) 2010-02-01 2011-08-18 Fujitsu Ltd 情報処理装置、情報送信方法および情報受信方法
CN101834704B (zh) * 2010-03-09 2013-01-23 西安电子科技大学 高性能抗串扰时空总线编解码方法及其编解码装置
CN101788967B (zh) * 2010-03-09 2012-02-08 西安电子科技大学 抗串扰片上总线编解码方法及其编解码装置
CN101848059B (zh) * 2010-04-09 2013-08-14 西安电子科技大学 抑制总线串扰的自适应时间编解码装置及其编解码方法
DE102010031030B3 (de) * 2010-07-07 2011-11-17 Robert Bosch Gmbh Datenschnittstelle mit eigensicherer, integrierter Fehlererkennung
US8405529B2 (en) * 2011-03-11 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Using bus inversion to reduce simultaneous signal switching
JP5974700B2 (ja) * 2012-07-19 2016-08-23 富士通株式会社 伝送装置及びデータ転送方法
CN103731130B (zh) * 2013-12-27 2017-01-04 华为技术有限公司 通用的容错纠错电路及其应用的译码器和三模冗余电路
KR102357899B1 (ko) * 2014-01-29 2022-02-03 마벨 아시아 피티이 엘티디. 유효 인코딩을 위한 방법 및 장치
US9979416B2 (en) 2014-12-10 2018-05-22 Rambus Inc. Memory controller and method of data bus inversion using an error detection correction code
CN111198838B (zh) * 2019-12-30 2020-10-20 中国人民解放军军事科学院国防科技创新研究院 一种双轨信号异步传输链路系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3889072A (en) * 1973-10-19 1975-06-10 Itt Bi-directional amplification apparatus
US4667337A (en) 1985-08-28 1987-05-19 Westinghouse Electric Corp. Integrated circuit having outputs configured for reduced state changes
JPS62140155A (ja) * 1985-12-16 1987-06-23 Nec Corp 装置のデ−タバス自動切替回路
JPH05334206A (ja) 1992-05-29 1993-12-17 Toshiba Corp インターフェース制御装置
US5287527A (en) * 1992-12-28 1994-02-15 International Business Machines Corporation Logical signal output drivers for integrated circuit interconnection
US5748902A (en) * 1996-07-19 1998-05-05 Compaq Computer Corporation Polarity switched data bus for reduced electromagnetic interference
US6046943A (en) * 1998-03-10 2000-04-04 Texas Instuments Incorporated Synchronous semiconductor device output circuit with reduced data switching
US6647245B1 (en) * 1999-05-28 2003-11-11 Glen V Rosenbaum Subsidiary communication authorization (SCA) radio turner
US6671212B2 (en) * 2002-02-08 2003-12-30 Ati Technologies Inc. Method and apparatus for data inversion in memory device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
The LSP Protection/Restoration Mechanism in GMPLS. Ziying Chen,55-57,University of Ottawa. 2002
The LSP Protection/Restoration Mechanism in GMPLS. Ziying Chen,55-57,University of Ottawa. 2002 *

Also Published As

Publication number Publication date
CN1926528A (zh) 2007-03-07
US20080288844A1 (en) 2008-11-20
DE602005006248T2 (de) 2009-06-25
US7849390B2 (en) 2010-12-07
EP1725941B1 (en) 2008-04-23
EP1725941A1 (en) 2006-11-29
JP4649472B2 (ja) 2011-03-09
WO2005088467A1 (en) 2005-09-22
KR20070006764A (ko) 2007-01-11
JP2007526574A (ja) 2007-09-13
DE602005006248D1 (de) 2008-06-05
TW200604816A (en) 2006-02-01
ATE393431T1 (de) 2008-05-15

Similar Documents

Publication Publication Date Title
CN100485646C (zh) 提供容错性和增强的稳定性的数据通信模块
US9686107B2 (en) Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
US5917364A (en) Bi-directional interface circuit of reduced signal alteration
EP2232377B1 (en) Asymmetric communication on shared links
CN1713626B (zh) 电压电平编码系统和方法
US7184483B2 (en) Technique for emulating differential signaling
US9246713B2 (en) Vector signaling with reduced receiver complexity
CN102016813A (zh) 用于平衡接收端电源负载的方法和系统
US8274311B2 (en) Data transmission system and method
KR20220048061A (ko) 저전력 멀티레벨 드라이버
EP0425779B1 (en) Apparatus and method for transmitting commands
US7961794B2 (en) Transfer of digital data through a transformer
US6721918B2 (en) Method and apparatus for encoding a bus to minimize simultaneous switching outputs effect
US6538584B2 (en) Transition reduction encoder using current and last bit sets
US6642862B2 (en) Method for encoding/decoding digital data transmitted through a serial link, particularly of the 8B/10 type, and device for implementing same
EP0751457A1 (en) Basic cell for comparing a first and a second digital signal to each other and relating digital comparator
CN1890652A (zh) 用反馈来选择发送电压
EP1735711A1 (en) Data communication using fault tolerant error correcting and having reduced ground bounce
JPH09204293A (ja) 並列データ伝送方式及び過半数判定回路
US6791358B2 (en) Circuit configuration with signal lines for serially transmitting a plurality of bit groups
WO2006027742A1 (en) Fault tolerant bus
US20170052923A1 (en) Apparatuses and methods for balanced transmittal of data
JPH0775360B2 (ja) スキュー変換点の訂正・検出方法及び通信システム
Kumar et al. SERIAL LINKS BASED EMBEDDED TRANSITION INVERSION CODING WITH LOW SWITCHING ACTIVITY
US8717065B2 (en) Data tranmission driver, system and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090506

Termination date: 20190223

CF01 Termination of patent right due to non-payment of annual fee