CN100468769C - 高频切换晶体管 - Google Patents
高频切换晶体管 Download PDFInfo
- Publication number
- CN100468769C CN100468769C CNB2004101003037A CN200410100303A CN100468769C CN 100468769 C CN100468769 C CN 100468769C CN B2004101003037 A CNB2004101003037 A CN B2004101003037A CN 200410100303 A CN200410100303 A CN 200410100303A CN 100468769 C CN100468769 C CN 100468769C
- Authority
- CN
- China
- Prior art keywords
- region
- switching transistor
- barrier region
- frequency switching
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000002019 doping agent Substances 0.000 claims abstract description 35
- 230000004888 barrier function Effects 0.000 claims description 140
- 239000000463 material Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012774 insulation material Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 1
- 208000037824 growth disorder Diseases 0.000 abstract 8
- 239000002800 charge carrier Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000002262 irrigation Effects 0.000 description 4
- 238000003973 irrigation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000019771 cognition Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 electronics Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
一种高频切换晶体管，包括集极区域，其具有第一传导型态，于该集极区域上形成边界的第一阻障区域，其具有不同于该第一导电型态的第二导电型态，以及于该第一阻障区域上形成边界的半导体区域，其具有较该第一阻障区域之一掺质浓度为低的掺质浓度。再者，该高频切换晶体管具有于该半导体区域上形成边界的第二阻障区域，其具有第一传导型态，以及于该第二阻障区域上形成边界的基极区域，其具有第二导电型态。此外，该高频切换晶体管包括于该半导体区域上形成边界的第三阻障区域，其具有该第二导电型态，以及较该半导体区域为高的掺质浓度。更进一步该高频切换晶体管具有于该第三阻障区域上形成边界的射极区域，而其则是具有该第一导电型态。
Description
技术领域
本发明一般而言相关于一高频切换晶体管，以及特别地是，相关于一种已知较根据习知技术的高频晶体管的一闸极电压为低的高频晶体管。
背景技术
高频开关的目的在于递送或阻挡高频信号，在递送的例子中，其特征应该为尽可能小的一欧姆电阻，以及在阻挡的例子中，其特征则应该为尽可能小的一固定容量，而它们可以通过不同型态的电路组件而加以实现，在集成电路技术中，高频开关通常通过利用一硅基板而加以实现，从而，一般而言，即可以形成两种型态的晶体管，双极晶体管、或MOS晶体管，其中，在一双极晶体管的例子中，该递送例子可以简单地加以实现，若是其利用在特征曲线的三极管区域中、远低于集极电流饱和的一足够大射极基极电流而进行操作时，而在一正确的晶体管维度，此控制电流则是可以维持在小于1mA，不过，该阻挡的例子就会造成更多的困难，因为在与待阻挡的高频振幅一样高的关闭状态，其分别地会需要一基极以及基板偏压电压，换言之，其可以注意的是，一基极射极偏压电压必须以一至少是该高频信号的该振幅的量，而被施加于该阻挡方向，因此，该集极基极二极管即无法在流动方向上受到控制，从而，该可切换功率会受到该可获得偏压电压的限制。
而在电池操作的移动无线系统中，举例而言，此所会导致的问题即是，一大约20伏特的所需偏压电压将会比该移动无线系统的一操作电压，举例而言，2.8伏特，高上许多。
用于较高功率的高频开关会以可以与较低以及无偏压电压一起操作的PIN二极管、或GaAs晶体管开关的形式，而实现于该RF-ICs(RF-IC＝radio frequency integrated circuits，射频集成电路)之外，然而，一个缺点是，由于额外的构件所可能发生的较高成本。
另一个以PIN二极管作为高频开关的缺点是，PIN二极管需要一部份较高的切换时间，而此则会使得其于高以及最高频率技术中的使用产生问题。
发明内容
从此习知技术开始，本发明的一目的在于提供具有一低偏压电压、一低切换时间、以及高功率的切换可能性的一高频切换晶体管。
此目的通过根据本发明的一高频切换晶体管而加以达成。
本发明提供一种高频切换晶体管，包括：
一集极区域，其具有一第一传导型态；
于该集极区域上形成边界的一第一阻障区域，其具有不同于该第一导电型态的一第二导电型态；
于该第一阻障区域上形成边界的一半导体区域，其具有较该第一阻障区域之一掺质浓度为低、或是等于零的一掺质浓度；
于该半导体区域上形成边界的一第二阻障区域，其具有该第一传导型态；
于该第二阻障区域上形成边界的一基极区域，其具有该第二导电型态；
于该半导体区域上形成边界的一第三阻障区域，其具有该第二导电型态，以及一较该半导体区域为高的掺质浓度；以及
于该第三阻障区域上形成边界的一射极区域，其具有该第一导电型态。
本发明作为基础的认知为，通过将一预先定义的阻挡电压施加于该射极区域以及该基极区域之间、或是该基极区域以及该集极区域之间，该半导体区域可以变得几乎没有电荷载体，特别地是，该第一以及第三阻障区域对此的贡献，其会在该阻挡电压被施加的时候，避免进入该半导体区域的电荷载体的一“流入”，而通过在该射极以及该基极之间的该阻挡电压的如此的应用，一阻挡电位可在该半导体区域中被建立起来，接着，为了能够克服此阻挡电位，一电压必须加以使用于该集极以及该射极之间，而其会显著地高于被施加于射极以及基极之间的该切换电压，以用于阻挡该切换晶体管，通过如此的设计，一可以通过一低切换电压(亦即，阻挡电压)而进行阻挡的高频开关即可以加以实现，其中，被施加于该射极以及该集极之间的高频信号可以利用一高电压振幅而加以阻挡，因此，其优点为，该高频切换晶体管仅需要一低偏压电压(亦即，切换、或阻挡电压)，以用于该切换操作，以及从而，在射极以及集极之间的高功率即为可切换。
再者，通过在该基极区域上形成边界的该第二阻障区域，其可以避免电荷载体会不管该所施加的阻挡电压而流回在该射极以及该基极之间的该半导体区域，从而，其可以确保，该阻挡电压在处于射极以及基极之间所施加的阻挡电压时，独立于射极以及集极之间所施加的一电压之外，而能维持为未改变。
再者，该基极区域以及在该基极区域上形成边界的该第二阻障区域可以加以配置为与该射极区域以及该第三阻障区域相距一预先决定的距离，因此，通过形成该空间电荷区域，该阻挡电位可以在处于小的递送电压时，已为几乎完全地被降低，而此所具有的另一优点是，该切换电压可以通过该距离的一任意选择而以一定义的方式进行设定，以及在本发明的方法中的开启程序具有一比习知技术方法显著为低的开启延迟。
附图说明
本发明的一较佳实施例将以所附图式作为参考而于之后进行讨论，其中：
图1：其显示根据本发明的高频切换晶体管的一实施例的剖面图；
图2a至图2c：其显示在图1中所举例说明的根据本发明的高频切换晶体管中，一射极区域剖面的数个仿真图表的一图例说明；
图3a至图3c：其显示在图1中所举例说明的高频切换晶体管中，一基极接触区域剖面的数个仿真图表的一图例说明；
图4：其显示相关于在图1中所举例说明的高频切换晶体管的射极以及基极之间的一区域的数个仿真图表的一图例说明；以及
图5a至图5b：其显示根据本发明的高频切换晶体管的一另一实施例的剖面图。
具体实施方式
图1显示根据本发明的高频切换晶体管的一实施例，而该高频切换晶体管100包括一半绝缘基板102，以及嵌入该基板之中的一集极区域104，其中，该集极区域104具有，举例而言，一具有相较于该半绝缘基板102而为高的一n+掺质浓度的n掺杂半导体材质(亦即，其为一所谓的埋藏层n阴极)，而较佳地是，在该集极区域104中的该半导体区域的该掺质浓度会于每立方厘米中包括多于1019个掺质原子，再者，该集极区域104会形成该高频切换晶体管100的该集极，而更进一步地，一第一阻障区域108会加以配置于该集极区域104的一表面106之上，且其较佳地包括一p掺杂半导体材质，另外，在该高频切换晶体管100的一中心区域110之中，一半导体区域114会被配置于该第一阻障区域108的一表面112之上，且其较佳地包括一p掺杂半导体材质，然而，该半导体区域114的该掺质浓度却会从而低于该第一阻障层108的该掺质浓度，较佳地是，该第一阻障区域108的该掺质浓度介于每立方厘米1016至1017个掺质原子之间，然而，该第一阻障区域108的该掺质浓度亦可以落在一介于每立方厘米1015至1018个掺质原子的数值范围之间，而另一方面，该半导体区域的该掺质浓度较佳地少于每立方厘米1014个掺质原子。
更进一步地，该第一阻障区域108较佳地具有一介于该集极区域104的该表面106以及该第一阻障区域108的该表面112之间的厚度，且其会落在一介于0.2μm以及1μm的数值范围之中，然而，可选择地，该第一阻障区域的该厚度亦可以落在一介于0.1μm以及2μm的数值范围之中。
更进一步地，一第二阻障区域120会被配置于该半导体区域114的一表面118的一部份116之中，较佳地是，该第二阻障区域120包括一n掺杂半导体材质，再者，一基极区域122会被嵌入该第二阻障区域120之中，而关于位在该半导体区域的该表面118以及该基极区域122之间的该第二阻障区域120的该掺质浓度以及该厚度，则对于该第一阻障区域108的陈述亦类似地可适用，另外，该基极区域122会被嵌入该第二阻障区域120之中，因而使得一第二阻障区域120的涌流终止(flush termination)会产生于该表面124之上。
再者，一第三阻障区域128会被配置于该半导体区域114的该表面118的一部份126之中，而再次地，该第三阻障区域126会较佳地包括一p掺杂半导体材质，此外，一射极区域130会被配置于一第三阻障区域128之中，因而使得在该第三阻障区域128以及该射极区域130之间的一涌流终止会产生该表面124，之上，另外，关于该第三阻障区域128的该掺杂浓度，以及该第三阻障区域128在该半导体区域114的该表面118以及该射极区域130之间的厚度，该等相关于第一阻障区域108的陈述亦类似地可适用。
较佳地是，在该第一阻障区域108的该表面112以及该半导体区域114的该表面118之间的该半导体区域114的该厚度落在一介于5μm以及8μm的数值范围之中，另外可选择地是，该半导体区域114的该厚度亦可以落在一介于4μm以及10μm的数值范围之中，自此，一8μm的距离132可以产生在该集极区域104以及该射极区域130之间。
再者，一绝缘覆盖层134加以配置于该表面124之上，该绝缘覆盖层134具有一用于透过一射极接触结构136而接触该射极区域130的开口，一用于在一基极接触结构138的帮助之下接触该基极区域122的开口，以及一用于经由一集极接触结构140而接触该一集极区104的开口，更进一步地，该高频切换晶体管100具有一边界结构142，而其会在左边限制该半导体区域114以及该第三阻障区域128，以及在右边限制该半导体区域114以及该第二阻障区域120，较佳地是，该边界结构142包括一绝缘材质，以及会利用一涌流的方式、而与该第二阻障区域120以及该第三阻障区域128一起终止于该表面124之上，另外，该边界结构142会投射进入该第一阻障区域108以及该集极区域104之中，因此，该半导体区域114，该第二阻障区域120，以及该第三阻障区域128的一侧向延伸144是通过该边界结构142而加以定义，较佳地是，该侧向延伸144落在一介于20μm以及200μm的数值范围之中，此外，该高频切换晶体管100亦可以二维地加以形成，从而，该边界结构会定义出一体积，而其实质上具有平行于该第一阻障区域108的一主要区域而加以配置的一方形基极，以及具有最大为该侧向延伸144的一基极区域侧缘，且该基极区域将会更进一步地垂直于图1的绘图水平。
再者，一接触结构146加以配置于通过该边界结构142所定义的该侧向延伸144之外，而该接触结构146则是会具有传导区域148以及绝缘区域150，其中，该接触结构146的该等传导区域148会更进一步地使得该集极接触区域140的一电性传导连接到达该集极区域104，从而，其有可能经由该集极接触区域140而传导地接触该集极区域104，其中，该集极接触区域140会加以配置而覆盖高于该集极区域104，以作为，举例而言，在该第二阻障区域120以及该基极区域122之间的一边界区域。
另外，该第二阻障区域120可以加以配置为距离该第三阻障区域128一预先定义的距离152，在图1中，在该第二阻障区域120以及该第三阻障区域128之间的该预先定义的距离152具有一数值为零，然而，该预先定义的距离152可以多至20μm。
因此，图1显示为了电路应用而最佳化的一可结合npn双极晶体管的一结构的该剖面，其中，使用具有沟渠沉体(trench sinker)(接触结构146)的一埋藏层(集极区域104)，从而，该集极区域104可以通过利用该集极接触区域140而受到来自该表面124的接触，再者，该高频切换晶体管100会被一沟渠(边界结构142)所环绕，而此则是会避免通过少数的载体注入而到达高频切换晶体管的一可能边缘的一耦接，此外一射极基极集极掺杂变量曲线包括一低n-(或p-)掺杂、几乎内部的基极I范围(半导体区域114)，而在该射极区域130以及在该集极区域104处，(第一阻障区域108以及一第三阻障区域128)，会形成抵抗源自该分别的边缘集极区域104以及该射极区域130的电子发散的一较高p掺杂，会直接地被导入该半导体区域114，从而，该高频切换晶体管100的该阻挡能力会受到影响，再者，一基极接触会加以形成在该内部基极区域之中(亦即，在该半导体区域114之中)，从而，即会产生该第二阻障区域120以及嵌入于该第二阻障区域120之中的该基极区域122，其中，该基极区域122会包括一p掺杂半导体材质，并会更进一步地受到一n掺杂范围(亦即，该第二阻障区域120)的围绕，而此则是会形成抵抗空穴发散的一阻障。
因此，根据本发明的在图1中所举例说明的高频切换晶体管的一实施例，一n掺杂半导体材质会形成该第一传导型态，以及一p掺杂半导体材质会形成该第二传导型态，从而，该基极区域122即会获得可以在抵抗该射极、或集极的一负电压接收空穴，但是仅在到达一临界电压时，将它们以正极性送回，而此临界电压则是取决于在该射极区域130以及该基极区域122之间的空间电荷区域(以及在该第三阻障区域128以及该第二阻障区域120之间的空间电荷区域)的形成(射极注入临界电压)，除此之外，此空间电荷区域取决于在该第二阻障区域120以及该第三阻障区域130之间的该预先决定的距离152，再者，在该基极区域122以及该集极区域104之间的一注入临界电压必须要加以考虑，而再次地，其通过在该第一阻障区域108以及该第二阻障区域120之间的一空间电荷区域而加以形成，尤其是，一集极发散临界电压必须加以考虑，而其受到形成于该第一阻障区域108以及该第三阻障区域128之间的一空间电荷区域的影响，因此，通过选择在该第一阻障区域108、该第二阻障区域120以及该第三阻障区域128之间的该等分别的距离(亦即，通过图1所举例说明的该高频切换晶体管100的一适当结构)，其可以达成该射极注入临界电压为小(例如，2.5伏特)，且同时，该集极发散临界电压为高(例如，20伏特)的状况，而在该等分别的发散临界电压之下，由于该激活程序因为形成在该阻障区域中的空间电荷区域而受到非常多的延迟，因而使得没有值得注意的电流会在短期控制时流入流动方向之中。
再者，该高频切换晶体管100可以建立于一高频电路之中，但在此并未加以举例说明。该高频电路可以包括一控制电路，其加以形成以根据一控制信号而打开、或关闭具有该高频切换晶体管的开关，其中，该控制装置加以形成，以在该阻障区域以及该射极区域之间供给一负切换电压，进而关闭该开关，从而，该开关可以具有一切换输入(例如，该高频切换晶体管的该集极区域)，其可以被耦接至一高频来源，而一电压信号则是可以供给自具有一高频电压振幅的该高频来源，以及其中，该切换电压会小于、或是等于该高频电压振幅的一半，因此，在该阻挡的例子中，该晶体管会承受在该集极区域104以及该射极区域130之间的，举例而言，多至20伏特的高频电压振幅，但是亦可以通过具有一大于2.5伏特的基极射极电压的该控制电路，而被切换至该激活状态。
为了切换回该关闭状态，该高频切换晶体管会需要一负的基极射极电压，而此电压则是会高到几乎所有的电荷载体(例如，电子、或空穴)皆可以自该基极区域中被移除(亦即，特别是，自该半导体区域114)，特别地是，该基极射极电压取决于在该第一阻障区域108，该第二阻障区域120，以及该第三阻障区域128之中的掺杂，并且，可以加以设定为使得其为大约2.5伏特，因此，可以利用大约稍微大于2.5伏特的供给电压(切换电压)而切换该高频切换晶体管的开与关的电路(特别是一高频切换晶体管100)可以加以实现，尽管如此，一待切换的高频信号的该高频振幅仍然可以显著地高于该切换电压(例如，20伏特)。
图2显示在图1中所举例说明的该高频切换晶体管结构中，该集极区域的一剖面的一示范性掺质变量曲线200。在图2a中所举例说明的图表的横坐标上，标示以在图1中所举例说明的该高频切换晶体管100的该表面124的位置，而在图2a中所举例说明的图表的纵坐标上，则是标示以对数形式呈现的该掺质浓度，因此，其可以由图2a中看出，具有一高(例如，一大于每立方厘米1019个掺质原子的)掺质浓度的一半导体区域被配置在一左半部202，从而，在图1中所举例说明的该射极区域130会加以形成，接着，一第二部分204亦形成边界于其上，从而，即形成在图1中所举例说明的该第三阻障区域128。
再者，根据图2a，其可以看出在该半导体区域114中低于该第三阻障区域的该掺质浓度，而可以通过在图2a中所举例说明的该掺质变量曲线200的一第三部分206而看出，再次地，在图1中所举例说明的该高频切换晶体管100的该第一阻障区域108会具有比该半导体区域114更高的掺质浓度，而此则是通过所举例说明的该掺质变量曲线200的一部分208而看出，再者，该集极区域104可以通过在图2a中的该掺质变量曲线200的一部分210而看出。
若是一足够大的负基极射极电压被供给至该基极接触(例如，-3伏特)时，则几乎整个基极区域(例如，在图1中所举例说明的该半导体区域114)皆会变为无电荷载体，所以，现在，在该半导体区域114中的结果电位通过在该等p-以及n-阻障区域中的该空间电荷而加以决定。
图2b显示在阻挡的例子中，于不施加一电压在图1中所举例说明的该集极区域104以及该射极区域130之间的情况下(亦即，VCE＝0伏特)，一特殊集极射极掺质变量曲线，正如在图2a中所示，的电位曲线，(亦即，当将该阻挡电压施加于该基极区域以及该射极区域之中的时候)，因此，该两个高度p掺杂扩散的变量曲线(亦即，该第一阻障区域108，以及该第三阻障区域128)会每一个皆在该电位曲线中产生抵抗电子发散进入该基极区域(特别是，进入该半导体区域114)的一阻抗，且其相关于处于一0伏特的集极射极电压的该射极区域130而具有一1.5伏特的阻挡电位，另外，处于高的正集极射极电压时，其在左边降低(亦即，在该射极区域130处)，以及处于负的集极射极电压时，在右边降低(亦即，在该集极区域104附近)。
在图2c中，一15伏特的集极射极电压(亦即，VCE＝15伏特)加以设定，从而，其可以看出，该阻挡电位已经几乎完全被降低，但是一大约0.5V的剩余电位仍然存在该部分214之中，然而，从而，该阻挡电位仍然可以相当有效力的使得没有任何值得注意的电流会流经该集极区域104以及该射极区域130之间。
图3a显示在图1中所举例说明的该高频切换晶体管100中，该基极区域122的该区域的一剖面的一示范性掺质变量曲线300，再次地，从而，该基极区域122可以通过该掺质变量曲线300的一部份302而加以看出，该第二阻障区域可以通过一第二部份304而加以看出，该半导体区域114可以通过一第三部份306而加以看出，该第一阻障区域108可以通过一第四部份308而加以看出，以及该集极区域104可以通过该掺质变量曲线300的一第五部份310而加以看出。当为了阻挡该高频切换晶体管而施加该负的基极射极电压时，一电位曲线，正如在图3b中所举例说明，会产生于该基极区域之中，而从而，再次地，一-3伏特的负电压会被施加于该基极区域122以及该射极区域130之间，因此，在该集极区域104以及该射极区域130之间的一电压为0伏特时，电子可以离开该基极区域(亦即，特别地是，该半导体区域114)而到达右边，以及空穴到达左边，而此对所有正的集极射极电压而言亦可适用，因此，当在该集极区域104处施加一负的电压时(请参阅图3c)，一电位阻障会剩余在该基极区域122的前方，以避免进入该基极(亦即，该第二阻障区域120以及该半导体区域114)的一空穴的回流。
图4显示一示范性掺质变量曲线400的一图表，以及具有在该射极区域130以及该基极区域122之间的电位曲线的两个图表。在图4a中，一掺质浓度的一曲线通过该掺质变量曲线而加以举例说明，从而，该射极区域130的一位置可以从该掺质变量曲线400的一第一部份402而加以看出，该第三阻障区域128的一位置可以从一第二部份404而加以看出，该第二区域的一位置可以从一第三部份406而加以看出，以及该基极区域122的一位置可以从该掺质变量曲线400的一第四部份408而加以看出，从而，一阴极-阳极距离410会加以选择为非常的短，大约1.5μm，因而使得一电位阻障(亦即，在该第三阻障区域128以及该第二阻障区域120之间的一阻挡电位)可以在该基极区域122以及该射极区域130之间，几乎完全地被降低至很小的正电压，而如此的一电位曲线则是可以由图4c看出。
具有在该基极区域以及该射极区域之间的，举例而言，-3伏特的一已施加阻挡电压的一电位曲线举例说明图4b之中，而通过对于在该基极区域以及该射极区域之间、已经为很小的该电位阻障(例如，+2.5V)的一如此的降低，即会产生具有仅少于，举例而言，1ns的一低开启延迟的一开启程序，而自此则会获得，该切换行为相较于先前高频切换晶体管的一显著加速，而对于该射极基极距离的一较低显至则是起因于该射极基极二极管的崩溃电压必须比在关闭状态的该偏压电压更高的需求(亦即，大约-3伏特的该阻挡电压)，接着，在该基极区域以及该射极区域之间的一最小距离会产生为大约0.1μm，因此，其可以看出，在此文中所叙述的根据本发明的高频切换晶体管的该实施例使得该晶体管的一显著收缩成真。
当一集极基极崩溃电压变得比该集极发散临界电压为小时，该收缩的一显示即加以达成。在一20伏特晶体管的例子中(亦即，一20伏特的集极发散临界电压)，此为，举例而言，大约0.8μm基极集极距离的例子，而在此例子中，该等发散阻障(亦即该第一阻障区域、该第二阻障区域、以及该第三阻障区域)应该比图1中所举例说明的更显著地平坦以及更高度地加以掺杂，然而，一收缩的一负面结果为，在递送例子中的非线性会增加，以及因此，该控制电流必须大约反比于一收缩的平方而增加，而在该边界的例子中，则是会造成该控制电流的一0.1mA至10mA的增加。
该控制电流的一增加通过沟渠蚀刻的限制而加以限制，以及因此一般限制为一最大100μm的沟渠深度，从而，该控制电流多至1μA的一显著降低可以加以达成，不过，增加该控制电流的一负面结果为，该切换程序的减速以及该产品成本的一增加。
作为至此所叙述的npn双极晶体管的一另一选择，一pnp晶体管亦可以加以实现。此pnp晶体管通过该p-以及n-掺杂的一交换，还有所有掺杂区域的该传导型态，而加以形成，此外，当分别该等电子以及该等空穴的角色互换时，该pnp晶体管的功能可以利用相同的方式而加以叙述，由于现在已经为该少数电荷载体的该等电子的一较高迁移率，因此，显著的执行恶化会在该开启状态中产生，所以，该pnp晶体管需要较高的电流，以获得该相同的电阻，然而，其中，较强的谐波亦会同时产生，该pnp晶体管该关闭状态并不会遭受重大的限制。
同样的，侧向晶体管亦可以利用所叙述的阻障结构而加以实现，因此，一npn高频切换晶体管的一另一实施例举例说明于图5之中。相对于在图1中所举例说明的会提供该集极区域104在该射极区域130下方的一垂直放置位置的该高频切换晶体管的该垂直结构，该集极区域104以及在该集极区域104上设置边界的该第一阻障区域108加以放置，以使得可以它们几乎以涌流的方式终止在该表面124，因此，该基极区域122该射极区域130，以及该集极区域104会进行水平配置一大约相同的高度，其中，在此例子中，该半导体区域114可以通过该基板102而加以产生，再者，该第二阻障区域120会形成一空穴阻障，且同时，该第一阻障区域108以及一第三阻障区域128会形成一电子阻障。
图5b显示一侧向的pnp晶体管，其类似于在图5a中所举例说明的该npn晶体管而加以建构，然而，不同于在图5a中所举例说明的该晶体管的是，该分别的区域的该两种传导型态彼此交换，因此，该第一阻障区域108以及该第三阻障区域128会形成一空穴阻障，且同时，该第二阻障区域120会形成一电子阻障。
然而，在图5中所举例说明的该两种变化并不适合于在开启状态中的操作，因为它们并没有限制注入区域，在分离的晶体管中，此会造成不健全的参数，在集成电路中，它们会影响在已阻挡以及已切换开启晶体管之间的耦接，而此为最不想要的，然而，由于侧向晶体管可以特别轻易地加以产生，并且在关闭状态下具有良好的特性，因此它们可以被使用于仅使用关闭状态的应用(例如，在天线闪电保护之中)，而该闪电保护则是由任何极性的量高于该集极射极临界电压的电压皆会使得该晶体管为可传导的事实所构成，因此，在阻挡方向中，已经处于低偏压电压的具有高频电压幅度的负载不再具有任何效果。
总言之，其可以说，通过在npn双极晶体管的该基极接触中插入空穴注入阻障，以及在该集极中插入一电子注入阻障，其可以避免该集极基极二极管在流动极化时变得可传导，而在pnp双极晶体管中，空穴发散阻障会与电子发散阻障交换，反之亦然。
因此，一电子发散阻障通过在一高度n掺杂接触区域上以一轻微掺杂p层形成边界所产生，以及一空穴发散阻障通过在一高度p掺杂接触区域上以一轻微掺杂n层形成边界所产生，其中，一晶体管的该n+pn+掺质变量曲线会由具有一在中间的几乎未掺杂I范围的一n+pIpn+掺质变量曲线所取代，该pp+基极接触则是会由一Inp+掺质变量曲线所取代。
参考符号列表
100 高频切换晶体管
102 基板
104 集极区域
106 集极区域的表面
108 第一阻障区域
110 高频切换晶体管的中间区域
112 阻障区域108的表面
114 半导体区域
116 半导体区域114的一表面的部分
118 半导体区域114的表面
120 第二阻障区域
122 基极区域
124 表面
126 半导体区域114的表面118的另一部分
128 第三阻障区域
130 射极区域
132 集极区域104以及射极区域130之间的距离
134 绝缘覆盖层
136 射极接触区域
138 基极接触区域
140 集极接触区域
142 边界结构
146 接触结构
148 接触结构146的传导区域
150 接触结构146的绝缘部分
152 第二阻障区域120以及第三阻障区域128之间的预先定义距离
200 掺质变量曲线
202 掺质变量曲线200的第一部份
204 掺质变量曲线200的第二部份
206 掺质变量曲线200的第三部份
208 掺质变量曲线200的第四部份
210 掺质变量曲线200的第五部份
212 阻挡电位
214 剩余阻挡电位
300 掺质变量曲线
302 掺质变量曲线300的第一部份
304 掺质变量曲线300的第二部份
306 掺质变量曲线300的第三部份
308 掺质变量曲线300的第四部份
310 掺质变量曲线300的第五部份
400 掺质变量曲线
402 掺质变量曲线400的第一部份
404 掺质变量曲线400的第二部份
406 掺质变量曲线400的第三部份
408 掺质变量曲线00的第四部份
410 射极基极距离
Claims (23)
1.一种高频切换晶体管(100)，包括:
一集极区域(104)，其具有一第一传导型态；
于该集极区域(104)上形成边界的一第一阻障区域(108)，其具有不同于该第一导电型态的一第二导电型态；
于该第一阻障区域(108)上形成边界的一半导体区域(114)，其具有较该第一阻障区域(108)的一掺质浓度为低、或是等于零的一掺质浓度；
于该半导体区域(114)上形成边界的一第二阻障区域(120)，其具有一第一传导型态；
于该第二阻障区域(120)上形成边界的一基极区域(122)，其具有该第二导电型态；
于该半导体区域(114)上形成边界的一第三阻障区域(128)，其具有该第二导电型态，以及一较该半导体区域(114)为高的掺质浓度；以及
于该第三阻障区域(128)上形成边界的一射极区域(130)，其具有该第一导电型态。
2.根据权利要求1所述的高频切换晶体管(100)，其中，一具有该第一导电型态的材质为一n掺杂半导体材质，以及一具有该第二导电型态的材质为一p掺杂半导体材质。
3.根据权利要求1或2所述的高频切换晶体管(100)，其中，该第二阻障区域(120)在该第三阻障区域(128)上形成边界、或是以与该第三阻障区域(128)相距一预定距离的方式而进行配置。
4.根据权利要求3所述的高频切换晶体管(100)，其中，该预定距离具有一至多为20μm的数值。
5.根据权利要求1或2所述的高频切换晶体管(100)，其中，该第一阻障区域(108)、该第二阻障区域(120)、或该第三阻障区域(128)具有一介于每立方厘米1015至1018个掺质原子之间的掺质浓度。
6.根据权利要求5所述的高频切换晶体管(100)，其中，该第一阻障区域(108)、该第二阻障区域(120)、或该第三阻障区域(128)具有一介于每立方厘米1016至1017个掺质原子之间的掺质浓度。
7.根据权利要求1或2所述的高频切换晶体管(100)，其中，该半导体区域(114)具有一小于每立方厘米1014个掺质原子的掺质浓度。
8.根据权利要求1或2所述的高频切换晶体管(100)，其中，该集极区域(104)、该基极区域(122)、或该射极区域(130)具有一高于、或相等于每立方厘米1019个掺质原子的掺质浓度。
9.根据权利要求1或2所述的高频切换晶体管(100)，其中，该第一阻障区域(108)、该第二阻障区域(120)、或该第三阻障区域(128)具有一介于0.1μm至2μm的数值范围内的厚度。
10.根据权利要求9所述的高频切换晶体管(100)，其中，该第一阻障区域(108)、该第二阻障区域(120)、或该第三阻障区域(128)具有一介于0.2μm至1μm的数值范围内的厚度。
11.根据权利要求1或2所述的高频切换晶体管(100)，其中，该基极区域(122)以及该射极区域(130)形成于一基板之中，并且彼此侧向紧邻而配置。
12.根据权利要求1或2所述的高频切换晶体管(100)，其中，该集极区域(104)以及该射极区域(130)形成于一基板之中，并且以该集极区域(104)位于该射极区域(130)之上或是该射极区域(130)位于该集极区域(104)之上的方式配置。
13.根据权利要求12所述的高频切换晶体管(100)，其中，该半导体区域(114)具有一介于4μm至10μm的数值范围内的厚度。
14.根据权利要求13所述的高频切换晶体管(100)，其中，该半导体区域(114)具有一介于5μm至8μm的数值范围内的厚度.
15.根据权利要求13所述的高频切换晶体管(100)，其中，一边界结构(142)被配置于该半导体区域(114)、该第二阻障区域(120)、以及该第三阻障区域(128)的侧边，而通过此结构，即定义该半导体区域(114)、该第二阻障区域(120)、以及该第三阻障区域(128)的一侧向延伸(144)。
16.根据权利要求15所述的高频切换晶体管(100)，其中，该边界结构(142)具有一绝缘材质。
17.根据权利要求15所述的高频切换晶体管(100)，其中，该半导体区域(114)，该第二阻障区域(120)，以及该第三阻障区域(128)的该边界结构(142)具有一介于20μm至200μm的数值范围内的厚度。
18.根据权利要求15所述的高频切换晶体管(100)，其中，该半导体区域(114)具有一方形基极区域，其中，该基极区域以平行于该第一阻障区域(108)的一主要区域而进行配置，以及具有最大为该侧向延伸(144)的一基极区域侧缘。
19.根据权利要求12所述的高频切换晶体管(100)，其中，该集极区域(104)经由一接触结构(146)的一接触点而进行导电接触，其中，该接触结构(146)配置于较在该第二阻障区域(120)以及该基极区域(122)之间的边界区域为高而覆盖该集极区域(104)的位置上。
20.根据权利要求19所述的高频切换晶体管(100)，其中，该接触结构(146)包括一绝缘材质的至少一部份。
21.根据权利要求12所述的高频切换晶体管(100)，其中，该集极区域配置于一包括一半绝缘材质的基板(102)上。
22.一种高频电路，包括:
一开关，其具有根据权利要求1至21其中之一所述的高频切换晶体管；以及
一控制电路，其被形成为根据一控制信号而打开、或关闭该开关，其中，该控制装置被形成以将一负的切换电压施加于该基极区域(122)以及该射极区域(130)之间，进而关闭该开关。
23.根据权利要求22所述的高频电路，其中，一电路输入被耦接以一高频来源，其中，一电压信号自具有一高频电压振幅的该高频来源来提供，以及其中该切换电压小于、或等于该高频电压振幅的一半。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP20030028319 EP1542287B1 (en) | 2003-12-09 | 2003-12-09 | High-frequency bipolar transistor |
| EP03028319.6 | 2003-12-09 | ||
| US60/528026 | 2003-12-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1716630A CN1716630A (zh) | 2006-01-04 |
| CN100468769C true CN100468769C (zh) | 2009-03-11 |
Family
ID=34486165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004101003037A Expired - Fee Related CN100468769C (zh) | 2003-12-09 | 2004-12-09 | 高频切换晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1542287B1 (zh) |
| CN (1) | CN100468769C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8089129B2 (en) * | 2002-08-14 | 2012-01-03 | Advanced Analogic Technologies, Inc. | Isolated CMOS transistors |
| DE102005049247B4 (de) | 2004-11-05 | 2018-06-07 | Infineon Technologies Ag | Hochfrequenzschalttransistor und Hochfrequenzschaltung |
| DE102005047001B3 (de) * | 2005-09-30 | 2007-01-04 | Infineon Technologies Ag | Hochfrequenzschaltbauelement |
| US8270131B2 (en) | 2009-07-31 | 2012-09-18 | Infineon Technologies Ag | Electrostatic discharge protection element and electrostatic discharge protection chip and method of producing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2806983A (en) * | 1956-06-01 | 1957-09-17 | Gen Electric | Remote base transistor |
| GB2130006A (en) * | 1982-10-27 | 1984-05-23 | Vladimir Avraamovic Smolyansky | Bipolar semiconductor device |
| US5969402A (en) * | 1997-07-18 | 1999-10-19 | Advanced Micro Devices, Inc. | Reduction of depletion spreading sideways utilizing slots |
-
2003
- 2003-12-09 EP EP20030028319 patent/EP1542287B1/en not_active Expired - Fee Related
-
2004
- 2004-12-09 CN CNB2004101003037A patent/CN100468769C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1542287A1 (en) | 2005-06-15 |
| CN1716630A (zh) | 2006-01-04 |
| EP1542287B1 (en) | 2012-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE33209E (en) | Monolithic semiconductor switching device | |
| US7989885B2 (en) | Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same | |
| US5444272A (en) | Three-terminal thyristor with single MOS-gate controlled characteristics | |
| JPH0250482A (ja) | 双方向性の電界効果半導体素子および回路 | |
| KR102382856B1 (ko) | 이중-베이스 양방향 양극성 트랜지스터의 두 대향면 상의 필드 플레이트: 장치, 방법 및 시스템 | |
| US9041120B2 (en) | Power MOS transistor with integrated gate-resistor | |
| JPS5943827B2 (ja) | 保護回路 | |
| JPH0371773B2 (zh) | ||
| US4645957A (en) | Normally-off semiconductor device with low on resistance and circuit analogue | |
| US4132996A (en) | Electric field-controlled semiconductor device | |
| US5378903A (en) | Semiconductor device with low on-voltage and large controllable turn-off current | |
| US4506282A (en) | Normally-off semiconductor device with low on resistance and circuit analogue | |
| KR20210014678A (ko) | 트랜지스터 및 다이오드를 포함하는 회로 및 소자 | |
| US5498884A (en) | MOS-controlled thyristor with current saturation characteristics | |
| CN100468769C (zh) | 高频切换晶体管 | |
| US4807009A (en) | Lateral transistor | |
| US20160141375A1 (en) | Field Plates on Two Opposed Surfaces of Double-Base Bidirectional Bipolar Transistor: Devices, Methods, and Systems | |
| WO1999056320A1 (en) | Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability | |
| US7173290B2 (en) | Thyristor switch with turn-off current shunt, and operating method | |
| US7247926B2 (en) | High-frequency switching transistor | |
| TWI446549B (zh) | 接近自然崩潰裝置 | |
| US20090250696A1 (en) | Near natural breakdown device | |
| JPH11330451A (ja) | 半導体装置 | |
| US20040173814A1 (en) | Thyristor switch with turn-off current shunt, and operating method | |
| WO1991017570A1 (en) | Insulated gate bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090311 Termination date: 20181209 |