CN100461303C - 降低耦合效应的移位寄存器与液晶显示器 - Google Patents
降低耦合效应的移位寄存器与液晶显示器 Download PDFInfo
- Publication number
- CN100461303C CN100461303C CNB2006101542436A CN200610154243A CN100461303C CN 100461303 C CN100461303 C CN 100461303C CN B2006101542436 A CNB2006101542436 A CN B2006101542436A CN 200610154243 A CN200610154243 A CN 200610154243A CN 100461303 C CN100461303 C CN 100461303C
- Authority
- CN
- China
- Prior art keywords
- coupled
- control circuit
- output terminal
- shift register
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 8
- 230000001808 coupling effect Effects 0.000 title claims description 9
- 230000000881 depressing effect Effects 0.000 title 1
- 239000012528 membrane Substances 0.000 claims description 17
- 239000011521 glass Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 18
- 230000032683 aging Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
用于液晶显示器上的移位寄存器，其输出端具有较低的耦合效应以提供更好的栅极驱动信号。该移位寄存器的输出级电路包含二开关。第一开关的控制端耦接至第二开关的控制端。第一开关的一端用以接收一时钟信号，第一开关的另一端耦接至第二开关的一端。第二开关的另一端用以输出一栅极驱动信号。以一控制信号同时控制第一开关与第二开关的开启与关闭。
Description
技术领域
本发明涉及一种具有较低耦合效应的移位寄存器。更精确地说，本发明涉及一种用于液晶显示器的具有较低耦合效应的移位寄存器。
背景技术
请参考图1。图1是一现有技术的液晶显示器100的示意图。液晶显示器100包含一像素电路110、一移位寄存器区120。像素电路110包含多个像素111。移位寄存器区120包含多个移位寄存器S1-Sn，用以接收外部传送来的电压电平信号VSS、时钟信号XCK与CK，及一开始信号ST，并根据以上的信号，传送栅极驱动信号G1-Gn给像素电路110。像素电路110则根据移位寄存器120传送来的栅极驱动信号G1-Gn分别来驱动所包含的像素111，用以显示画面。
请参考图2。图2是现有技术的移位寄存器区120的示意图。如图所示，移位寄存器S1-Sn皆接收电压电平信号VSS，时钟信号XCK与CK。而第一个移位寄存器S1用以接收开始信号ST，并根据电压电平信号VSS、时钟信号XCK与CK，来传送第一个栅极驱动信号G1至像素电路110，同时亦传送至第二个移位寄存器S2。而第二个移位寄存器S2用以接收第一个栅极驱动信号G1，并根据电压电平信号VSS、时钟信号XCK与CK，来传送第二个栅极驱动信号G2至像素区110，同时亦传送至第二个移位寄存器S3，依此类推。因此，移位寄存器区120中的每一个移位寄存器便可依序发送栅极驱动信号来驱动像素电路110中的像素111。
请参考图3。图3是现有技术的移位寄存器区120的信号示意图。如图所示，当第一个移位寄存器S1接收到开始信号时，会开始触发移位寄存器区120的动作。开始产生栅极驱动信号G1，接着产生栅极驱动信号G2，依此类推。因此，这样产生栅极驱动信号的方式，可以依序来启动像素电路110的像素111，而完成显示画面的目的。
请参考图4。图4是现有技术的移位寄存器400的方块示意图。移位寄存器400包含开关Q1-Q7，控制电路410-430，与输出级电路440。输出级电路440包含一开关Q8。控制电路410根据时钟信号CK，经由开关Q2与Q3，来分别控制节点B与C的电位。当控制电路410根据时钟信号CK而将开关Q2与Q3打开时，节点B与C的电位会被拉至电压电平VSS。控制电路420根据时钟信号XCK，经由开关Q4与Q5，来分别控制节点B与C的电位。当控制电路420根据时钟信号XCK而将开关Q4与Q5打开时，节点B与C的电位会被拉至电压电平VSS。控制电路430根据下一级的栅极驱动信号Gn+1，经由开关Q6与Q7，来分别控制节点B与C的电位。当控制电路430根据下一级的栅极驱动信号Gn+1而将开关Q6与Q7打开时，节点B与C的电位会被拉至电压电平VSS。而输出极电路440则根据节点B与C的电位，将时钟信号CK传送至节点C，以作为栅极驱动信号Gn。以此方式，当前一级的栅极驱动信号Gn-1输入移位寄存器400时，移位寄存器400便可依照如图3的运作方式，延迟一段时间后，再输出栅极驱动信号Gn。
请参考图5。图5是现有技术的移位寄存器的栅极驱动信号Gn示意图。因为输出级电路440中的开关Q8，在节点B与节点A之间，有一寄生电容C1，会使得于节点A的电流，流通至节点B，而影响开关Q8的开关动作，而造成在开关Q8在关闭时无法完全将信号关闭，而有漏电流的现象。也就是说，当开关Q8在关闭状态时，时钟信号CK仍有部分会流通至节点C，而使得栅极驱动信号Gn受影响。上述这种情况，在开关Q8使用久了之后，产生老化现象，而更形严重，造成如图5所示，栅极驱动信号Gn于输出时信号不良，引起误动作，而降低显示画面的品质。
发明内容
本发明提供一种降低耦合效应的移位寄存器，包含一第一节点；一第一开关，包含一第一端，耦接于一前一级移位寄存器的输出端；一第二端，耦接于该第一节点；及一控制端，耦接于该前一级移位寄存器的输出端；一输出端；一第一控制电路，包含一第一输入端，用以接收一第一时钟信号；一第二输入端，用以接收一第二时钟信号；一第三输入端，耦接于该前一级移位寄存器的输出端；一第一输出端，耦接于该第一节点；及一第二输出端，耦接于该移位寄存器的输出端；一第二控制电路，包含：一第一输入端，用以接收该第二时钟信号；一第二输入端，耦接于该前一级移位寄存器的输出端；一第一输出端，耦接于该第一节点；及一第二输出端，耦接于该移位寄存器的输出端；一第三控制电路，包含：一输入端，耦接于一下一级移位寄存器的输出端；一第一输出端，耦接于该第一节点；及一第二输出端，耦接于该移位寄存器的输出端；一第二开关，包含：一第一端，用以接收该第一时钟信号；一第二端；及一控制端，耦接于该第一节点；及一第三开关，包含：一第一端，耦接于该第二开关的第二端；一第二端，耦接于该移位寄存器的输出端；及一控制端，耦接于该第一节点。
本发明另提供一种降低耦合效应的液晶显示器，包含一第一玻璃基板，包含多个堆叠耦接的移位寄存器，每一移位寄存器包含：一第一节点；一第一开关，包含：一第一端，耦接于一前一级移位寄存器的输出端；一第二端，耦接于该第一节点；及一控制端，耦接于该前一级移位寄存器的输出端；一输出端；一第一控制电路，包含一第一输入端，用以接收一第一时钟信号；一第二输入端，用以接收一第二时钟信号；一第三输入端，耦接于该前一级移位寄存器的输出端；一第一输出端，耦接于该第一节点；及一第二输出端，耦接于该移位寄存器的输出端；一第二控制电路，包含：一第一输入端，用以接收该第二时钟信号；一第二输入端，耦接于该前一级移位寄存器的输出端；一第一输出端，耦接于该第一节点；及一第二输出端，耦接于该移位寄存器的输出端；一第三控制电路，包含：一输入端，耦接于一下一级移位寄存器的输出端；一第一输出端，耦接于该第一节点；及一第二输出端，耦接于该移位寄存器的输出端；一第二开关，包含：一第一端，用以接收该第一时钟信号；一第二端；及一控制端，耦接于该第一节点；及一第三开关，包含：一第一端，耦接于该第二开关的第二端；一第二端，耦接于该移位寄存器的输出端；及一控制端，耦接于该第一节点；及一像素电路，耦接于该多个堆叠耦接的移位寄存器中至少一移位寄存器的输出端；一第二玻璃基板；及一液晶层，该液晶层介于该第一玻璃基板与该第二玻璃基板之间。
附图说明
图1是一现有技术的液晶显示器的示意图。
图2是现有技术的移位寄存器区的示意图。
图3是现有技术的移位寄存器区的信号示意图。
图4是现有技术的移位寄存器的方块示意图。
图5是现有技术的移位寄存器的栅极驱动信号示意图。
图6是本发明的输出级电路的示意图。
图7是本发明的移位寄存器的方块示意图。
图8是本发明输出级电路的一另一实施例的示意图。
图9是本发明的移位寄存器的电路示意图。
图10是本发明的液晶显示器的示意图。
附图符号说明
液晶显示器100 1000
像素电路110 1100
移位寄存器区120 1120
像素111
移位寄存器S1-Sn 400 700
电压电平信号VSS
时钟信号XCK CK
开始信号ST
栅极驱动信号G1-Gn
下一级的栅极驱动信号Gn+1
前一级的栅极驱动信号Gn-1
开关Q1-Q23
控制电路410 420 430 710 720 730 910 920 930
输出级电路440 600 740 810 940
寄生电容C1 C2
玻璃基板1100 1300
液晶层1200
节点A B C D E F G H I J K L M
具体实施方式
请参考图6。图6是本发明的输出级电路600。输出级电路600包含二开关Q9与Q10。开关Q9与Q10的控制端耦接至节点F，用以接收节点F的控制信号并根据该控制信号传送节点E的信号至节点G。在实际情况中，由于节点E与节点F之间有寄生电容C2的存在，而造成在开关Q9对于信号的开关不良，这种情况在开关Q9老化后会更形严重，而造成现有技术的缺点，因此，本发明在开关Q9的输出端再耦接一开关Q10。当开关Q9与Q10皆处于关闭状态时，虽然由于寄生电容C2会将节点E的信号耦合至节点F而影响开关Q9的动作，但由于开关Q10仍为关闭状态，因此，开关Q9于关闭状态所受耦合影响而输出的噪声并不会输出至节点G。因此，本发明便以此种电路耦接的方式，来达成降低耦合效应而影响输出表现的目的。
请参考图7。图7是本发明的移位寄存器700的方块示意图。移位寄存器700包含开关Q11-Q19，控制电路710-730，与输出级电路740。输出级电路740包含二开关Q18与Q19。控制电路710根据时钟信号CK，经由开关Q12与Q13，来分别控制节点I与J的电位。当控制电路710根据时钟信号CK而将开关Q12与Q13打开时，节点I与J的电位会被拉至电压电平VSS。控制电路720根据时钟信号XCK，经由开关Q14与Q15，来分别控制节点I与J的电位。当控制电路720根据时钟信号XCK而将开关Q14与Q15打开时，节点I与J的电位会被拉至电压电平VSS。控制电路730根据下一级的栅极驱动信号Gn+1，经由开关Q16与Q17，来分别控制节点I与J的电位。当控制电路730根据下一级的栅极驱动信号Gn+1而将开关Q16与Q17打开时，节点I与J的电位会被拉至电压电平VSS。而输出极电路740则根据节点I与J的电位，将时钟信号CK传送至节点J，以作为栅极驱动信号Gn。以此方式，当前一级的栅极驱动信号Gn-1输入移位寄存器700时，移位寄存器700便可依照如图3的运作方式，延迟一段时间后，再输出栅极驱动信号Gn。
请参考图8。图8是输出级电路740的一另一实施例810的示意图。如图所示，输出级电路740可改为输出级电路810而使用于本发明的移位寄存器700之中。输出级电路810包含四开关Q20-Q23，开关Q20-Q23皆耦接至节点I，用以接收节点I上的控制信号以控制开关动作。开关Q20与Q22的一端共同地耦接至节点H，用以接收节点H上的信号，另一端分别耦接至开关Q21与Q23。开关Q21与Q23的一端分别耦接至开关Q20与Q22，另一端共同地耦接至节点J，用以传送信号至节点J。以上述电路，完成如输出级电路740的功能。
请参考图9。图9是本发明的移位寄存器900的电路示意图，其是图7的细部说明图。控制电路910、920、930皆可类比于控制电路710、720、730。输出级电路940可类比于输出级电路740。其余功能皆如前述，在此不再赘述。
请参考图10。图10是本发明的液晶显示器1000的示意图。如图所示，液晶显示器1000包含一第一玻璃基板1100，一液晶层1200，及一第二玻璃基板1300。第一玻璃基板1100包含一像素电路1110及一移位寄存器区1120。移位寄存器1120包含多个堆叠耦接(cascaded)的移位寄存器900。移位寄存器区1120可接收外部的开始信号ST以依序发送栅极驱动信号至像素电路1110以驱动像素来显示画面。而经由本发明所改良的移位寄存器900，能使得栅极驱动信号的噪声减少，进而提升画面显示的品质。
另外，本发明所述的开关Q9-Q23，皆可以薄膜电晶体来实现。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (18)
1.一种降低耦合效应的移位寄存器，包含：
一第一节点；
一第一开关，包含：
一第一端，耦接于一前一级移位寄存器的输出端；
一第二端，耦接于该第一节点；及
一控制端，耦接于该前一级移位寄存器的输出端；
一输出端；
一第一控制电路，包含：
一第一输入端，用以接收一第一时钟信号；
一第二输入端，用以接收一第二时钟信号；
一第三输入端，耦接于该前一级移位寄存器的输出端；
一第一输出端，耦接于该第一节点；及
一第二输出端，耦接于该移位寄存器的输出端；
一第二控制电路，包含：
一第一输入端，用以接收该第二时钟信号；
一第二输入端，耦接于该前一级移位寄存器的输出端；
一第一输出端，耦接于该第一节点；及
一第二输出端，耦接于该移位寄存器的输出端；
一第三控制电路，包含：
一输入端，耦接于一下一级移位寄存器的输出端；
一第一输出端，耦接于该第一节点；及
一第二输出端，耦接于该移位寄存器的输出端；
一第二开关，包含：
一第一端，用以接收该第一时钟信号；
一第二端；及
一控制端，耦接于该第一节点；及
一第三开关，包含：
一第一端，耦接于该第二开关的第二端；
一第二端，耦接于该移位寄存器的输出端；及
一控制端，耦接于该第一节点。
2.如权利要求1所述的移位寄存器，其中，该第一、第二、第三开关分别是一薄膜电晶体，而该第一、第二、第三开关的控制端分别是一薄膜电晶体的栅极。
3.如权利要求1所述的移位寄存器，其中，该第一时钟信号与该第二时钟信号的相位差是180度。
4.如权利要求1所述的移位寄存器，其中，该第一控制电路另包含：
一第一开关，包含：
一第一端，耦接于一共同节点；
一第二端，耦接于一共同端；及
一控制端，耦接于该第一控制电路的第三输入端；
一第二开关，包含：
一第一端；
一第二端，耦接于该共同端；及
一控制端，耦接于该第一控制电路的第二输入端；
一第三开关，包含：
一第一端，耦接于该第一控制电路的第一输入端；
一第二端，耦接于该第一控制电路的该第二开关的该第一端；及
一控制端，耦接于该第一控制电路的第一输入端；
一第四开关，包含：
一第一端，耦接于该第一控制电路的第一输出端；
一第二端，耦接于该共同端；及
一控制端，耦接于该共同节点；
一第五开关，包含：
一第一端，耦接于该第一控制电路的第二输出端；
一第二端，耦接于该共同端；及
一控制端，耦接于该共同节点；及
一第六开关，包含：
一第一端，耦接于该共同节点；
一第二端，耦接于该共同端；及
一控制端，耦接于该第一控制电路的第二输出端。
5.如权利要求4所述的移位寄存器，其中，该第一控制电路的第一、二、三、四、五、六开关是一薄膜电晶体，而该第一控制电路的第一、二、三、四、五、六开关的控制端是一薄膜电晶体的栅极。
6.如权利要求1所述的移位寄存器，其中，该第二控制电路另包含：
一第一开关，包含：
一第一端，耦接于该第二控制电路的第一输出端；
一第二端，耦接于该第二控制电路的第二输入端；及
一控制端，耦接于该第二控制电路的第一输入端；及
一第二开关，包含：
一第一端，耦接于该第二控制电路的第二输出端；
一第二端，耦接于一共同端；及
一控制端，耦接于该第二控制电路的第一输入端。
7.如权利要求6所述的移位寄存器，其中，该第二控制电路的第一、二开关是一薄膜电晶体，而该第二控制电路的第一、二开关的控制端是一薄膜电晶体的栅极。
8.如权利要求1所述的移位寄存器，其中，该第三控制电路另包含：
一第一开关，包含：
一第一端，耦接于该该第三控制电路的第一输出端；
一第二端，耦接于一共同端；及
一控制端，耦接于该第三控制电路的输入端；及
一第二开关，包含：
一第一端，该第三控制电路的第二输出端；
一第二端，耦接于该共同端；及
一控制端，耦接于该第三控制电路的输入端。
9.如权利要求8所述的移位寄存器，其中，该第三控制电路的第一、二开关是一薄膜电晶体，而该第三控制电路的第一、二开关的控制端是一薄膜电晶体的栅极。
10.一种降低耦合效应的液晶显示器，包含：
一第一玻璃基板，包含：
多个堆叠耦接的移位寄存器，每一移位寄存器包含：
一第一节点；
一第一开关，包含：
一第一端，耦接于一前一级移位寄存器的输出端；
一第二端，耦接于该第一节点；及
一控制端，耦接于该前一级移位寄存器的输出端；
一输出端；
一第一控制电路，包含：
一第一输入端，用以接收一第一时钟信号；
一第二输入端，用以接收一第二时钟信号；
一第三输入端，耦接于该前一级移位寄存器的输出端；
一第一输出端，耦接于该第一节点；及
一第二输出端，耦接于该移位寄存器的输出端；
一第二控制电路，包含：
一第一输入端，用以接收该第二时钟信号；
一第二输入端，耦接于该前一级移位寄存器的输出端；
一第一输出端，耦接于该第一节点；及
一第二输出端，耦接于该移位寄存器的输出端；
一第三控制电路，包含：
一输入端，耦接于一下一级移位寄存器的输出端；
一第一输出端，耦接于该第一节点；及
一第二输出端，耦接于该移位寄存器的输出端；
一第二开关，包含：
一第一端，用以接收该第一时钟信号；
一第二端；及
一控制端，耦接于该第一节点；及
一第三开关，包含：
一第一端，耦接于该第二开关的第二端；
一第二端，耦接于该移位寄存器的输出端；及
一控制端，耦接于该第一节点；及
一像素电路，耦接于该多个堆叠耦接的移位寄存器中至少一移位寄存器的输出端；
一第二玻璃基板；及
一液晶层，该液晶层介于该第一玻璃基板与该第二玻璃基板之间。
11.如权利要求10所述的液晶显示器，其中，该第一、第二、第三开关分别为一薄膜电晶体，而该第一、第二、第三开关的控制端分别为一薄膜电晶体的栅极。
12.如权利要求10所述的液晶显示器，其中，该第一时钟信号与该第二时钟信号的相位差是180度。
13.如权利要求10所述的液晶显示器，其中，该第一控制电路另包含：
一第一开关，包含：
一第一端，耦接于一共同节点；
一第二端，耦接于一共同端；及
一控制端，耦接于该第一控制电路的第三输入端；
一第二开关，包含：
一第一端；
一第二端，耦接于该共同端；及
一控制端，耦接于该第一控制电路的第二输入端；
一第三开关，包含：
一第一端，耦接于该第一控制电路的第一输入端；
一第二端，耦接于该第一控制电路的该第二开关的该第一端；及
一控制端，耦接于该第一控制电路的第一输入端；
一第四开关，包含：
一第一端，耦接于该第一控制电路的第一输出端；
一第二端，耦接于该共同端；及
一控制端，耦接于该共同节点；
一第五开关，包含：
一第一端，耦接于该第一控制电路的第二输出端；
一第二端，耦接于该共同端；及
一控制端，耦接于该共同节点；及
一第六开关，包含：
一第一端，耦接于该共同节点；
一第二端，耦接于该共同端；及
一控制端，耦接于该第一控制电路的第二输出端。
14.如权利要求13所述的液晶显示器，其中，该第一控制电路的第一、二、三、四、五、六开关是一薄膜电晶体，而该第一控制电路的第一、二、三、四、五、六开关的控制端是一薄膜电晶体的栅极。
15.如权利要求10所述的液晶显示器，其中，该第二控制电路另包含：
一第一开关，包含：
一第一端，耦接于该第二控制电路的第一输出端；
一第二端，耦接于该第二控制电路的第二输入端；及
一控制端，耦接于该第二控制电路的第一输入端；及
一第二开关，包含：
一第一端，耦接于该第二控制电路的第二输出端；
一第二端，耦接于一共同端；及
一控制端，耦接于该第二控制电路的第一输入端。
16.如权利要求15所述的液晶显示器，其中，该第二控制电路的第一、二开关是一薄膜电晶体，而该第二控制电路的第一、二开关的控制端是一薄膜电晶体的栅极。
17.如权利要求10所述的液晶显示器，其中，该第三控制电路另包含：
一第一开关，包含：
一第一端，耦接于该该第三控制电路的第一输出端；
一第二端，耦接于一共同端；及
一控制端，耦接于该第三控制电路的输入端；及
一第二开关，包含：
一第一端，该第三控制电路的第二输出端；
一第二端，耦接于该共同端；及
一控制端，耦接于该第三控制电路的输入端。
18.如权利要求17所述的液晶显示器，其中，该第三控制电路的第一、二开关是一薄膜电晶体，而该第三控制电路的第一、二开关的控制端是一薄膜电晶体的栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101542436A CN100461303C (zh) | 2006-09-18 | 2006-09-18 | 降低耦合效应的移位寄存器与液晶显示器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101542436A CN100461303C (zh) | 2006-09-18 | 2006-09-18 | 降低耦合效应的移位寄存器与液晶显示器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1921018A CN1921018A (zh) | 2007-02-28 |
| CN100461303C true CN100461303C (zh) | 2009-02-11 |
Family
ID=37778703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101542436A Expired - Fee Related CN100461303C (zh) | 2006-09-18 | 2006-09-18 | 降低耦合效应的移位寄存器与液晶显示器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100461303C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339809B (zh) * | 2007-07-02 | 2011-01-05 | 上海天马微电子有限公司 | 移位寄存器以及使用该移位寄存器的液晶显示器 |
| US7872506B2 (en) | 2008-11-04 | 2011-01-18 | Au Optronics Corporation | Gate driver and method for making same |
| CN101593561B (zh) * | 2009-06-19 | 2011-11-09 | 友达光电股份有限公司 | 液晶显示器 |
| TWI514364B (zh) * | 2014-03-28 | 2015-12-21 | Au Optronics Corp | 液晶顯示面板之液晶畫素電路及其驅動方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0597535A1 (fr) * | 1992-11-12 | 1994-05-18 | Philips Composants Et Semiconducteurs | Registre à décalage numérique à fonctionnement accéléré et montage comprenant un tel registre |
| WO2005012954A2 (en) * | 2003-07-02 | 2005-02-10 | Verity Instruments, Inc. | Apparatus and method for enhancing dynamic range of charge coupled device-based spectrograph |
| US20050231286A1 (en) * | 2004-04-14 | 2005-10-20 | Mitsubishi Denki Kabushiki Kaisha | Power amplifier |
| US20050276369A1 (en) * | 2004-05-20 | 2005-12-15 | Kohei Mutaguchi | Shift register and electronic device using the same |
| CN1825491A (zh) * | 2006-03-08 | 2006-08-30 | 友达光电股份有限公司 | 动态移位暂存电路 |
-
2006
- 2006-09-18 CN CNB2006101542436A patent/CN100461303C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0597535A1 (fr) * | 1992-11-12 | 1994-05-18 | Philips Composants Et Semiconducteurs | Registre à décalage numérique à fonctionnement accéléré et montage comprenant un tel registre |
| WO2005012954A2 (en) * | 2003-07-02 | 2005-02-10 | Verity Instruments, Inc. | Apparatus and method for enhancing dynamic range of charge coupled device-based spectrograph |
| US20050231286A1 (en) * | 2004-04-14 | 2005-10-20 | Mitsubishi Denki Kabushiki Kaisha | Power amplifier |
| US20050276369A1 (en) * | 2004-05-20 | 2005-12-15 | Kohei Mutaguchi | Shift register and electronic device using the same |
| CN1825491A (zh) * | 2006-03-08 | 2006-08-30 | 友达光电股份有限公司 | 动态移位暂存电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1921018A (zh) | 2007-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100435203C (zh) | 显示装置 | |
| CN108319385B (zh) | 移位寄存器及具有移位寄存器的触控显示装置 | |
| US10504602B2 (en) | Array substrate, display panel and display device | |
| US7817770B2 (en) | Shift register with lower coupling effect and a related LCD | |
| CN100397446C (zh) | 脉冲输出电路、移位寄存器和显示器件 | |
| CN1881803B (zh) | 自举电路及采用其的移位寄存器、扫描电路及显示装置 | |
| US8421781B2 (en) | Shift register capable of reducing coupling effect | |
| CN1913356B (zh) | 电平位移器和具有电平位移器的显示装置 | |
| US7190342B2 (en) | Shift register and display apparatus using same | |
| US9443462B2 (en) | Gate driving circuit, gate line driving method and display device | |
| EP1959423A2 (en) | Two-way shift register and image display device using the same | |
| JP7395503B2 (ja) | シフトレジスタ及びその駆動方法、ゲート駆動回路及び表示装置 | |
| JP2021529410A (ja) | シフトレジスターおよび駆動方法、ゲート駆動回路および表示装置 | |
| CN110459190B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| KR20070035223A (ko) | 시프트 레지스터 및 이를 포함하는 표시 장치 | |
| CN100461303C (zh) | 降低耦合效应的移位寄存器与液晶显示器 | |
| CN105810167B (zh) | 移位寄存器单元电路、移位寄存器及其液晶显示器 | |
| CN101609719A (zh) | 显示装置的移位寄存器 | |
| CN103021321B (zh) | 移位寄存器与液晶显示装置 | |
| US20150091822A1 (en) | Gate driving circuit, gate line driving method and display apparatus | |
| WO2015100833A1 (zh) | 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法 | |
| JP2024016235A (ja) | シフトレジスタ及びその駆動方法、ゲート駆動回路並びに表示装置 | |
| KR100538295B1 (ko) | 폴리 실리콘 액정표시장치 구동장치 | |
| US5535170A (en) | Sequential access memory that can have circuit area reduced | |
| CN106952606B (zh) | 一种移位寄存电路单元、移位寄存电路及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090211 |