CN1913356B - 电平位移器和具有电平位移器的显示装置 - Google Patents

电平位移器和具有电平位移器的显示装置 Download PDF

Info

Publication number
CN1913356B
CN1913356B CN2006100900458A CN200610090045A CN1913356B CN 1913356 B CN1913356 B CN 1913356B CN 2006100900458 A CN2006100900458 A CN 2006100900458A CN 200610090045 A CN200610090045 A CN 200610090045A CN 1913356 B CN1913356 B CN 1913356B
Authority
CN
China
Prior art keywords
transistor
signal
electrically connected
level
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100900458A
Other languages
English (en)
Other versions
CN1913356A (zh
Inventor
朴泰炯
文国哲
金一坤
金喆镐
孟昊奭
金京勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1913356A publication Critical patent/CN1913356A/zh
Application granted granted Critical
Publication of CN1913356B publication Critical patent/CN1913356B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供了一种电平位移器和具有该电平位移器的显示装置。在电平位移器中，第一晶体管包括：栅电极，用于接收第一驱动电压；以及源电极，通过输入端接收输入信号。第二晶体管包括：漏电极，用于接收第一驱动电压；以及源电极，通过第一节点电连接到第一晶体管的漏电极。第三晶体管包括：源电极，用于接收第二驱动电压；漏电极，通过第二节点电连接到第二晶体管的栅电极；以及栅电极，用于接收输入信号。第四晶体管包括：漏电极，用于接收第一驱动电压；栅电极，通过第一节点电连接到第一晶体管的漏电极；以及源电极，通过第二节点电连接到第三晶体管的漏电极。反相器将从第二节点输出的信号反相，以将反相后的信号施加到输出端。

Description

电平位移器和具有电平位移器的显示装置
技术领域
本发明涉及一种电平位移器和具有该电平位移器的显示装置，并且更特别地，涉及一种具有单输入端的电平位移器和具有该电平位移器的显示装置。
背景技术
因为液晶显示器(LCD)的尺寸小、薄以及功耗低使其适用于多种电子设备，所以它已经成为最广泛使用的平板显示器之一。例如，LCD在多种电子设备(例如纯平电视、笔记本电脑、移动电话、和数码相机)中普遍地出现。
现在有两种主要类型的LCD在电子设备中使用，它们是无源矩阵和有源矩阵。因为有源矩阵型LCD使用薄膜晶体管作为用于显示移动图像的开关元件，所以它比相同尺寸的无源矩阵型显示器更亮且更清晰，并且通常具有更快的响应时间。因此，有源矩阵型显示器日益成为笔记本电脑和纯平电视制造商的选择。
有源矩阵型LCD典型地包括：多条栅极线、多条数据线、以及通过栅极线和数据线限定以显示图像的多个像素。每个像素均包括液晶晶元，该液晶晶元响应于通过数据线施加至像素的数据信号的电压电平，改变透光率。每个薄膜晶体管位于一条栅极线与一条数据线交叉的位置处的一个像素的一部分。薄膜晶体管被用于控制数据信号的输入，其中，该数据信号基于通过栅极线施加至像素的扫描信号施加至液晶晶元。
有源矩阵型LCD还包括电平位移器，
电平位移器用于提升从集成电路输入的多个外部提供信号中的一个信号的电平，以驱动LCD面板。例如，电平位移器可以将一个信号的电平从大约3.3V增加到大约5V。传统的电平位移器典型地包括双输入端，用于接收这样的外部提供的信号；然而，当电平位移器包括双输入端时，输入垫片(input pad)的数量和电平位移器的尺寸增加，从而增加了LCD面板消耗的功率。
发明内容
根据本发明的一个方面的电平位移器(level shifter，电平转换器)包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、以及反相器。第一晶体管包括：栅电极，用于接收第一驱动电压；以及源电极，通过输入端接收输入信号。第二晶体管包括：漏电极，用于接收第一驱动电压；以及源电极，通过第一节点电连接到第一晶体管的漏电极。第三晶体管包括：源电极，用于接收第二驱动电压；漏电极，通过第二节点电连接到第二晶体管的栅电极；以及栅电极，用于接收输入信号。第四晶体管包括：漏电极，用于接收第一驱动电压；栅电极，通过第一节点电连接到第一晶体管的漏电极；以及源电极，通过第二节点电连接到第三晶体管的漏电极。反相器将从第二节点输出的信号反相将反相后的信号施加到输出端。
根据本发明的另一方面的电平位移器包括：第一驱动电压端、第二驱动电压端、输入端、第一晶体管、第二晶体管、第三晶体管、第四晶体管、反相器、以及输出端.第一驱动电压端接收第一驱动电压.第二驱动电压端接收第二驱动电压.输入端接收输入信号.第一晶体管包括：栅电极，电连接到第一驱动电压端；以及源电极，电连接到输入端.第二晶体管包括：漏电极，接收第一驱动电压；以及源电极，通过第一节点电连接到第一晶体管的漏电极.第三晶体管包括：源电极，电连接到第二驱动电压端；漏电极，通过第二节点电连接到第二晶体管的栅电极；以及栅电极，用于接收输入信号.第四晶体管包括：漏电极，电连接到第一驱动电压端；栅电极，通过第一节点电连接到第一晶体管的漏电极；以及源电极，通过第二节点电连接到第三晶体管的漏电极.反相器将从第二节点输出的信号反相.通过输出端输出反相后的信号.
根据本发明的另一方面的显示装置包括：显示面板，具有像素部在通过彼此邻近的数据线和栅极线限定的像素区域中；栅极驱动部，将栅极电压施加至栅极线；以及数据驱动部，将数据电压施加至数据线。栅极驱动部和数据驱动部中的至少一个包括具有单一输入端和单一输出端的电平位移器。电平位移器通过输入端接收具有第一电平的第一信号，并且电平位移器通过输出端输出具有第二电平的第二信号。电平位移器包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、和反相器。第一晶体管包括栅电极，用于接收第一驱动电压；以及源电极，通过输入端接收第一信号。第二晶体管包括：漏电极，用于接收第一驱动电压；以及源电极，通过第一节点电连接到第一晶体管的漏电极。第三晶体管包括：源电极，用于接收第二驱动电压；漏电极，通过第二节点电连接到第二晶体管的栅电极；以及栅电极，用于接收第一信号。第四晶体管包括：漏电极，用于接收第一驱动电压；栅电极，通过第一节点电连接到第一晶体管的漏电极；以及源电极，通过第二节点电连接到第三晶体管的漏电极。反相器将从第二节点输出的信号反相，以将反相后的信号施加到输出端，其中，反相后的信号是第二信号。
附图说明
本发明的上述和其他的特征将通过示范性实施例及其相关附图变得更加明显，其中：
图1是示出根据本发明的示范性实施例的电平位移器的电路图；
图2是示出图1所示的电平位移器的输入/输出特性的时序图；
图3是示出图1所示的电平位移器的电压特性的时序图；
图4是示出图1所示的电平位移器的电流特性的时序图；
图5是示出根据本发明的另一示范性实施例的电平位移器的电路图；
图6是示出图5所示的电平位移器的输入/输出特性的时序图；
图7是示出图5所示的电平位移器的电压特性的时序图；
图8是示出图5所示的电平位移器的电流特性的时序图；
图9是示出根据本发明的示范性实施例的显示装置的平面图；
图10是示出根据本发明的示范性实施例的数据驱动电路的方框图；以及
图11是示出根据本发明的另一示范性实施例的数据驱动电路的方框图。
具体实施方式
下面将参照附图更加全面地描述本发明，在附图中示出了本发明的实施例.然而，本发明可以多种不同的方式来实现而不局限于在此描述的实施例.相反地，所提供的这些实施例，对本领域的技术人员来说，使得本发明充分公开并且完全覆盖本发明的范围.附图中，为清楚起见，扩大了层和区域的厚度.
应当理解，当元件或层被指出“位于”、“连接到”、或“耦合到”另一个元件或层上时，该元件可直接位于、连接到、或耦合到另一个元件或层上，或者也可在其间存在插入元件或层。相反地，当元件或层被指出“直接位于”、“直接连接到”、或“直接耦合到”另一个元件或层上时，是指在元件或层之间不存在插入元件。通篇中相同的标号表示相同的元件。正如在此所应用的，术语“和/或”包括任何的以及所有的一个或多个相关所列术语的结合。
应当理解，尽管在此可能使用术语第一、第二等来描述不同的元件、部件、区域、层、和/或部分，但是这些元件、部件、区域、层、和/或部分并不局限于这些术语。这些术语仅用于将一个元件、部件、区域、层、或部分与另一个元件、部件、区域、层、或部分相区分。因此，在不背离本发明宗旨的情况下，下文所述的第一元件、组件、区域、层、或部分可以称为第二元件、部件、区域、层、或部分。
为了便于说明，在此可能使用诸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”等的空间关系术语，以描述如图中所示的一个元件或机构与另一元件或机构的关系。应当理解，除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。例如，如果翻转图中所示的装置，则被描述为在其他元件或机构“下面”或“之下”的元件将被定位为在其他元件或机构的“上面”。因此，示例性术语“在...下面”包括在上面和在下面的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在此所描述的空间关系可相应地进行解释。
在此使用的术语仅用于描述特定实施例而不是限制本发明。正如在此使用的，单数形式的“一个”、“这个”也包括复数形式，除非文中有其它明确指示。应当进一步理解，当在本申请文件中使用术语“包括”和/或“包含”时，是指存在所声称的特征、整数、步骤、操作、元件、和/或部件，但是并不排除还存在或附加一个或多个其它的特征、整数、步骤、操作、元件、部件、和/或其组合。
根据其中代表性实施例来描述本发明的实施例，此代表性实施例是本发明理想化实施例(和中间结构)的示意图。同样地，因为例如制造技术和/或公差的原因，可以预期图示外形的差异。因此本发明的实施例不能用以限制被示出区域的特定形状，而包括由于例如制造的原因产生的形状上的改变。例如，图示为矩形的注入区域具有代表性地具有圆形或曲线特征和/或注入中心的斜率在它的边缘上不是从注入到非注入区域的二进制改变。同样地，通过离子注入形成的隐藏区域可以在隐藏区域和穿过发生离子注入的表面之间的区域导致一些离子注入。因此，示出轮廓的区域实际上是示意性的并且它们的形状并不意味着示出设备的区域的实际形状并且不意味着限制发明的范围。
除非特别限定，在此所采用的所有的术语(包括技术和科技术语)具有与本发明所属领域的普通技术人员通常所理解的意思相同的解释。而该术语的进一步理解，例如，字典中通常采用的限定意思应该被解释为与相关技术上下文中的意思相一致，并且除非在此进行特别限定，其不应被解释为理想的或者过于正式的解释。
图1是示出根据本发明的示范性实施例的电平位移器100的电路图。图2是示出图1所示的电平位移器100的输入/输出特性的时序图。
参考图1和图2，电平位移器100包括：第一晶体管110、第二晶体管120、第三晶体管130、第四晶体管140、和反相器150。在图1和图2中，施加至每个第一、第二、第三、和第四晶体管110、120、130、和140的漏电极的电压均比施加至每个第一、第二、第三、和第四晶体管110、120、130、和140的源电极的电平更大。可选地，施加至每个第一、第二、第三、和第四晶体管110、120、130、和140的漏电极的电压可以比施加至每个第一、第二、第三、和第四晶体管110、120、130、和140的源电极的电平更小。
将第一驱动电压VDD施加至第一晶体管110的栅电极。通过输入端IN1将外部提供的输入信号施加至第一晶体管110的源电极。例如，第一晶体管110可以是N沟道金属氧化物半导体(NMOS)晶体管。第一晶体管110的沟道宽度与沟道长度的比率大约是10/6。
将第一驱动电压VDD施加至第二晶体管120的漏电极。第二晶体管120的源电极电连接至第一晶体管110的漏电极。例如，第二晶体管120可以是P沟道金属氧化物半导体(PMOS)晶体管。第二晶体管120的沟道宽度与沟道长度的比率大约是5/10。
将第二驱动电压GND施加至第三晶体管130的源电极。第三晶体管130的漏电极通过第二节点N2电连接到第二晶体管120的栅电极。将外部提供的输入信号施加至第三晶体管130的栅电极。例如，第三晶体管130可以是N沟道金属氧化物半导体(NMOS)晶体管。第三晶体管130的沟道宽度与沟道长度的比率大约是50/6。
将第一驱动电压VDD施加至第四晶体管140的漏电极。第四晶体管140的栅电极通过第一节点N1电连接到第一晶体管110的漏电极。第四晶体管140的源电极通过第二节点N2电连接到第三晶体管130的漏电极。例如，第四晶体管140可以是P沟道金属氧化物半导体(PMOS)晶体管。第四晶体管140的沟道宽度与沟道长度的比率大约是10/6。
反相器150将从第二节点N2输出的信号反相，并且将反相后的信号施加至输出端OUT1。反相器150包括互补金属氧化物半导体(CMOS)晶体管，其包括PMOS部和NMOS部。CMOS晶体管的PMOS部的沟道宽度与沟道长度的比率大约是10/6，以及CMOS晶体管的NMOS部的沟道宽度与沟道长度的比率大约是10/7。
下文中将描述电平位移器100的运行。
当从低电平升为高电平的输入信号施加至输入端IN1时，第三晶体管130导通，使得第二节点N2的电平从高电平变为低电平。例如，低电平可以是地电位，并且高电平可以是大约3V。
当第二节点N2的电平从高电平变为低电平时，第二晶体管120导通，使得第一节点N1的电平从低电平变为高电平。这里，第一晶体管110可以作为电阻器。
当第一节点N1的电平从低电平变为高电平时，第四晶体管140断开，使得第二节点N2的电平可以迅速减小。通过反相器150第二节点N2的电压被反相，并且将反相后的电压施加到输出端OUT1。例如，当第一驱动电压VDD大约为5V时，施加到输出端OUT1的反相后的电压大约为5V。此外，当第一驱动电压VDD大约为8.5V时，施加到输出端OUT1的反相后的电压大约为8.5V。
当从高电平降到低电平的输入信号施加到输入端IN1时，断开第三晶体管130，使得第二节点N2的电平从低电平变为高电平。
当第二节点N2的电平从低电平变为高电平时，断开第二晶体管120，使得第一节点N1的电平从高电平变为低电平。第一晶体管110可以再次作为电阻器。
当第一节点N1的电平从高电平变为低电平时，导通第四晶体管140，使得第二节点N2的电平可以迅速增加。通过反相器150将第二节点N2的电压反相，并且将反相后的电压施加到输出端OUT1。
图3是示出图1所示的电平位移器100的电压特性的时序图。图4是示出图1所示的电平位移器100的电流特性的时序图。
如图3所示，例如，具有电平大约为3V和周期大约为1.4μs的输入到输入端IN1的输入信号变成具有电平大约为5V和周期大约为1.4μs的从输出端OUT1输出的输出信号。
参考图3，输出信号相对于输入信号没有被延迟，因此改善了输出信号。
参考图4，电平位移器100产生改善的输出信号，并且在电平位移器100的断开状态期间的功耗基本为零。特别地，当输出信号的电平从大约3V增加到5V时，上升期间的漏电流大约是5μA，并且下降期间形成的峰值电流减小。
在图1到图4中，当第二晶体管120是PMOS晶体管以及第四晶体管140是PMOS晶体管时，它们可以被电连接，使得只有在电平位移器100的运行期间，电流流过第二和第四晶体管120和140。
此外，如果在第一晶体管110是NMOS晶体管时，将第一驱动电压VDD施加到第一晶体管110的栅电极，则，电平位移器100的运行可以不由于NMOS晶体管的阈电压的变化而改变。
图5是示出根据本发明的另一示范性实施例的电平位移器200的电路图。图6是示出图5所示的电平位移器200的输入/输出特性的时序图。
参考图5和图6，电平位移器200包括：第一晶体管210、第二晶体管220、第三晶体管230、第四晶体管240、第五晶体管250、和反相器260。
将第一驱动电压VDD施加到第一晶体管210的栅电极。外部提供的输入信号通过输入端IN2施加到第一晶体管210的源电极。例如，第一晶体管210可以是N沟道金属氧化物半导体(NMOS)晶体管。第一晶体管210的沟道宽度和沟道长度的比率约为10/6。
将第一驱动电压VDD施加到第二晶体管220的漏电极。第二晶体管220的源电极被电连接到第五晶体管250的漏电极。例如，第二晶体管220可以是P沟道金属氧化物半导体(PMOS)晶体管。第二晶体管220的沟道宽度和沟道长度的比率约为5/10。
将第二驱动电压GND施加到第三晶体管230的源电极。第三晶体管230的漏电极通过第二节点N2电连接到第二晶体管220的栅电极。将外部提供的输入信号施加到第三晶体管230的栅电极。例如，第三晶体管230可以是N沟道金属氧化物半导体(NMOS)晶体管。第三晶体管230的沟道宽度和沟道长度的比率约为50/6。
将第一驱动电压VDD施加到第四晶体管240的漏电极。第四晶体管240的栅电极通过第一节点N1电连接到第五晶体管250的漏电极和栅电极。第四晶体管240的源电极通过第二节点N2电连接到第三晶体管230的漏电极。例如，第四晶体管240可以是P沟道金属氧化物半导体(PMOS)晶体管。第四晶体管240的沟道宽度和沟道长度的比率约为10/6。
将第五晶体管250的漏电极电连接到第二晶体管220的源电极.第五晶体管250的栅电极通过第一节点N1电连接到第五晶体管250的源电极.例如，第五晶体管250可以是P沟道金属氧化物半导体(PMOS)晶体管.第五晶体管250的沟道宽度和沟道长度的比率约为5/5.
第五晶体管250作为电阻器，使得在运行期间的开始期间和结束期间只有少量电流流过电平位移器200，因而在运行期间减小了漏电流。因此，当电平位移器200包括第五晶体管250，电平位移器200的输出信号被改善
反相器260将从第二节点N2输出的信号反相，并且将反相后的信号施加到输出端OUT2。反相器260包括互补金属氧化物半导体(CMOS)晶体管，其包括PMOS部和NMOS部。CMOS晶体管的PMOS部的沟道宽度与沟道长度的比率大约是10/6，以及CMOS晶体管的NMOS部的沟道宽度与沟道长度的比率大约是10/7。
下文中将描述电平位移器200的运行。
当从低电平升为高电平的输入信号施加到输入端IN2时，第三晶体管230导通，使得第二节点N2的电平从高电平变为低电平。例如，低电平可以是地电位，以及高电平可以是大约3V。
当第二节点N2的电平从高电平变为低电平时，第二晶体管220导通，使得第一节点N1的电平从低电平变为高电平。这里，第一晶体管210可以作为电阻器，以及第五晶体管250可以作为二极管。
当第一节点N1的电平从低电平变为高电平时，第四晶体管240断开，使得第二节点N2的电平可以迅速减小。通过反相器260将第二节点N2的电压反相，并且将反相后的电压施加到输出端OUT2。例如，当第一驱动电压VDD大约为5V时，施加到输出端OUT2的反相后的电压大约为5V。此外，当第一驱动电压VDD大约为8.5V时，施加到输出端OUT2的反相后的电压大约为8.5V。
当将从高电平降到低电平的输入信号施加到输入端IN2时，断开第三晶体管230，使得第二节点N2的电平从低电平变为高电平。
当第二节点N2的电平从低电平变为高电平时，断开第二晶体管220，使得第一节点N1的电平从高电平变为低电平。第一晶体管210可以再次作为电阻器。
当第一节点N1的电平从高电平变为低电平时，第四晶体管240导通，使得第二节点N2的电平可以迅速增加。通过反相器260将第二节点N2的电压反相，并且将反相后的电压施加到输出端OUT2。
图7是示出图5所示的电平位移器200的电压特性的时序图。图8是示出图5所示的电平位移器200的电流特性的时序图。
如图7所示，例如，具有电平大约为3V和周期大约为1.4μs的输入到输入端IN2的输入信号变成具有电平大约为5V和周期大约为1.4μs的从输出端OUT2输出的输出信号。
参考图7，输出信号相对于输入信号没有被延迟，因此改善了输出信号。
参考图8，电平位移器200产生改善的输出信号，并且在电平位移器100的断开状态期间的功耗基本为零。特别地，当输出信号的电平从大约3V增加到5V时，上升期间的漏电流减小，并且下降期间形成的峰值电流减小。
在图5至图8中，当第二晶体管220是PMOS晶体管并且第四晶体管240是PMOS晶体管时，它们可以被电连接，使得只有在电平位移器200运行期间，电流流过第二和第四晶体管220和240。
此外，如果在第一晶体管210是NMOS晶体管时，将第一驱动电压VDD施加到第一晶体管210的栅电极，则电平位移器200的运行可以不由于NMOS晶体管的阈电压的变化而改变。
图9是示出根据本发明的另一示范性实施例的显示装置的平面图。
参考图9，显示装置包括显示面板300。显示面板300包括显示区域DA、第一外围区域PA1、和第二外围区域PA2。显示面板300还包括上基板(未示出)、下基板(未示出)、和液晶层(未示出)。液晶层(未示出)夹置于上基板和下基板(未示出)之间。
多条栅极线GL1、GL2、...、GLn-1、GLn，和多条数据线DL1、DL2、...、DLm+1、DLm位于显示区域DA中，其中，m和n是自然数。数据线DL1、DL2、...、DLm+1、DLm与栅极线GL1、GL2、...、GLn-1、GLn交叉来限定多个像素。
在显示区域DA中示出多个像素中的一个。像素位于一对邻近的栅极线GLq和GLq+1以及一对数据线DLp和DLp+1之间，其中，p和q是自然数。像素包括连接到栅极线GLq和数据线DLp的开关元件Q。像素还包括一对并联的电容器CLC和CST，连接在开关元件Q之间，以分别接收一对电压VCOM和VST。
栅极驱动部400位于第一外围区域PA1中。栅极驱动部400电连接到显示区域DA中的栅极线GL1、GL2、...、GLn-1、GLn。例如，栅极驱动部400可以同时形成在具有像素的显示面板300上。
在第二外围区域PA2中形成数据驱动部500。数据驱动部500电连接到显示区域DA中的数据线DL1、DL2、...、DLm+1、DLm。数据驱动部500可以包括至少一个数据驱动电路。例如，数据驱动部500是安装在显示面板300上的芯片。可选地，数据驱动部500可以直接形成在具有像素的显示面板300上。
柔性印刷电路板600位于显示面板300的第二外围区域PA2中。基于外部提供的信号，柔性印刷电路板600将驱动信号施加到数据驱动部500和栅极驱动部400。驱动信号包括施加到栅极驱动部400的第一控制信号GC，和施加到数据驱动部500的第二控制信号(未示出)。
基于第一控制信号GC，栅极驱动部400将选通信号施加到显示区域DA中的栅极线GL1、GL2、...、GLn-1、GLn。栅极驱动部400还可以包括提升第一控制信号GC的电平的电平位移器。例如，栅极驱动部400的电平位移器可以是图1或图5中示出的电平位移器。
此外，基于第二控制信号(未示出)，数据驱动部500将数据信号施加到显示区域DA中的数据线DL1、DL2、...、DLm+1、DLm。数据驱动部500还可以包括提升用于显示图像的第二控制信号的电平或数据信号的电平的电平位移器。例如，数据驱动部500的电平位移器可以是图1或图5中示出的电平位移器。
光发生部(未示出)可以位于显示面板300之下以向显示面板300提供光。
图10是示出根据本发明的示范性实施例的数据驱动电路510的方框图。特别地，数据驱动电路510包括多个电平位移器，以提升多个数据信号的电平。
参考图10，数据驱动电路510包括数据移位部512、数据锁存部513、电平转换部514、数字模拟转换部515、和缓冲放大部516。
数据移位部512包括多个移位寄存器SR1、SR2、...、SRk-1、SRk.当将水平开始信号STH施加到数据移位部512时，数据移位部512与时钟信号CLK同步以存储数据信号，从而顺次移位数据信号.
数据锁存部513锁存多个从数据移位部512输出的移位数据。
基于第一负荷信号DL1，电平转换部514提升通过数据锁存部513锁存的锁存数据信号的电平，使得提升后的数据信号施加至数字模拟转换部515。电平转换部514包括多个电平位移器LS1、LS2、...、LSk-1、LSk。例如，电平位移器LS1、LS2、...、LSk-1、LSk中的每一个可以是图1或图5所示的电平位移器中的一个。
基于第二负荷信号DL2，数字模拟转换部515将通过电平转换部514提升的提升后的数据信号转换为多个模拟信号，使得模拟信号施加至缓冲放大部516。
缓冲放大部516放大模拟信号，以将多个液晶驱动信号D1、D2、...、Dk-1、Dk施加到图9的显示区域DA中的数据线DL1、DL2、...、DLm+1、DLm。
图11是示出根据本发明的另一示范性实施例的数据驱动电路520的方框图。特别地，数据驱动电路520包括一个电平位移器以提升多个数据信号的电平。
参考图11，数据驱动电路520包括电平转换部522，数据移位部523、数据锁存部524、数字模拟转换部525、和缓冲放大部526。
例如，电平转换部522可以包括至少一个图1或图5所示的电平位移器。当将水平开始信号STH施加至数据驱动电路520时，电平转换部522顺序提升数据信号的电平，以输出提升的数据信号。水平开始信号STH与电平位移器的开始周期相对应。
电平转换部522的电平位移器的数量可以是数据移位部523的移位寄存器数量的一半。在图11中，电平位移器的数量比移位寄存器的数量少。
数据移位部523包括多个移位寄存器SR1、SR2、...、SRk-1、SRk。移位寄存器SR1、SR2、...、SRk-1、SRk的第一移位寄存器SR1接收由电平转换部522提升的提升的数据信号，并且按顺序存储提升的数据信号。
存储在第一移位寄存器SR1中的数据信号与时钟信号CLK同步，用以按顺序移位。当存储在第一移位寄存器SR1中的存储数据信号通过剩余的移位寄存器SR2、SR3、...、SRk-1、SRk顺序移位时，数据移位部523输出移位的数据信号。
数据锁存部524接收从数据移位部523输出的移位数据信号，以锁存移位的数据信号，从而输出锁存的数据信号。
基于负荷信号LD，数字模拟转换部525将从数据锁存部524输出的锁存数据信号转换为多个模拟信号，使得模拟信号施加至缓冲放大部526。
缓冲放大部526放大模拟信号，以将多个液晶驱动信号D1、D2、...、Dk-1、Dk施加到图9所示的数据线DL1、DL2、...、DLm+1、DLm。
因为图11的数据驱动电路520具有比图10的数据驱动电路510更简单的结构，因而简化了其制造过程，并且改善了设计余量。因此，提高了数据驱动电路520的产量，并且减少了数据驱动电路520的制造成本。
根据本发明的示范性实施例，电平位移器仅在施以外部提供的信号时运行。换句话说，只有在运行期间电平位移器才耗电。因此，使电平位移器在运行期间稳定，以改善电平位移器的运行余量。此外，因为电平位移器使用单输入端，所以可以减小电平位移器的尺寸。
尽管参考本发明的实施例具体示出和描述了本发明，但是本领域普通技术人员应该理解可以在不背离权利要求所限定的本发明的精神和范围的情况下，可以在形式上和细节上做出多种修改.

Claims (23)

1.一种电平位移器，包括：
第一晶体管，包括接收第一驱动电压的栅电极、以及通过输入端接收输入信号的源电极；
第二晶体管，包括接收所述第一驱动电压的漏电极、以及通过第一节点电连接到所述第一晶体管的漏电极的源电极；
第三晶体管，包括接收第二驱动电压的源电极、通过第二节点电连接到所述第二晶体管的栅电极的漏电极、以及接收所述输入信号的栅电极；
第四晶体管，包括用于接收所述第一驱动电压的漏电极、通过所述第一节点电连接到所述第一晶体管的所述漏电极的栅电极、以及通过所述第二节点电连接到所述第三晶体管的所述漏电极的源电极；以及
反相器，用于将从所述第二节点输出的信号反相，以将所述反相的信号施加到输出端子。
2.根据权利要求1所述的电平位移器，其中，每个所述第一和第三晶体管是N沟道金属氧化物半导体(NMOS)晶体管，以及每个所述第二和第四晶体管是P沟道金属氧化物半导体(PMOS)晶体管。
3.根据权利要求1所述的电平位移器，其中，所述第一晶体管具有比所述第二晶体管更大的沟道宽度。
4.根据权利要求1所述的电平位移器，其中，所述第三晶体管具有比所述第四晶体管更大的沟道宽度。
5.根据权利要求1所述的电平位移器，其中，所述第一晶体管的沟道宽度与沟道长度的比率大约为10/6，所述第二晶体管的沟道宽度与沟道长度的比率大约为5/10，所述第三晶体管的沟道宽度与沟道长度的比率大约为50/6，以及所述第四晶体管的沟道宽度与沟道长度的比率大约为10/6。
6.根据权利要求1所述的电平位移器，其中，所述反相器包括互补金属氧化物半导体(CMOS)晶体管。
7.根据权利要求6所述的电平位移器，其中，所述互补金属氧化物半导体(CMOS)晶体管包括P沟道金属氧化物半导体(PMOS)部和N沟道金属氧化物半导体(NMOS)部，其中，所述P沟道金属氧化物半导体(PMOS)部的沟道宽度与沟道长度的比率大约为10/6，以及所述N沟道金属氧化物半导体(NMOS)部的沟道宽度与沟道长度的比率大约为10/7。
8.根据权利要求1所述的电平位移器，还包括第五晶体管，所述第五晶体管包括：漏电极，电连接到所述第二晶体管的所述源电极；栅电极，电连接到所述第一节点；以及源电极，电连接到所述栅电极。
9.根据权利要求8所述的电平位移器，其中，所述第五晶体管的沟道宽度与沟道长度的比率大约为5/5。
10.根据权利要求8所述的电平位移器，其中，所述第五晶体管是P沟道金属氧化物半导体(PMOS)晶体管。
11.根据权利要求1所述的电平位移器，其中，所述第一驱动电压为大约5V至大约8.5V，以及所述第二驱动电压是地电位。
12.根据权利要求1所述的电平位移器，其中，所述输入信号是外部提供的。
13.一种电平位移器，包括：
第一驱动电压端，用于接收第一驱动电压；
第二驱动电压端，用于接收第二驱动电压；
输入端，用于接收输入信号；
第一晶体管，包括电连接到所述第一驱动电压端的栅电极，以及电连接到所述输入端的源电极；
第二晶体管，包括接收所述第一驱动电压的漏电极，以及通过第一节点电连接到所述第一晶体管的漏电极的源电极；
第三晶体管，包括电连接到所述第二驱动电压端的源电极、通过第二节点电连接到所述第二晶体管的栅电极的漏电极、以及接收所述输入信号的栅电极；
第四晶体管，包括电连接到所述第一驱动电压端的漏电极、通过所述第一节点电连接到所述第一晶体管的所述漏电极的栅电极、以及通过所述第二节点电连接到所述第三晶体管的所述漏电极的源电极；
反相器，将从所述第二节点输出的信号反相；以及
输出端，通过该输出端输出所述反相的信号。
14.根据权利要求13所述的电平位移器，还包括第五晶体管，所述第五晶体管包括：漏电极，电连接到所述第二晶体管的所述源电极；栅电极，电连接到所述第一节点；以及源电极，电连接到所述第五晶体管的所述栅电极。
15.根据权利要求13所述的电平位移器，其中，所述输入信号是外部提供的。
16.一种显示装置，包括：显示面板，所述显示面板具有像素部，所述像素部位于由彼此相邻的数据线和栅极线限定的像素区域中；栅极驱动部，用于将栅极电压施加至所述栅极线；以及数据驱动部，用于将数据电压施加至所述数据线，所述栅极驱动部和所述数据驱动部中的至少一个包括电平位移器，所述电平位移器通过单一输入端接收具有第一电平的第一信号，并且通过单一输出端输出具有第二电平的第二信号，所述电平位移器包括：
第一晶体管，包括接收第一驱动电压的栅电极、以及通过所述单一输入端接收所述第一信号的源电极；
第二晶体管，包括接收所述第一驱动电压的漏电极、以及通过第一节点电连接到所述第一晶体管的漏电极的源电极；
第三晶体管，包括接收第二驱动电压的源电极、通过第二节点电连接到所述第二晶体管的栅电极的漏电极、以及接收所述第一信号的栅电极；
第四晶体管，包括接收所述第一驱动电压的漏电极、通过所述第一节点电连接到所述第一晶体管的所述漏电极的栅电极、以及通过所述第二节点电连接到所述第三晶体管的所述漏电极的源电极；以及
反相器，将从所述第二节点输出的信号反相，以将所述反相的信号施加到所述单一输出端，其中，所述反相的信号是所述第二信号。
17.根据权利要求16所述的显示装置，其中，所述数据驱动部包括：
多个移位寄存器，基于水平开始信号存储与时钟信号同步的数据信号，以按顺序使所述存储的数据信号移位；
锁存部，锁存所述移位的数据信号；以及
电平转换部，包括一个以上所述电平位移器，所述电平位移器基于第一负荷信号提升所述锁存的数据信号的电平。
18.根据权利要求17所述的显示装置，其中，所述数据驱动部还包括：
数字模拟转换部，基于第二负荷信号将所述提升的数据信号转换成多个模拟信号；以及
缓冲放大部，放大所述模拟信号，以将多个液晶驱动信号施加至所述数据线。
19.根据权利要求16所述的显示装置，其中，所述数据驱动部包括：
电平转换部，包括至少一个所述电平位移器，所述电平转换部基于水平开始信号提升数据信号的电平；
多个移位寄存器，基于所述水平开始信号储存与时钟信号同步的所述提升的数据信号，以按顺序使所述存储的数据信号移位；以及
锁存部，锁存所述移位的数据信号。
20.根据权利要求19所述的显示装置，其中，所述数据驱动部还包括：
数字模拟转换部，基于负荷信号，将所述锁存的数据信号转换为多个模拟信号；以及
缓冲放大部，将所述模拟信号放大，以将多个液晶驱动信号施加至所述数据线。
21.根据权利要求16所述的显示装置，其中，所述第一电平低于所述第二电平。
22.根据权利要求16所述的显示装置，还包括第五晶体管，所述第五晶体管包括：漏电极，电连接到所述第二晶体管的所述源电极；栅电极，电连接到所述第一节点；以及源电极，电连接到所述第五晶体管的所述栅电极。
23.根据权利要求16所述的显示装置，其中，所述第一信号由外部提供。
CN2006100900458A 2005-08-10 2006-06-22 电平位移器和具有电平位移器的显示装置 Expired - Fee Related CN1913356B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050073094 2005-08-10
KR10-2005-0073094 2005-08-10
KR1020050073094A KR101064186B1 (ko) 2005-08-10 2005-08-10 레벨쉬프터와, 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
CN1913356A CN1913356A (zh) 2007-02-14
CN1913356B true CN1913356B (zh) 2010-05-12

Family

ID=37722161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100900458A Expired - Fee Related CN1913356B (zh) 2005-08-10 2006-06-22 电平位移器和具有电平位移器的显示装置

Country Status (5)

Country Link
US (1) US7362158B2 (zh)
JP (1) JP2007047785A (zh)
KR (1) KR101064186B1 (zh)
CN (1) CN1913356B (zh)
TW (1) TW200707369A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7463065B1 (en) * 2006-11-13 2008-12-09 Nvidia Corporation Low power single-rail-input voltage level shifter
US7786788B2 (en) * 2006-11-30 2010-08-31 Tpo Displays Corp. Systems including level shifter having voltage distributor
KR100846964B1 (ko) * 2007-04-12 2008-07-17 삼성에스디아이 주식회사 전자방출표시소자 및 그의 구동방법
KR100903273B1 (ko) * 2007-05-16 2009-06-17 주식회사 동부하이텍 반도체 소자의 전압 스위치 회로
US7583126B2 (en) * 2007-05-24 2009-09-01 Nvidia Corporation Apparatus and method for preventing current leakage when a low voltage domain is powered down
KR20090123204A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 래치 회로를 이용한 레벨 쉬프터 및 이를 포함하는디스플레이 장치의 구동 회로
US7804326B1 (en) 2009-11-30 2010-09-28 Elite Semiconductor Memory Technology Inc. Voltage level shifter
US8111088B2 (en) * 2010-04-26 2012-02-07 Qualcomm Incorporated Level shifter with balanced duty cycle
TWI409528B (zh) * 2010-07-02 2013-09-21 Chunghwa Picture Tubes Ltd 顯示面板
TWI448078B (zh) * 2011-06-09 2014-08-01 Mstar Semiconductor Inc 電壓準位移位器與昇壓驅動電路
CN102820010B (zh) * 2011-06-10 2014-09-03 晨星软件研发(深圳)有限公司 电平移位器与升压驱动电路
JP5780650B2 (ja) * 2011-11-11 2015-09-16 株式会社Ｊｏｌｅｄ レベルシフタ回路、走査回路、表示装置、及び、電子機器
KR20140105932A (ko) * 2013-02-25 2014-09-03 삼성전자주식회사 전압 레벨 변환 회로 및 이를 포함하는 디스플레이 장치
CN103944554B (zh) * 2014-04-16 2017-01-04 华为技术有限公司 一种电平转换电路及数模转换器
KR101675573B1 (ko) * 2016-03-21 2016-11-11 주식회사 이노액시스 레벨 시프터, 디지털 아날로그 변환기, 버퍼 증폭기 및 이를 포함하는 소스 드라이버와 전자 장치
US10355673B2 (en) * 2016-09-29 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11094167B2 (en) 2016-11-18 2021-08-17 Angel Playing Cards Co., Ltd. Inspection system and inspection device
CN108259034A (zh) * 2018-02-27 2018-07-06 上海华虹宏力半导体制造有限公司 电平移位电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760606A (en) * 1995-04-17 1998-06-02 Matsushita Electric Industrial, Co. High voltage withstanding circuit and voltage level shifter
CN1293488A (zh) * 1999-10-15 2001-05-02 威盛电子股份有限公司 使用栅极电压控制的单端输入电压电平转换器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136190A (en) * 1991-08-07 1992-08-04 Micron Technology, Inc. CMOS voltage level translator circuit
JPH05145401A (ja) * 1991-11-21 1993-06-11 Mitsubishi Electric Corp レベル変換回路
US5444408A (en) * 1993-12-13 1995-08-22 Micron Technology, Inc. Active pull-up voltage spike reducer
US5696721A (en) * 1995-05-05 1997-12-09 Texas Instruments Incorporated Dynamic random access memory having row decoder with level translator for driving a word line voltage above and below an operating supply voltage range
US5910734A (en) 1997-02-20 1999-06-08 Micron Technology, Inc. Voltage level translator
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
US7038492B2 (en) * 2004-08-06 2006-05-02 Faraday Technology Corp. Programmable level shifter for wide range operation purpose

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760606A (en) * 1995-04-17 1998-06-02 Matsushita Electric Industrial, Co. High voltage withstanding circuit and voltage level shifter
CN1293488A (zh) * 1999-10-15 2001-05-02 威盛电子股份有限公司 使用栅极电压控制的单端输入电压电平转换器

Also Published As

Publication number Publication date
KR20070018414A (ko) 2007-02-14
TW200707369A (en) 2007-02-16
CN1913356A (zh) 2007-02-14
US7362158B2 (en) 2008-04-22
JP2007047785A (ja) 2007-02-22
US20070035339A1 (en) 2007-02-15
KR101064186B1 (ko) 2011-09-14

Similar Documents

Publication Publication Date Title
CN1913356B (zh) 电平位移器和具有电平位移器的显示装置
US11081058B2 (en) Shift register unit, gate drive circuit, display device and driving method
US11749158B2 (en) Shift register unit, gate driving circuit, display device, and driving method
CN100530337C (zh) 移位寄存器电路及具备该电路的图像显示装置
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US11817028B2 (en) Gate driving structure having overlapped signal wiring and capacitor, array substrate and display device
CN100397446C (zh) 脉冲输出电路、移位寄存器和显示器件
US7978809B2 (en) Shift register of a display device
US20150318052A1 (en) Shift register unit, gate drive circuit and display device
US11244619B2 (en) Shift register unit, gate driving circuit, display device and driving method
US20120133574A1 (en) Shift register unit, gate drive circuit, and display apparatus
CN101609719B (zh) 显示装置的移位寄存器
US11302257B2 (en) Shift register, driving method thereof, gate driving circuit, and display device
US20210241708A1 (en) Shift register and driving method therefor, gate driver circuit, and display device
US11307707B2 (en) Scan shift circuit, touch shift circuit, driving method and related apparatus
US8836633B2 (en) Display driving circuit and display panel using the same
US20170103722A1 (en) Shift register unit, gate driving circuit and display apparatus
US11244595B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
US20200098441A1 (en) Shift register unit and driving method, gate driving circuit, and display device
US11688318B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
US11393402B2 (en) OR logic operation circuit and driving method, shift register unit, gate drive circuit, and display device
CN101950545B (zh) 可降低功率消耗的液晶显示器及相关驱动方法
US11107545B2 (en) Shift register, gate drive circuit and display device
CN102509537B (zh) 显示装置的移位寄存器
US20210074234A1 (en) Shift Register Unit and Driving Method, Gate Driving Circuit, and Display Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20130107

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130107

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20180622

CF01 Termination of patent right due to non-payment of annual fee