KR20090123204A - 래치 회로를 이용한 레벨 쉬프터 및 이를 포함하는디스플레이 장치의 구동 회로 - Google Patents

래치 회로를 이용한 레벨 쉬프터 및 이를 포함하는디스플레이 장치의 구동 회로 Download PDF

Info

Publication number
KR20090123204A
KR20090123204A KR1020080049173A KR20080049173A KR20090123204A KR 20090123204 A KR20090123204 A KR 20090123204A KR 1020080049173 A KR1020080049173 A KR 1020080049173A KR 20080049173 A KR20080049173 A KR 20080049173A KR 20090123204 A KR20090123204 A KR 20090123204A
Authority
KR
South Korea
Prior art keywords
voltage
level
output terminal
power supply
circuit
Prior art date
Application number
KR1020080049173A
Other languages
English (en)
Inventor
우재혁
이재구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080049173A priority Critical patent/KR20090123204A/ko
Priority to US12/468,115 priority patent/US20090295770A1/en
Publication of KR20090123204A publication Critical patent/KR20090123204A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 레벨 쉬프터는 스위칭부, 전원 회로, 및 래치 회로를 포함한다. 상기 스위칭부는 제1제어 신호에 응답하여 입력 신호를 선택적으로 제1출력 단자로 출력할 수 있으며, 상기 전원 회로는 다수의 제2제어 신호들에 응답하여 레벨 쉬프팅 시 전압 레벨이 가변되는 가변 전압을 발생할 수 있으며, 상기 래치 회로는 상기 선택적으로 출력되는 입력 신호 및 상기 가변 전압에 응답하여 상기 레벨 쉬프팅을 수행할 수 있다. 상기 레벨 쉬프터는 래치 회로에 의하여 레벨 쉬프팅을 수행할 수 있으므로 소형화 및 저전력화될 수 있다. 또한 상기 레벨 쉬프터는 상기 제1제어 신호, 상기 가변 전압, 및 상기 가변 전압 각각의 천이 구간을 서로 겹치지 않게 설정함으로써 신호의 왜곡을 감소시킬 수 있다.
레벨 쉬프터, 스위칭 소자, 래치 회로, 인버터, 디스플레이 장치

Description

래치 회로를 이용한 레벨 쉬프터 및 이를 포함하는 디스플레이 장치의 구동 회로{Level shifter using latch circuit and driving circuit of display device including the same}
본 발명은 레벨 쉬프팅 기술에 관한 것으로, 보다 상세하게는 가변 전압에 응답하여 구동되는 래치 회로를 이용하여 레벨 쉬프팅 동작을 수행하는 레벨 쉬프터 및 이를 포함하는 디스플레이 장치의 구동 회로에 관한 것이다.
레벨 쉬프터는 다양한 디지털 회로에서 신호의 전압 레벨을 소정의 전압 레벨로 상승시키는데 널리 이용된다. 일반적인 레벨 쉬프터는 통상적으로 차동 입력 신호를 수신하는 트랜지스터 쌍 및 다이오드 구조를 갖는 부하단을 포함한다.
상기 트랜지스터 쌍은 저전압에서도 안정적인 레벨 쉬프팅을 수행하기 위하여 상기 부하단의 트랜지스터보다 큰 사이즈(예컨대, 상기 부하단의 트랜지스터의 12배 사이즈)로 설계된다. 그러므로 상기 트랜지스터 쌍의 큰 사이즈는 상기 레벨 쉬프터의 사이즈를 증가시키는 원인이 된다.
또한, 부하단의 다이오드 구조에 기초하여 전압 강하가 발생하므로 상기 레벨 쉬프터의 출력 전압이 공급되는 전원 전압보다 낮아질 수 있으며, 상기 레벨 쉬 프터의 전류 구동 능력이 제한될 수 있다. 그러므로 상기 부하단의 다이오드 구조는 상기 레벨 쉬프터의 소비 전력을 증가시킬 수 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 소형의 저전력 특성을 갖는 레벨 쉬프터 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 레벨 쉬프터는 스위칭부, 전원 회로, 및 래치 회로를 포함할 수 있다. 상기 스위칭부는 제1제어 신호에 응답하여 입력 신호를 선택적으로 제1출력 단자로 출력할 수 있다. 상기 전원 회로는 다수의 제2제어 신호들에 응답하여 레벨 쉬프팅 시 레벨이 가변되는 가변 전압을 발생할 수 있다.
상기 래치 회로는 상기 선택적으로 출력되는 입력 신호 및 상기 가변 전압에 응답하여 상기 레벨 쉬프팅을 수행할 수 있다. 상기 제1제어 신호 및 상기 가변 전압 각각의 천이 구간은 서로 겹치지 않게 설정될 수 있는데, 이는 출력 신호의 왜곡을 감소시키기 위함이다.
상기 래치 회로는 상기 제1출력 단자 및 제2출력 단자 사이에 서로 반대 방향으로 병렬 접속되는 한 쌍의 인버터들을 포함하며, 상기 인버터들 각각의 구동 전압들은 상기 가변 전압 및 제3전원 전압일 수 있다. 상기 제3전원 전압은 접지 전압일 수 있다.
상기 전원 회로는 각각이 서로 다른 전압 레벨을 갖는 전원 전압을 수신하는 다수의 전압 입력 단자들 및 각각이 상기 다수의 제2제어 신호들 중에서 대응하는 제2제어 신호에 응답하여 상기 다수의 전압 입력 단자들 중에서 대응하는 전압 입력 단자를 가변 전압 출력 단자와 선택적으로 연결하기 위한 다수의 스위칭 소자들을 포함할 수 있다. 이때, 상기 다수의 제2제어 신호들 각각의 천이 구간은 서로 겹치지 않게 설정될 수 있다.
상기 다수의 스위칭 소자들은 제1전압을 수신하는 제1입력 단자와 상기 가변 전압 출력 단자 사이에 직렬로 접속되며, 각각이 상기 다수의 제2제어 신호들 중에서 대응하는 제2제어 신호에 응답하여 스위칭되는 다수의 제1스위칭 소자들 및 제2전압을 수신하는 제2입력 단자와 상기 가변 전압 출력 단자 사이에 접속되며, 상기 다수의 제2제어 신호들 중에서 대응하는 제2제어 신호에 응답하여 스위칭되는 적어도 하나의 제2스위칭 소자를 포함할 수 있다.
상기 전원 회로는 상기 제1입력 단자와 상기 가변 전압 출력 단자 사이의 제1노드 및 접지 전압 라인 사이에 접속되며, 상기 가변 전압의 레벨이 제1레벨보다 높은 제2레벨에서 상기 제1레벨로 천이되는 과정에서 제3제어 신호에 응답하여 상기 제1노드의 전압을 미리 정해진 전압까지 레벨 다운시키는 방전 회로를 더 포함할 수 있다.
상기 방전 회로는 상기 제1노드와 제2노드 사이에 접속되며, 상기 제3제어 신호에 응답하여 상기 방전 회로의 구동 여부를 결정하는 제어 소자 및 상기 제2노드와 상기 접지 전압 라인 사이에 접속되는 적어도 하나의 다이오드 연결된 트랜지스터를 포함할 수 있다.
상기 전원 회로는 상기 가변 전압 출력 단자와 상기 접지 전압 라인 사이에 접속되며, 상기 가변 전압의 급격한 변동을 방지하기 위한 안정화 회로를 더 포함할 수 있다. 상기 안정화 회로는 상기 가변 전압 출력 단자와 상기 접지 전압 라인 사이에 접속되는 커패시터를 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 디스플레이 장치의 구동 회로는 레벨 쉬프터, 아날로그-변환기, 및 아날로그 버퍼를 포함할 수 있다. 상기 레벨 쉬프터는 디지털 데이터를 수신하고, 상기 수신된 데이터의 레벨을 쉬프팅시켜 출력할 수 있다. 상기 레벨 쉬프터의 기술적 특징은 상술한 바와 같다. 그러므로 그에 대한 상세한 설명은 생략한다.
상기 디지털-아날로그 변환기는 상기 레벨 쉬프팅된 디지털 데이터를 수신하고, 상기 레벨 쉬프팅된 디지털 데이터를 아날로그 전압으로 변환하여 출력할 수 있다. 상기 아날로그 버퍼는 아날로그 전압을 디스플레이 패널로 버퍼링할 수 있다.
상술한 바와 같이 본 발명에 따른 레벨 쉬프터 및 이를 포함하는 디스플레이 장치의 구동 회로는 가변 전압에 기초하여 구동되는 래치 회로를 이용함으로써 크기가 작고 전력을 적게 소비하는 레벨 쉬프터 및 디스플레이 장치의 구동 회로를 제공할 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 발명의 실시에 의하여 달성되는 목적 을 충분히 이해하기 위해서는 본 발명의 바림직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
본 명세서에 있어서는 어느 하나의 구성요소가 다른 구성요소로 데이터 또는 신호를 '전송'하는 경우에는 상기 구성요소는 상기 다른 구성요소로 직접 상기 데이터 또는 신호를 전송할 수 있고, 적어도 하나의 또 다른 구성요소를 통하여 상기 데이터 또는 신호를 상기 다른 구성요소로 전송할 수 있음을 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 레벨 쉬프터(100)를 나타내는 회로도이다. 도 2는 도 1에 도시된 레벨 쉬프터(100)의 전원 회로(120)를 나타내는 회로도이다. 도 1을 참조하면, 상기 레벨 쉬프터(100)는 스위칭부(110), 전원 회로(120), 및 래치 회로(130)를 포함한다. 상기 스위칭부(110)는 제1제어 신호(CS)에 응답하여 입력 신호(IN)를 선택적으로 제1출력 단자(OUT1)로 출력할 수 있다.
도 1에서 상기 스위칭부(110)는 각각이 제1제어 신호(CS) 및 상보적 제1제어 신호(CSB)에 응답하여 구동되는 N형 MOS(Metal Oxide Semiconcuctor) 트랜지스터와 P형 MOS 트랜지스터로 구성되는 트랜스미션 게이트로 구현되었으나 이에 한정되는 것은 아니다. 상기 스위칭부(110)는 상기 제1제어 신호(CS)가 하이 레벨인 경우에만 상기 입력 신호(IN)를 선택적으로 상기 제1출력 단자(OUT1)로 출력할 수 있다.
상기 전원 회로(120)는 다수의 제2제어 신호들(LC1, LC2, 및 MC1)에 응답하 여 레벨 쉬프팅 시 레벨이 가변되는 가변 전압(VVDD)을 발생할 수 있다. 상기 가변 전압(VVDD)의 가변 타이밍은 차후 도 5를 참조하여 설명한다. 상기 전원 회로(120)는 다수의 전압 입력 단자들(IN1 및 IN2), 다수의 스위칭 소자들(M1, M2, 및 M3), 방전 회로(122), 및 안정화 회로(123)를 포함할 수 있다.
상기 다수의 전압 입력 단자들(IN1 및 IN2) 중 제1입력 단자(IN1)는 제1전압(VDD1)을 수신하며, 제2입력 단자(IN2)는 제2전압(VDD2)를 수신한다. 여기서, 상기 제2전압(VDD2)의 레벨은 상기 제1전압(VDD1)의 레벨보다 높을 수 있다.
상기 다수의 스위칭 소자들(M1, M2, 및 M3) 각각은 상기 다수의 제2제어 신호들(LC1, LC2, 및 MC1) 중에서 대응하는 제2제어 신호에 응답하여 상기 다수의 전압 입력 단자들(IN1 및 IN2) 중에서 대응하는 전압 입력 단자를 가변 전압 출력 단자(OUT_VV)와 선택적으로 연결할 수 있다.
상기 다수의 제2제어 신호들(LC1, LC2, 및 MC1) 각각의 천이 구간이 서로 겹치지 않도록(non-overlap) 설정함으로써 상기 다수의 스위칭 소자들(M1, M2, 및 M3) 각각의 스위칭 동작에 기초하여 가변되는 상기 가변 전압(VVDD)의 천이 과정의 시간적 마진이 확보될 수 있고, 또한, 상기 레벨 쉬프터(100)가 레벨 쉬프팅 동작을 수행하기 전에 제1로직 레벨의 전압(예컨대, 제1전압(VDD1))만을 공급받는 대기 모드(standby mode)에서 접지 전압 라인으로 전류 경로가 형성되는 것을 방지할 수 있다.
예를 들면, 대기 모드에서는 레벨 쉬프팅을 위하여 높은 전압 레벨을 갖는 전압(예컨대, 제2전압(VDD2))이 접지 전압이 될 수 있는데, 이때, 상기 제2입력 단 자(IN2)와 상기 제1입력 단자(IN1) 사이에 전류 경로가 형성된다고 가정한다. 그러면 제1전압(VDD1)이 상기 레벨 쉬프터(100)에 안정적으로 공급될 수 없어 상기 레벨 쉬프터(100)가 오동작할 수 있으며, 나아가 상기 레벨 쉬프터(100)는 서지 전류(surge current)에 의하여 데미지를 입을 수도 있다. 상기 다수의 제2제어 신호들(LC1, LC2, 및 MC1)의 천이 구간을 달리 설정함으로써 이러한 문제점을 방지할 수 있다.
상기 방전 회로(122)는 제1전압(VDD1)을 수신하는 제1입력 단자(IN1)와 상기 가변 전압 출력 단자(OUT_VV) 사이의 제1노드(N1) 및 접지 전압 라인(VSS) 사이에 접속될 수 있다. 상기 방전 회로(122)는 상기 가변 전압(VVDD)의 레벨이 제1레벨보다 높은 제2레벨에서 상기 제1레벨로 천이되는 과정에서 제3제어 신호(DC)에 응답하여 상기 제1노드(N1)의 전압을 미리 정해진 전압까지 레벨 다운시킬 수 있다. 상기 미리 정해진 전압은 상기 제1전압(VDD1)일 수 있다.
상기 방전 회로(122)는 상기 제1노드(N1)와 제2노드(N2) 사이에 접속되며, 상기 제3제어 신호(DC)에 응답하여 상기 방전 회로(122)의 구동 여부를 결정하는 제어 소자(M4) 및 상기 제2노드(N2)와 상기 접지 전압 라인(VSS) 사이에 접속되는 적어도 하나의 다이오드 연결된 트랜지스터(M5)를 포함할 수 있다.
상기 제어 소자(M4)는 상기 제3제어 신호(DC)에 응답하여 상기 제1노드(N1)의 전하의 방전 여부를 결정하는 트랜지스터로 구현될 수 있다. 예컨대, 도 3에서 상기 제어 소자(M4)는 상기 제3제어 신호(DC)가 하이 레벨일 때 상기 제1노드(N1)의 전하를 방전시키는 N형 MOS 트랜지스터(M4)로 구현된다. 상기 제1노드(N1)의 전 압은 상기 다이오드 연결된 트랜지스터(M5)의 소스와 드레인 사이의 전압 강하에 기초하여 결정될 수 있다.
상기 안정화 회로(123)는 상기 가변 전압 출력 단자(OUT_VV)와 상기 접지 전압 라인(VSS) 사이에 접속되며, 상기 가변 전압(VVDD)의 급격한 변동을 방지할 수 있다. 상기 안정화 회로(123)는 상기 가변 전압 출력 단자(OUT_VV)와 상기 접지 전압 라인(VSS) 사이에 접속되는 커패시터(C)를 포함할 수 있다.
도 3은 도 2에 도시된 전원 회로(120)의 동작을 설명하기 위한 타이밍도이다. 이하 도 2 및 도 3을 참조하여 상기 전원 회로(120)의 동작을 순차적으로 설명한다.
먼저 가변 전압(VVDD)이 제2전압(VDD2)에서 제1전압(VDD1)으로 가변되는 동작을 살펴본다. 제2전압(VDD2)을 공급하기 위한 트랜지스터(M3)가 제2제어 신호(MC1)에 응답하여 턴-온되어 상기 가변 전압(VVDD)은 제2전압(VDD2)이 된다(L1 구간).
상기 가변 전압 출력 단자(OUT_VV)와 제1노드(N1) 사이에 접속된 트랜지스터(M2)가 제2제어 신호(LC2)에 응답하여 턴-온되고, 제3제어 신호(DC)에 응답하여 상기 제1노드(N1) 전하의 방전 여부를 결정하는 트랜지스터(M5)가 턴-온되어 상기 제1노드(N1)의 전압 레벨은 다이오드 연결된 적어도 하나의 트랜지스터(M5)의 전압 강하에 기초하여 미리 정해진 전압 레벨까지 다운된다(L2 구간). 도 3은 상기 미리 정해진 전압 레벨이 제1전압(VDD)으로 설정된 경우를 나타낸다.
그 다음 제1전압(VDD1)을 공급하기 위한 트랜지스터(M1)가 제2제어 신 호(LC1)에 응답하여 턴-온되어 상기 가변 전압(VVDD)은 제1전압(VDD1)이 된다(L3 구간).
상기 가변 전압(VVDD)이 제1전압(VDD1)에서 제2전압(VDD2)으로 가변되는 동작은 상기 가변 전압(VVDD)이 제2전압(VDD2)에서 제1전압(VDD1)으로 가변되는 동작과 반대의 과정을 거친다. 상기 가변 전압(VVDD)이 제1전압(VDD1)에서 제2전압(VDD2)으로 가변되는 과정에 있어서의 트랜지스터의 동작 순서만 간략히 살펴보면 M2 턴-오프 --> M3 턴-온 --> M1 턴-오프 순서이다. 도 4를 참조하면, 제2제어 신호들(LC1, LC2, 및 MC1)의 천이 구간은 서로 겹치지 않음을 알 수 있다.
상기 래치 회로(130)는 상기 선택적으로 출력되는 입력 신호 및 전원 회로(120)로부터 출력되는 가변 전압(VVDD)에 응답하여 레벨 쉬프팅 동작을 수행할 수 있다. 이때, 상기 제1제어 신호(CS) 및 상기 가변 전압(VVDD) 각각의 천이 구간은 서로 겹치지 않게 설정됨으로써 출력 신호(OUT 및 OUTB)의 왜곡을 감소시킬 수 있다.
상기 래치 회로(130)는 상기 제1출력 단자(OUT1) 및 제2출력 단자(OUT2) 사이에 서로 반대 방향으로 병렬 접속되는 한 쌍의 인버터들(131 및 132)을 포함할 수 있다. 상기 인버터들(131 및 132) 각각의 구동 전압들은 상기 가변 전압(VVDD) 및 제3전원 전압(VSS)일 수 있다. 상기 제3전원 전압(VSS)은 접지 전압일 수 있다.
본 발명에 따른 레벨 쉬프터(100)는 인버터들(131 및 132)을 이용하여 레벨 쉬프팅 동작을 수행할 수 있으므로 일반적인 레벨 쉬프터와 달리 차동 입력 신호를 필요로 하지 않는다. 그러므로 상보적 입력 신호를 발생하기 위한 인버터가 필요없 는 장점을 갖는다.
도 4는 도 1에 도시된 인버터(131 또는 132)를 나타내는 회로도이다. 도 4를 참조하면, 상기 인버터(131 또는 132)는 가변 전압 라인(VVDD)과 접지 전압 라인(VSS) 사이에 서로 직렬로 접속되는 P형 MOS 트랜지스터와 N형 MOS 트랜지스터로 구현될 수 있음을 알 수 있다. 상기 인버터(131 또는 132)의 출력 전압은 접지 전압(VSS) 또는 가변 전압(VVDD)일 수 있는데, 이는 레벨 쉬프터(100)가 입력 신호(IN)의 전압 레벨보다 높은 전압 레벨을 갖는 가변 전압(VVDD)을 출력함으로써 레벨 쉬프팅을 수행하는 것을 의미한다.
도 5는 도 1에 도시된 레벨 쉬프터(100)의 동작을 설명하기 위한 타이밍도이다. 이하 도 1 및 도 5를 참조하여 레벨 쉬프터(100)의 제1출력 단자(OUT1)의 전압을 기준으로 레벨 쉬프닝 동작을 순차적으로 살펴본다.
t1 시점에서 제1제어 신호(CS)가 하이 레벨에서 로우 레벨로 천이되어 입력 신호(IN)의 제1출력 단자(OUT1)의 출력이 차단된다. t2 시점에서 가변 전압(VVDD)는 제1전압(VDD1)에서 제2전압(VDD2)로 천이된다. t3 시점에서 가변 전압(VVDD)은 제2전압(VDD2)에서 제1전압(VDD1)으로 천이된 후, t4 시점에서 제1제어 신호(CS)가 하이 레벨로 천이되어 입력 신호(IN)는 제1출력 단자(OUT1)로 출력된다.
그러면 래치 회로(130)는 하이 레벨의 입력 신호(IN) 및 제1전압(VDD1)에 응답하여 제1출력 단자(OUT1)의 전압을 제1전압(VDD1)으로 레벨 쉬프팅시킨다. t5 시점에서 제1제어 신호(CS)가 로우 레벨로 천이되어 입력 신호(IN)의 제1출력 단자(OUT1)로의 출력이 차단되며 가변 전압(VVDD)은 제1전압(VDD1)에서 제2전 압(VDD2)로 천이된다. t5에서 t6 구간에서 래치 회로(130)는 가변 전압(VVDD)에 응답하여 제1출력 단자(OUT1)의 전압을 제1전압(VDD1)에서 제2전압(VDD2)으로 쉬프팅 시킨다.
t6 시점에서 입력 신호(IN)의 제1출력 단자(OUT1)로의 출력은 차단되며 래치 회로(130)는 제1전압(VDD1)에 응답하여 제1출력 단자(OUT1)의 전압을 제1전압(VDD1)으로 쉬프팅시킨다. t7 시점에서 제1제어 신호(CS)는 하이 레벨로 천이되며 로우 레벨의 입력 신호(IN)는 제1출력 단자(OUT1)로 출력된다. 그러면 래치 회로(130)는 로우 레벨의 입력 신호(IN)에 응답하여 제1출력 단자(OUT1)의 전압을 접지 전압(VSS)로 쉬프팅 시킨다. 도 5를 참조하면, 상기 제1제어 신호(CS1) 및 상기 가변 전압(VVDD) 각각의 천이 구간은 서로 겹치지 않음을 알 수 있다.
도 6은 본 발명의 실시예에 따른 레벨 쉬프터(100)와의 비교를 위한 레벨 쉬프터(10)를 나타내는 회로도이다. 도 6을 참조하면, 상기 레벨 쉬프터(10)는 고정된 전원 전압 라인(AVDD)과 접지 전압 라인(VSS) 사이에 접속되며, 차동 입력 신호(IN 및 INB)를 수신하는 트랜지스터 쌍(20) 및 다이오드 구조를 갖는 부하단(30)을 포함한다.
도 7 내지 도 9b는 도 6의 레벨 쉬프터(10)와 본 발명에 따른 레벨 쉬프터(100)의 시뮬레이션 결과를 비교하기 위한 그래프들이다. 시뮬레이션 조건은 다음과 같다. (1) 부하는 1pF의 커패시터로 설정되었으며, (2) 일반적인 레벨 쉬프터(10)는 6V의 고정 전압을 구동 전원으로 사용하였으며, (3) 본 발명에 따른 레벨 쉬프터(100)는 6V의 제2전압(VDD2)을 갖는 가변 전압을 구동 전압으로 사용하였다.
도 7은 레벨 쉬프터들(10 및 100) 각각의 입력 신호(IN)를 나타내는 그래프이다. 도 7을 참조하면, 입력 신호(IN)는 최소값 OV 및 최대값 1.5V를 갖는 디지털 신호임을 알 수 있다.
도 8a는 도 6의 레벨 쉬프터(10)의 제1출력 단자(OUT1)의 전압을 나타내는 그래프이며, 도 8b는 본 발명에 따른 레벨 쉬프터(100)의 제1출력 단자(OUT1)의 전압을 나타내는 그래프이다. 도 8a 및 도 8b를 참조하면, 도 6의 레벨 쉬프터(10)의 출력 전압은 부하단의 다이오드 구조에 따른 전압 강하로 6V에 도달하지 못하나, 본 발명에 따른 레벨 쉬프터(100)의 출력 전압은 6V에 도달함을 알 수 있다.
도 9a는 도 6의 레벨 쉬프터(10)의 전원으로부터 공급되는 전류(I)를 나타내는 그래프이며, 도 9b는 본 발명에 따른 레벨 쉬프터(100)의 전원 회로(120)로부터 공급되는 전류(I)를 나타내는 그래프이다. 도 9a 및 도 9b를 참조하면, 도 6의 레벨 쉬프터(10)의 공급 전류의 평균은 약 1.24uA이나, 본 발명에 따른 레벨 쉬프터(100)의 공급 전류의 평균은 약 0.37uA임을 알 수 있다. 이는 동일 부하 조건에서 본 발명에 따른 레벨 쉬프터(100)가 도 6의 레벨 쉬프터(10)보다 적은 전력을 소모함을 의미한다.
도 10은 본 발명의 실시예에 따른 디스플레이 장치의 구동 회로(200)를 나타내는 블록도이다. 도 10을 참조하면, 상기 디스플레이 장치의 구동 회로(200)는 레벨 쉬프터(100), 디지털-아날로그 변환기(210), 및 아날로그 버퍼(220)를 포함할 수 있다.
상기 레벨 쉬프터(100)는 타이밍 컨트롤러(미도시)로부터 출력되는 디지털 데이터(DATA_IN)를 수신하고, 상기 수신된 데이터(DATA_IN)의 레벨을 쉬프팅시켜 출력할 수 있다. 상기 레벨 쉬프터(100)의 구체적인 동작은 도 1내지 도 9b를 참조하여 설명하였으므로 그에 대한 상세한 설명은 생략한다.
상기 디지털-아날로그 변환기(210)는 상기 레벨 쉬프팅된 디지털 데이터를 수신하고, 상기 레벨 쉬프팅된 디지털 데이터를 아날로그 전압(계조 전압)으로 변환하여 출력할 수 있다. 상기 아날로그 버퍼(220)는 상기 아날로그 전압(DATA_OUT)을 버퍼링할 수 있다. 그러면 디스플레이 패널(미도시)은 상기 아날로그 전압(DATA_OUT)에 기초하여 구동될 수 있다.
디스플레이 패널(미도시)은 LCD(Liquid Crystal Display) 패널, PDP(Plasma Display Panel), OELD(Organic Electroluminescent Display) 패널 등을 포함하는 플랫(flat) 패널일 수 있다.
발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명의 실시예에 따른 레벨 쉬프터를 나타내는 회로도이다.
도 2는 도 1에 도시된 레벨 쉬프터의 전원 회로를 나타내는 회로도이다.
도 3은 도 2에 도시된 전원 회로의 동작을 설명하기 위한 타이밍도이다.
도 4는 도 1에 도시된 인버터를 나타내는 회로도이다.
도 5는 도 1에 도시된 레벨 쉬프터의 동작을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 실시예에 따른 레벨 쉬프터와의 비교를 위한 레벨 쉬프터를 나타내는 회로도이다.
도 7은 레벨 쉬프터의 입력 신호를 나타내는 그래프이다.
도 8a는 도 6의 레벨 쉬프터의 제1출력 단자의 전압을 나타내는 그래프이다.
도 8b는 본 발명에 따른 레벨 쉬프터의 제1출력 단자의 전압을 나타내는 그래프이다.
도 9a는 도 6의 레벨 쉬프터의 전원으로부터 공급되는 전류를 나타내는 그래프이다.
도 9b는 본 발명에 따른 레벨 쉬프터의 전원 회로로부터 공급되는 전류를 나타내는 그래프이다.
도 10은 본 발명의 실시예에 따른 디스플레이 장치의 구동 회로를 나타내는 블록도이다.

Claims (20)

  1. 제1제어 신호에 응답하여 입력 신호를 선택적으로 제1출력 단자로 출력하는 스위칭부;
    다수의 제2제어 신호들에 응답하여 레벨 쉬프팅 시 레벨이 가변되는 가변 전압을 발생하는 전원 회로; 및
    상기 선택적으로 출력되는 입력 신호 및 상기 가변 전압에 응답하여 상기 레벨 쉬프팅을 수행하는 래치 회로를 포함하며,
    상기 제1제어 신호 및 상기 가변 전압 각각의 천이 구간은 서로 겹치지 않는 레벨 쉬프터.
  2. 제1항에 있어서, 상기 래치 회로는
    상기 제1출력 단자 및 제2출력 단자 사이에 서로 반대 방향으로 병렬 접속되는 한 쌍의 인버터들을 포함하며,
    상기 인버터들 각각은
    상기 가변 전압 및 제3전원 전압을 수신하여 동작하는 레벨 쉬프터.
  3. 제2항에 있어서, 상기 제3전원 전압은 접지 전압인 레벨 쉬프터.
  4. 제2항에 있어서, 상기 전원 회로는
    각각이 서로 다른 전압 레벨을 갖는 전원 전압을 수신하는 다수의 전압 입력 단자들; 및
    각각이 상기 다수의 제2제어 신호들 중에서 대응하는 제2제어 신호에 응답하여 상기 다수의 전압 입력 단자들 중에서 대응하는 전압 입력 단자를 가변 전압 출력 단자와 선택적으로 연결하기 위한 다수의 스위칭 소자들을 포함하는 레벨 쉬프터.
  5. 제2항에 있어서, 상기 다수의 제2제어 신호들 각각의 천이 구간은 서로 겹치지 않는 레벨 쉬프터.
  6. 제5항에 있어서, 상기 다수의 스위칭 소자들은
    제1전압을 수신하는 제1입력 단자와 상기 가변 전압 출력 단자 사이에 직렬로 접속되며, 각각이 상기 다수의 제2제어 신호들 중에서 대응하는 제2제어 신호에 응답하여 스위칭되는 다수의 제1스위칭 소자들; 및
    제2전압을 수신하는 제2입력 단자와 상기 가변 전압 출력 단자 사이에 접속되며, 상기 다수의 제2제어 신호들 중에서 대응하는 제2제어 신호에 응답하여 스위칭되는 적어도 하나의 제2스위칭 소자를 포함하는 레벨 쉬프터.
  7. 제5항에 있어서, 상기 전원 회로는
    제1전압을 수신하는 제1입력 단자와 상기 가변 전압 출력 단자 사이의 제1노 드 및 접지 전압 라인 사이에 접속되며,
    상기 가변 전압의 레벨이 제1레벨보다 높은 제2레벨에서 상기 제1레벨로 천이되는 과정에서 제3제어 신호에 응답하여 상기 제1노드의 전압을 미리 정해진 전압까지 레벨 다운시키는 방전 회로를 더 포함하는 레벨 쉬프터.
  8. 제7항에 있어서, 상기 방전 회로는
    상기 제1노드와 제2노드 사이에 접속되며, 상기 제3제어 신호에 응답하여 상기 방전 회로의 구동 여부를 결정하는 제어 소자; 및
    상기 제2노드와 상기 접지 전압 라인 사이에 접속되는 적어도 하나의 다이오드 연결된 트랜지스터를 포함하는 레벨 쉬프터.
  9. 제5항에 있어서, 상기 전원 회로는
    상기 가변 전압 출력 단자와 상기 접지 전압 라인 사이에 접속되며, 상기 가변 전압의 급격한 변동을 방지하기 위한 안정화 회로를 더 포함하는 레벨 쉬프터.
  10. 제9항에 있어서, 상기 안정화 회로는
    상기 가변 전압 출력 단자와 상기 접지 전압 라인 사이에 접속되는 커패시터를 포함하는 레벨 쉬프터.
  11. 디지털 데이터를 수신하고, 상기 수신된 데이터의 레벨을 쉬프팅시켜 출력하 는 레벨 쉬프터;
    상기 레벨 쉬프팅된 디지털 데이터를 수신하고, 상기 레벨 쉬프팅된 디지털 데이터를 아날로그 전압으로 변환하여 출력하는 디지털-아날로그 변환기; 및
    상기 아날로그 전압을 디스플레이 패널로 버퍼링하는 아날로그 버퍼를 포함하며,
    상기 레벨 쉬프터는
    제1제어 신호에 응답하여 입력 신호를 선택적으로 제1출력 단자로 출력하는 스위칭부;
    다수의 제2제어 신호들에 응답하여 레벨 쉬프팅 시 레벨이 가변되는 가변 전압을 발생하는 전원 회로; 및
    상기 선택적으로 출력되는 입력 신호 및 상기 가변 전압에 응답하여 상기 레벨 쉬프팅을 수행하는 래치 회로를 포함하며,
    상기 제1제어 신호 및 상기 가변 전압 각각의 천이 구간은 서로 겹치지 않는 디스플레이 장치의 구동 회로.
  12. 제11항에 있어서, 상기 래치 회로는
    상기 제1출력 단자 및 제2출력 단자 사이에 서로 반대 방향으로 병렬 접속되는 한 쌍의 인버터들을 포함하며,
    상기 인버터들 각각은
    상기 가변 전압 및 제3전원 전압을 수신하여 동작하는 디스플레이 장치의 구 동 회로.
  13. 제12항에 있어서, 상기 제3전원 전압은 접지 전압인 디스플레이 장치의 구동 회로.
  14. 제12항에 있어서, 상기 전원 회로는
    각각이 서로 다른 전압 레벨을 갖는 전원 전압을 수신하는 다수의 전압 입력 단자들; 및
    각각이 상기 다수의 제2제어 신호들 중에서 대응하는 제2제어 신호에 응답하여 상기 다수의 전압 입력 단자들 중에서 대응하는 전압 입력 단자를 가변 전압 출력 단자와 선택적으로 연결하기 위한 다수의 스위칭 소자들을 포함하는 디스플레이 장치의 구동 회로.
  15. 제12항에 있어서, 상기 다수의 제2제어 신호들 각각의 천이 구간은 서로 겹치지 않는 디스플레이 장치의 구동 회로.
  16. 제15항에 있어서, 상기 다수의 스위칭 소자들은
    제1전압을 수신하는 제1입력 단자와 상기 가변 전압 출력 단자 사이에 직렬로 접속되며, 각각이 상기 다수의 제2제어 신호들 중에서 대응하는 제2제어 신호에 응답하여 스위칭되는 다수의 제1스위칭 소자들; 및
    제2전압을 수신하는 제2입력 단자와 상기 가변 전압 출력 단자 사이에 접속되며, 상기 다수의 제2제어 신호들 중에서 대응하는 제2제어 신호에 응답하여 스위칭되는 적어도 하나의 제2스위칭 소자를 포함하는 디스플레이 장치의 구동 회로.
  17. 제15항에 있어서, 상기 전원 회로는
    제1전압을 수신하는 제1입력 단자와 상기 가변 전압 출력 단자 사이의 제1노드 및 접지 전압 라인 사이에 접속되며,
    상기 가변 전압의 레벨이 제1레벨보다 높은 제2레벨에서 상기 제1레벨로 천이되는 과정에서 제3제어 신호에 응답하여 상기 제1노드의 전압을 미리 정해진 전압까지 레벨 다운시키는 방전 회로를 더 포함하는 디스플레이 장치의 구동 회로.
  18. 제17항에 있어서, 상기 방전 회로는
    상기 제1노드와 제2노드 사이에 접속되며, 상기 제3제어 신호에 응답하여 상기 방전 회로의 구동 여부를 결정하는 제어 소자; 및
    상기 제2노드와 상기 접지 전압 라인 사이에 접속되는 적어도 하나의 다이오드 연결된 트랜지스터를 포함하는 디스플레이 장치의 구동 회로.
  19. 제15항에 있어서, 상기 전원 회로는
    상기 가변 전압 출력 단자와 상기 접지 전압 라인 사이에 접속되며, 상기 가변 전압의 급격한 변동을 방지하기 위한 안정화 회로를 더 포함하는 디스플레이 장 치의 구동 회로.
  20. 제19항에 있어서, 상기 안정화 회로는
    상기 가변 전압 출력 단자와 상기 접지 전압 라인 사이에 접속되는 커패시터를 포함하는 디스플레이 장치의 구동 회로.
KR1020080049173A 2008-05-27 2008-05-27 래치 회로를 이용한 레벨 쉬프터 및 이를 포함하는디스플레이 장치의 구동 회로 KR20090123204A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080049173A KR20090123204A (ko) 2008-05-27 2008-05-27 래치 회로를 이용한 레벨 쉬프터 및 이를 포함하는디스플레이 장치의 구동 회로
US12/468,115 US20090295770A1 (en) 2008-05-27 2009-05-19 Level shifter using latch circuit and driving circuit including the same in display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080049173A KR20090123204A (ko) 2008-05-27 2008-05-27 래치 회로를 이용한 레벨 쉬프터 및 이를 포함하는디스플레이 장치의 구동 회로

Publications (1)

Publication Number Publication Date
KR20090123204A true KR20090123204A (ko) 2009-12-02

Family

ID=41379206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049173A KR20090123204A (ko) 2008-05-27 2008-05-27 래치 회로를 이용한 레벨 쉬프터 및 이를 포함하는디스플레이 장치의 구동 회로

Country Status (2)

Country Link
US (1) US20090295770A1 (ko)
KR (1) KR20090123204A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390369B2 (en) * 2010-08-05 2013-03-05 Freescale Semiconductor, Inc. Electronic circuit and method for operating a module in a functional mode and in an idle mode
US8207755B1 (en) * 2011-02-15 2012-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Low leakage power detection circuit
KR101937816B1 (ko) 2012-04-23 2019-01-11 에스케이하이닉스 주식회사 래치 회로 및 비휘발성 메모리 장치
KR102637488B1 (ko) * 2016-05-18 2024-02-20 삼성디스플레이 주식회사 전원 공급 장치 및 이를 갖는 표시장치
TWI806565B (zh) * 2022-04-20 2023-06-21 超炫科技股份有限公司 像素電路、其驅動方法和顯示裝置及其背板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07334122A (ja) * 1994-06-07 1995-12-22 Texas Instr Japan Ltd 駆動回路
US7196699B1 (en) * 1998-04-28 2007-03-27 Sharp Kabushiki Kaisha Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power
KR100790492B1 (ko) * 2005-07-01 2008-01-02 삼성전자주식회사 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법
KR101064186B1 (ko) * 2005-08-10 2011-09-14 삼성전자주식회사 레벨쉬프터와, 이를 갖는 표시장치
CN101206318B (zh) * 2006-12-22 2010-05-19 群康科技(深圳)有限公司 移位寄存器与液晶显示装置

Also Published As

Publication number Publication date
US20090295770A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
CN108091307B (zh) 输出电路以及液晶显示装置的数据驱动器
CN102436787B (zh) 电平移位器电路以及显示器驱动电路
US10210838B2 (en) Voltage level shifting method
KR101274429B1 (ko) 쉬프트 레지스터 유닛, 게이트 구동회로 및 표시장치
US8988402B2 (en) Output circuit, data driver, and display device
US7872499B2 (en) Level shift circuit, and driver and display system using the same
US8542162B2 (en) Shift register unit, gate drive circuit, and display apparatus
JP5739058B2 (ja) 動的レベルシフト構成を用いて電圧信号をレベルシフトするためのシステムおよび方法
KR101809290B1 (ko) 레벨 시프터, 인버터 회로 및 시프트 레지스터
CN207835431U (zh) 电平转换器和包括该电平转换器的源极驱动器、栅极驱动器和显示装置
JP2008124697A (ja) データ受信回路とデータドライバ及び表示装置
WO2013098899A1 (ja) シフトレジスタ
US20110199360A1 (en) Differential amplifier architecture adapted to input level conversion
US8487922B2 (en) Capacitive load drive circuit and display device including the same
US20090302924A1 (en) Level shifter capable of improving current drivability
KR20090123204A (ko) 래치 회로를 이용한 레벨 쉬프터 및 이를 포함하는디스플레이 장치의 구동 회로
CN108962156B (zh) 半导体装置及数据驱动器
US8471803B2 (en) Level shifters including circuitry for reducing short circuits and display devices using the same
US9831878B2 (en) Semiconductor device and selector circuit
CN110197637B (zh) 一种扫描电路、显示面板和显示面板的驱动方法
JP2019144548A (ja) 表示ドライバ、表示装置及び表示パネルの駆動方法
KR20100076259A (ko) 디스플레이의 소스 드라이버
US20240144853A1 (en) Output buffer circuit, display driver, data driver, and display device
CN108597463B (zh) 像素电路
KR101418122B1 (ko) 인버터

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid