CN100449513C - 一种cpu的读写方法及其实现电路 - Google Patents
一种cpu的读写方法及其实现电路 Download PDFInfo
- Publication number
- CN100449513C CN100449513C CNB2005101324460A CN200510132446A CN100449513C CN 100449513 C CN100449513 C CN 100449513C CN B2005101324460 A CNB2005101324460 A CN B2005101324460A CN 200510132446 A CN200510132446 A CN 200510132446A CN 100449513 C CN100449513 C CN 100449513C
- Authority
- CN
- China
- Prior art keywords
- read
- signal
- write
- circuit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本发明公开了一种CPU的读写方法及其实现电路，包括以下步骤：利用读写使能信号产生包含读控制信号或写控制信号有效沿的被采样信号，被采样信号保持与控制信号完全同步；对被采样信号取反并延时，产生被采样延时信号；通过被采样信号、被采样延时信号产生足够脉宽，而且上沿有效的读信号或写信号；将上沿有效的读信号和写信号合并为一个同时包含读写信息的读写时钟信号并作为读写对象时钟输入信号；将被采样延时信号取反后作为读写对象CUP侧读写控制信号；所述CPU对读写对象进行读写操作。本发明方法及其实现电路，满足了没有提供CPU时钟，只有读写控制信号，并且读写对象CPU侧只有一个时钟端口情况下CPU对读写对象的读写操作。
Description
技术领域
本发明涉及一种数字程控交换的方法，特别是涉及一种数字交换系统中CPU对复杂时序读写对象进行读写操作的方法及其实现电路。
背景技术
在数字交换系统中，经常会遇到CPU需要对大量的存储器进行读写操作的情况，当CPU通过一般接口电路对读写对象进行操作时，读写对象必须满足CPU的时序要求。
对于存储器如RAM等本身就有较复杂时序的读写对象来说，由于其自身的时序特点，很难同时满足CPU的时序要求。同时CPU对存储器读写操作中，如果没有提供CPU时钟信号给存储器时钟端口，则无法直接对读写对象进行既读又写的操作。
因此，当CPU需要对有较复杂时序的读写对象进行读写操作时，一般的读写接口电路是无法胜任的。显然，在CPU与有较复杂时序的读写对象之间，需要找到一个使两者读写及控制信号能同步协调的方法及相应实现电路。
发明内容
本发明的目的是提供一种在CPU读写过程中不提供CPU时钟情况下，只利用CPU读写控制信号，CPU与复杂时序读写对象进行读写的方法及实现电路，以完成CPU对有较复杂时序要求的读写对象进行读写操作。
本发明的技术方案实现如下：
一种CPU的读写方法，其中，包括以下步骤：
A、利用读写使能信号产生包含读控制信号或写控制信号有效沿的被采样信号，被采样信号保持与控制信号完全同步；
B、对被采样信号取反并延时，产生被采样延时信号；
C、将被采样信号和被采样延时信号相与产生足够脉宽，而且上沿有效的读信号或写信号；
D、将上沿有效的读信号和写信号相或产生一个同时包含读写信息的读写时钟信号并作为读写对象时钟输入信号；
E、将被采样延时信号取反后作为读写对象CPU侧读写控制信号；
F、所述CPU对读写对象进行读写操作。
所述的方法，其中，所述被采样信号满足以下条件：其包含的CPU读写信息与CPU读写使能信号保持一致。
所述的方法，其中，所述被采样延时信号满足以下条件：被采样信号反相后延时时间保持一定时间，以满足数据在对读写对象操作过程中正常的建立保持时间。
所述的方法，其中，所述读写对象CPU侧读写控制信号满足以下条件：CPU写期间读写对象控制信号为低，CPU读期间读写对象控制信号为高。
一种CPU的读写实现电路，其包括CPU、信号处理单元电路和读写对象，其中，所述信号处理单元电路包括：写信号接口处理单元电路；写反相延迟单元电路；写时钟边沿检测单元电路；读信号接口处理单元电路；读反相延迟单元电路；读时钟边沿检测单元电路；以及，读写时钟生成单元电路；
所述写信号接口处理单元电路用于接收来自CPU输出的与写有关的控制信号，将控制信号相与后输出，送到写反相延迟单元电路和写时钟边沿检测单元电路；
所述写反相延迟单元电路用于接收来自写信号接口处理单元电路信号，对此信号取反后延时输出，送到写时钟边沿检测单元电路；在此单元电路中还将取反延时输出的信号反相后，送到读写对象中读写控制信号端；
所述写时钟边沿检测单元电路用于接收来自写信号接口处理单元及写反相延迟单元电路的信号，将两信号相与后输出，送到读写时钟生成单元电路；
所述读信号接口处理单元电路用于接收来自CPU输出的与读有关的控制信号，将控制信号相与后输出，送到读反相延迟单元电路和读时钟边沿检测单元电路；
所述读反相延迟单元电路用于接收来自读信号接口处理单元电路信号，对此信号取反后延时输出，送到读时钟边沿检测单元电路；
所述读时钟边沿检测单元电路用于接收来自读信号接口处理单元及读反相延迟单元电路的信号，将两信号取反相与后输出，送到读写时钟生成单元电路。
所述的实现电路，其中，所述电路还包括：
所述读写时钟生成单元电路用于接收来自写时钟边沿检测单元电路和读时钟边沿检测单元电路信号，将两信号相或后产生为单一的同时包含读写信息的信号，送到读写对象CPU侧时钟端口。
所述的实现电路，其中，所述读写对象为具有复杂时序要求的存储器，为RAM。
本发明所提供的一种CPU的读写方法及其实现电路，与现有技术相比，满足了没有提供CPU时钟，只有读写控制信号，并且读写对象CPU侧只有一个时钟端口情况下CPU对读写对象的读写操作；同时节省了读写对象端口资源。
附图说明
图1是本发明方法的流程图；
图2是本发明实现电路的CPU与有复杂时序要求读写对象电路框图；
图3是本发明方法和实现电路中CPU对读写对象为DPRAM的读写接口原理框图；
图4为本发明方法和实现电路中读写操作时序波形示意图。
具体实施方式
以下结合附图，将对本发明的各较佳实施例进行较为详细的说明。
本发明所述CPU的读写方法及其实现电路，实现了CPU与有复杂时序读写对象进行的读写操作，其方法如图1所示的，包括以下步骤：
(1)利用读写使能信号产生包含读控制信号或写控制信号有效沿的被采样信号，被采样信号保持与控制信号完全同步；
(2)对步骤(1)中的信号取反并延时，产生被采样延时信号；
(3)通过步骤(1)，(2)信号产生足够脉宽，而且上沿有效的读信号或写信号；
(4)将上沿有效的读信号和写信号合并为一个同时包含读写信息的读写时钟信号并作为读写对象时钟的输入信号；
(5)将步骤(2)中的信号取反后作为读写对象CPU侧读写控制信号；
(6)CPU对读写对象进行读写操作。
本发明方法中所述被采样信号满足条件：其包含的CPU读写信息与CPU读写使能信号保持完全一致。
所述被采样延时信号满足条件：被采样信号反相后延时，为保证生成的读写时钟信号的有效性，被采样信号反相后延时时间须保持一定时间，满足数据在对读写对象操作过程中正常的建立保持时间。
所述读写对象CPU侧读写控制信号满足条件：CPU写期间读写对象控制信号为低，CPU读期间读写对象控制信号为高。
本发明实现电路如图2和图3所示的，包括CPU、信号处理单元电路和读写对象，所述信号处理单元电路包括：写信号接口处理单元电路；写反相延迟单元电路；写时钟边沿检测单元电路；读信号接口处理单元电路；读反相延迟单元电路；读时钟边沿检测单元电路；读写时钟生成单元电路。
所述写信号接口处理单元电路用于接收来自CPU输出的与写有关控制信号，将控制信号相与后输出，送到写延迟单元电路和写时钟边沿检测单元电路；
所述写反相延迟单元电路用于接收来自写信号接口处理单元电路信号，对此信号延时输出，送到写时钟边沿检测单元电路；在此单元电路中还将输入信号反相后，送到读写对象中读写控制信号端；
所述写时钟边沿检测单元电路用于接收来自写信号接口处理及写反相延迟单元电路信号，将两信号相与后输出，送到读写时钟生成单元电路；
所述读信号接口处理单元电路用于接收来自CPU输出的与读有关控制信号，将控制信号相与后输出，送到读延迟单元电路和读时钟边沿检测单元电路；
所述读反相延迟单元电路用于接收来自读信号接口处理单元电路信号，对此信号延时输出，送到读时钟边沿检测单元电路；
所述读时钟边沿检测单元电路用于接收来自读信号接口处理及读反相延迟单元电路信号，将两信号取反相与后输出，送到读写时钟生成单元电路；
所述读写时钟生成单元电路用于接收来自写时钟边沿检测单元电路和读时钟边沿检测单元电路信号，将两信号相或后产生为单一的同时包含读写信息的信号，送到读写对象CPU侧时钟端口。
本发明方法和实现电路中，读写对象为具有复杂时序要求的存储器等。
在通常情况下CPU直接对读写对象操作时，若读写对象自身无特别的时序要求，只须按传统的接口简单处理，即可满足双方的时序要求，读写可立即完成。
当采用自身有一定的时序要求的操作对象时，例如存储器(RAM)，此时若CPU直接发出读写控制指令，而没有给操作对象提供CPU时钟，CPU发出指令后无法直接对对象进行操作，因而造成指令已发而实际操作未完成，系统功能无法按预期要求实现。因此，设想采用对CPU提供的读写控制信号有效沿提取，每次CPU发出指令后，操作对象只要通过读写有效沿即可将操作对象数据进行读写操作。
但要使上述分析转化为具体的实现，还需要解决一个问题。须通过对CPU读写有效沿提取后作为操作对象的读写时钟沿，为保证操作对象正确读写，需要对CPU有效沿形成的读写时钟保持一定时间高电平，以满足对数据读写操作时的建立保持时间。
如图2所示就是按上述思路设计的，其读写过程如下：
写过程，在写信号接口处理单元电路中将来自CPU的写控制信号相与后输出，送到写延迟单元电路和写时钟边沿检测单元电路；写反相延迟单元电路对此信号延时输出，送到写时钟边沿检测单元电路；在此单元电路中还将输入信号反相后，送到读写对象中读写控制信号端；低电平期间为读写对象写有效，高电平期间为读写对象读有效。写时钟边沿检测单元电路将来自写信号接口处理及写反相延迟单元电路信号的两个信号相与后输出，送到读写时钟生成单元电路。
读过程，在读信号接口处理单元电路中将来自CPU的读控制信号相与后输出，送到读延迟单元电路和读时钟边沿检测单元电路；读反相延迟单元电路对此信号延时输出，送到读时钟边沿检测单元电路；读时钟边沿检测单元电路将来自读信号接口处理及读反相延迟单元电路信号的两个信号取反后相与输出，送到读写时钟生成单元电路。
读写时钟生成单元电路将读时钟边沿检测单元电路和写时钟边沿检测单元电路输出信号相或后输入到读写对象CPU侧时钟端口。
如图3所示为本发明方法和实现电路的一个实施例，其中读写对象为有复杂时序要求的双口随机存储器DPRAM。
以DPRAM的A口为例，Intel CPU读写指令送出的读写信号WRB_RWB，RDB_E，CSB信号通过读写信号接口处理电路产生包含读写有效沿信息的信号W_EN，R_EN。将W_EN，R_EN信号反相并延时处理后生成W_EN_D，R_EN_D信号。W_EN与W_EN_D相与，R_EN与R_EN_D取反相与，分别产生一定脉宽信号的写时钟W_CLK，读时钟R_CLK。
写时钟W_CLK与读时钟R_CLK相或产生读写操作对象的读写时钟RW_CLK。W_EN_D反相后作为读写操作对象的读写控制信号。低电平是可写，高电平时可读。
图3和表1更进一步说明了本发明方法的上述工作原理，表1给出DPRAM任一端口的功能表，关于表1的说明如下：表1本发明的应用实例之有复杂时序要求的DPRAM功能表。
表1
H：逻辑电半高
L：逻辑电平低
X：任意逻辑电平
/表示时钟的上升沿
MEM[A]：地址A的存储内容
Data In：输入数据D
EZ：RAM读写操作使能
WZ：读写控制信号，高电平读，低电平写
CLK：读写操作时钟，当读/写控制信号WZ有效，读写操作使能EZ有效时，上升沿完成读/写。
结合图3，以某次读写操作为例，本发明方法的CPU发出写指令：WRB_RWB低电平，上沿为写数据沿，RDB_E高电平，CSB低电平，如图4所示的。通过写信号接口处理电路产生写使能W_EN，W_EN取反后延时产生W_EN_D，W_EN与W_EN_D相与产生有一定脉宽并与写指令同步的写时钟W_CLK。
CPU发出读指令：RDB_E低电平，下沿读出数据，CSB低电平，WRB_RWB高电平。通过读信号接口处理电路产生读使能R_EN，R_EN取反后延时产生R_EN_D，R_EN与R_EN_D都取反后相与产生有一定脉宽并与读指令同步的读时钟R_CLK。
经读写时钟生成电路将W_CLK，R_CLK相或后产生包含读时钟，写时钟信息的单一读写时钟RW_CLK。
W_EN_D反相后的信号RW_EN，作为读写对象DPRAM的读写控制信号WZA。低电平期间可写DPRAM，高电平期间可读出DPRAM数据。
综上所述，采用本发明的方法及其实现电路，在只提供CPU读写控制信号情况下，对复杂时序读写对象实现了读写操作。同时，为CPU对有复杂时序要求的读写操作对象提供了可靠的接口技术，并保证实际读写操作与CPU读写控制信号保持相位的完全同步，即操作读写对象的时钟沿与CPU读写控制信号沿一致，读写对象CPU侧只需要一个时钟端口完成读写功能，节省了读写对象端口资源，简单易行，准确高效。
应当理解的是，上述针对本发明具体实施例的描述较为详细，并不能因此而理解为对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。
Claims (7)
1、一种CPU的读写方法，其特征在于，包括以下步骤：
A、利用读写使能信号产生包含读控制信号或写控制信号有效沿的被采样信号，被采样信号保持与控制信号完全同步；
B、对被采样信号取反并延时，产生被采样延时信号；
C、将被采样信号和被采样延时信号相与产生足够脉宽，而且上沿有效的读信号或写信号；
D、将上沿有效的读信号和写信号相或产生一个同时包含读写信息的读写时钟信号并作为读写对象时钟输入信号；
E、将被采样延时信号取反后作为读写对象CPU侧读写控制信号；
F、所述CPU对读写对象进行读写操作。
2、根据权利要求1所述的方法，其特征在于，所述被采样信号满足以下条件：其包含的CPU读写信息与CPU读写使能信号保持一致。
3、根据权利要求1所述的方法，其特征在于，所述被采样延时信号满足以下条件：被采样信号反相后延时时间保持一定时间，以满足数据在对读写对象操作过程中正常的建立保持时间。
4、根据权利要求1所述的方法，其特征在于，所述读写对象CPU侧读写控制信号满足以下条件：CPU写期间读写对象控制信号为低，CPU读期间读写对象控制信号为高。
5、一种CPU的读写实现电路，其包括CPU、信号处理单元电路和读写对象，其特征在于，所述信号处理单元电路包括：写信号接口处理单元电路；写反相延迟单元电路；写时钟边沿检测单元电路；读信号接口处理单元电路；读反相延迟单元电路；读时钟边沿检测单元电路；以及，读写时钟生成单元电路；
所述写信号接口处理单元电路用于接收来自CPU输出的与写有关的控制信号，将控制信号相与后输出，送到写反相延迟单元电路和写时钟边沿检测单元电路；
所述写反相延迟单元电路用于接收来自写信号接口处理单元电路信号，对此信号取反后延时输出，送到写时钟边沿检测单元电路；在此单元电路中还将取反延时输出的信号反相后，送到读写对象中读写控制信号端；
所述写时钟边沿检测单元电路用于接收来自写信号接口处理单元及写反相延迟单元电路的信号，将两信号相与后输出，送到读写时钟生成单元电路；
所述读信号接口处理单元电路用于接收来自CPU输出的与读有关的控制信号，将控制信号相与后输出，送到读反相延迟单元电路和读时钟边沿检测单元电路；
所述读反相延迟单元电路用于接收来自读信号接口处理单元电路信号，对此信号取反后延时输出，送到读时钟边沿检测单元电路；
所述读时钟边沿检测单元电路用于接收来自读信号接口处理单元及读反相延迟单元电路的信号，将两信号取反相与后输出，送到读写时钟生成单元电路。
6、根据权利要求5所述的实现电路，其特征在于，所述电路还包括：
所述读写时钟生成单元电路用于接收来自写时钟边沿检测单元电路和读时钟边沿检测单元电路信号，将两信号相或后产生为单一的同时包含读写信息的信号，送到读写对象CPU侧时钟端口。
7、根据权利要求6所述的实现电路，其特征在于，所述读写对象为具有复杂时序要求的存储器，为RAM。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101324460A CN100449513C (zh) | 2005-12-23 | 2005-12-23 | 一种cpu的读写方法及其实现电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101324460A CN100449513C (zh) | 2005-12-23 | 2005-12-23 | 一种cpu的读写方法及其实现电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1987836A CN1987836A (zh) | 2007-06-27 |
| CN100449513C true CN100449513C (zh) | 2009-01-07 |
Family
ID=38184635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101324460A Expired - Fee Related CN100449513C (zh) | 2005-12-23 | 2005-12-23 | 一种cpu的读写方法及其实现电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100449513C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105531767A (zh) * | 2013-06-28 | 2016-04-27 | 英特尔公司 | 电阻式存储器的低功率写和读操作的装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5437021A (en) * | 1992-06-12 | 1995-07-25 | Intel Corporation | Programmable dedicated timer operating on a clock independent of processor timer |
| CN1188276A (zh) * | 1996-12-27 | 1998-07-22 | 日本电气株式会社 | 用于微型计算机的仿真系统及方法 |
| US6754841B2 (en) * | 2001-04-27 | 2004-06-22 | Archic Technology Corporation | One-wire approach and its circuit for clock-skew compensating |
| CN1591368A (zh) * | 2003-08-12 | 2005-03-09 | 三星电子株式会社 | 存储控制器、智能卡以及控制存储器的读操作的方法 |
-
2005
- 2005-12-23 CN CNB2005101324460A patent/CN100449513C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5437021A (en) * | 1992-06-12 | 1995-07-25 | Intel Corporation | Programmable dedicated timer operating on a clock independent of processor timer |
| CN1188276A (zh) * | 1996-12-27 | 1998-07-22 | 日本电气株式会社 | 用于微型计算机的仿真系统及方法 |
| US6754841B2 (en) * | 2001-04-27 | 2004-06-22 | Archic Technology Corporation | One-wire approach and its circuit for clock-skew compensating |
| CN1591368A (zh) * | 2003-08-12 | 2005-03-09 | 三星电子株式会社 | 存储控制器、智能卡以及控制存储器的读操作的方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105531767A (zh) * | 2013-06-28 | 2016-04-27 | 英特尔公司 | 电阻式存储器的低功率写和读操作的装置 |
| CN105531767B (zh) * | 2013-06-28 | 2018-01-26 | 英特尔公司 | 电阻式存储器的低功率写和读操作的装置 |
| US10068628B2 (en) | 2013-06-28 | 2018-09-04 | Intel Corporation | Apparatus for low power write and read operations for resistive memory |
| US10438640B2 (en) | 2013-06-28 | 2019-10-08 | Intel Corporation | Apparatus for low power write and read operations for resistive memory |
| US11024356B2 (en) | 2013-06-28 | 2021-06-01 | Intel Corporation | Apparatus for low power write and read operations for resistive memory |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1987836A (zh) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101692346B (zh) | 一种存储器数据采样装置及一种采样控制器 | |
| CN104750644A (zh) | Dsp的emif读写时序与fpga的avalon读写时序的转换方法 | |
| CN109800192B (zh) | 电子设备、fpga芯片及其接口电路 | |
| CN104239232A (zh) | 一种基于fpga内dpram的乒乓缓存操作结构 | |
| CN103632708B (zh) | 同步动态随机存储器的自刷新控制装置及方法 | |
| CN104508748B (zh) | 用于使用延迟锁相回路的记忆体装置的节能设备及方法 | |
| CN100511193C (zh) | 一种外部存储器控制器时序配置的装置及方法 | |
| CN100449513C (zh) | 一种cpu的读写方法及其实现电路 | |
| JP2001035158A (ja) | メモリアクセス方法及びメモリアクセス方式 | |
| CN104518785B (zh) | 跨域启动方法及电子装置 | |
| JP3942074B2 (ja) | データ入出力装置、メモリ・システム、データ入出力回路およびデータ入出力方法 | |
| CN103577110A (zh) | 片上系统及片上系统的读写方法 | |
| CN106055496A (zh) | 一种eeprom控制器的信号生成电路及控制方法 | |
| CN206339931U (zh) | 一种基于flash的低功耗mcu芯片装置 | |
| Wang et al. | High bandwidth memory interface design based on DDR3 SDRAM and FPGA | |
| CN101923524B (zh) | 一种基于clb总线的存储器接口方法 | |
| CN108268416A (zh) | 一种异步接口转同步接口控制电路 | |
| CN100561590C (zh) | 一种读取内存中数据的方法和系统 | |
| CN111723027B (zh) | 一种基于电力边缘网关的动态存储缓冲区读取控制方法 | |
| CN106598485A (zh) | 一种微控制器及其低功耗eeprom接口电路 | |
| CN102184084B (zh) | 高分辨率多抽头面阵ccd输出图像数据实时合成的方法 | |
| CN206282270U (zh) | 一种处理器 | |
| CN106814973B (zh) | 存储器的割包控制器、存储器及存储器的割包控制方法 | |
| CN204480670U (zh) | 一种延迟计数器 | |
| CN101419599B (zh) | 数据存取系统与方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: ELECTRIC POWER RESEARCH INSTITUTE, STATE GRID XINJ Free format text: FORMER OWNER: GUANGDONG HUABO ENTERPRISE MANAGEMENT CONSULTING CO., LTD. Effective date: 20141115 Owner name: ELECTRIC POWER RESEARCH INSTITUTE, STATE GRID NING Effective date: 20141115 Owner name: GUANGDONG HUABO ENTERPRISE MANAGEMENT CONSULTING C Free format text: FORMER OWNER: ZTE CORPORATION Effective date: 20141115 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 510640 GUANGZHOU, GUANGDONG PROVINCE TO: 830011 URUMQI, XINJIANG UYGUR AUTONOMOUS REGION Free format text: CORRECT: ADDRESS; FROM: 518057 SHENZHEN, GUANGDONG PROVINCE TO: 510640 GUANGZHOU, GUANGDONG PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141115 Address after: 830011, 66, lane two, Changchun Middle Road, the Xinjiang Uygur Autonomous Region hi tech Industrial Development Zone (new urban area), Urumqi Patentee after: ELECTRIC POWER SCIENCES RESEARCH INSTITUTE OF STATE GRID XINJIANG ELECTRIC POWER Co. Patentee after: ELECTRIC POWER RESEARCH INSTITUTE OF STATE GRID NINGXIA ELECTRIC POWER Co. Address before: 510640 Guangdong city of Guangzhou province Tianhe District gold Yinglu No. 1 was 1106 room two Patentee before: GUANGDONG HUABO ENTERPRISE MANAGEMENT CONSULTING Co.,Ltd. Effective date of registration: 20141115 Address after: 510640 Guangdong city of Guangzhou province Tianhe District gold Yinglu No. 1 was 1106 room two Patentee after: GUANGDONG HUABO ENTERPRISE MANAGEMENT CONSULTING Co.,Ltd. Address before: 518057, Guangdong Shenzhen hi tech Industrial Park Nanshan District science and technology south road ZTE building 6 floor of the Ministry of law Patentee before: ZTE Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090107 Termination date: 20141223 |
|
| EXPY | Termination of patent right or utility model |