CN100446251C - Rc定时器方案 - Google Patents

Rc定时器方案 Download PDF

Info

Publication number
CN100446251C
CN100446251C CNB018146015A CN01814601A CN100446251C CN 100446251 C CN100446251 C CN 100446251C CN B018146015 A CNB018146015 A CN B018146015A CN 01814601 A CN01814601 A CN 01814601A CN 100446251 C CN100446251 C CN 100446251C
Authority
CN
China
Prior art keywords
circuit
resistance
timer
power supply
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018146015A
Other languages
English (en)
Other versions
CN1449584A (zh
Inventor
T·马洛尼
W·卡恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1449584A publication Critical patent/CN1449584A/zh
Application granted granted Critical
Publication of CN100446251C publication Critical patent/CN100446251C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

根据本发明的电路包括阻-容定时器(RC-定时器)，所述RC-定时器包括通过包含在RC-定时器中的电容对漏电流进行补偿的电路。

Description

RC定时器方案
技术领域
本发明涉及定时器电路，更具体地说，涉及阻-容(RC)定时器电路。
背景技术
用于制造集成电路(Ics)的硅处理技术的进展包括例如电路元件尺寸的减小。这种电路元件尺寸的减小是改进这种集成电路性能的一种途径，可以称之为“比例”法。本专业的技术人员都清楚，当今的硅处理技术所处理的电路元件尺寸，例如晶体管尺寸，已小于200毫微米(nm)。这些工艺一般称之为“亚微米”工艺。
一般来说，这种比例法不曾对大多数的电路设计的性能产生严重的负面影响，即，电路设计，从历史的观点来看，从一代工艺到下一代工艺一般不需作大的改变就可维持其功能，只不过随这种工艺的进展相应地按比例缩小电路而已。但是，随着亚微米工艺领域的继续进展，这种比例法的效应，例如寄生效应就可能更加明显。如本专业技术人员一般称之为的寄生，在本文中，可定义为被包括在这种IC中的电路的非理想或本征特性。这种本征特性可以包括例如电容、电阻和漏电流。在未来的几代工艺中，这些因素可能导致电路仅仅随工艺的进展按比例缩小电路元件就不再能按期望的那样工作了。因此需要这种电路的替代的实施方案。
发明内容
本发明提供一种电路，它包括：阻-容定时器，其中所述阻-容定时器包括电阻器和电容器；以及具有连接到所述阻-容定时器的跳闸点的倒相器和p-沟道晶体管，其中当所述p-沟道晶体管导通时所述p-沟道晶体管把所述电容器电连接到电源端子，其中当所述电容器充电到大于倒相器跳闸点的电压时，所述倒相器使所述p-沟道晶体管导通，其中所述p-沟道晶体管具有大大低于所述阻-容定时器的所述电阻器的电阻。
本发明还提供一种对电事件定时的方法，所述方法包括；将具有电阻器和电容器的阻-容定时器充电；检测端子上的电压，其中所述端子连接到包含在所述阻-容定时器中的所述电容器的正极板；至少部分基于所述端子上的电压，经由具有大大低于所述阻-容定时器的所述电阻器的电阻的晶体管，将所述正极板电连接到电源端子；以及当所述阻-容定时器的所述电容器的正极板被充电高于所述晶体管的跳闸点时，响应静电放电而触发箝位电路。
本发明又一种集成电路，它包括：静电放电保护电路，其中所述静电放电保护电路包括：包括阻-容定时器的电源箝位电路，其中所述阻-容定时器包括电阻器和电容器，所述电容器包括正极板和负极板；以及具有大大低于所述阻-容定时器的所述电阻器的电阻的晶体管，其中，当所述阻-容定时器的正极板被充电高于所述晶体管的跳闸点时，所述晶体管把所述电容器的所述正极板连接到电源，以便补偿通过所述电容器的漏电流。
附图说明
本发明的主题在本说明书的结论部分具体地指出并明确地对其提出权利要求。但是，在工作的组织和方法以及其特征和优点方面，结合附图参阅以下说明就可以更好地理解本发明，附图中：
图1是示出电源箝位的传统实施例的示意图。
图2是示出耐压(voltage-tolerant)电源箝位的传统实施例的示意图。
图3是示出根据本发明的RC-定时器和根据本发明的电源箝位的实施例的示意图。
图4是示出图1和图3所示的电源箝位实施例的电流和时间的关系的曲线图。
图5是示出根据本发明的耐压电源箝位的实施例的示意图。
图6是示出图2和图5所示实施例的电流与时间的关系的曲线图。
图7是示出根据本发明的集成电路(IC)的实施例的方框图。
具体实施方式
在以下的详细说明中，提出了许多具体细节以便对本发明有透彻的理解，但本专业技术人员应理解，不用这些具体细节亦可实现本发明。在其他一些实例中，对一些已知的方法，过程，元件和电路不再作说明，以免模糊了对本发明的理解。
如前所述，从一种半导体工艺到另一种半导体工艺时对某些电路实现方案按比例进行了调整，一般并不需要作其他改变，例如附加电路元件等。又如前所述，集成电路(IC)半导体元件制造工艺的未来实施例可能会有本征特性，而使前述途径不再适用。对于未来的半导体工艺，某些类型的电路可能不仅仅是按比例缩小电路元件，而是需要一些改变才可获得所需的电路功能。会产生上述情况的这些工艺的一个方面就是栅极氧化物漏电流的增加，这种栅极氧化物例如可能用于绝缘栅场效应晶体管中。
过去，相对于其他电路设计参数来说，栅极氧化物漏电基本上可忽略不计，在利用这些工艺设计、模拟或制造集成电路时，它不是一个主要的考虑方面。但未来先进的半导体工艺可能会产生大约每平方厘米好几个安培(A/cm2)的本征栅极氧化物漏电。这种数量级的漏电对用这种工艺制造的某些类型的电路来说就不能再忽略不计或仅仅作为次要的考虑因素了。
在这方面，采用阻-容定时器(RC-定时器)的电路就会受到这种漏电流的不利影响，因此除比例法外还需要设计上的改进以使电路起到所需的作用。所以，如前所述，需要对这种电路有其它的实施方案。
图1示出了采用现有半导体工艺中可能包括的一种RC定时器的电路的传统实施例。图1中的电路是电源箝位电路的实施例，一般用在IC中作为电路网络的元件以减小因静电放电(ESD)事件引发的致命损坏的可能性。这类事件本专业的技术人员都已熟知，而且，如果放电电平很高，例如可能是由于充电体放电到IC上而产生的。在这个具体的实施例中，RC定时器包括电容190、电阻195和p-沟道晶体管180。所述电路一般连接在电源端子(例如110)和地之间，如图1所示。
在此实施例中，晶体管180对这种定时器起电阻的作用，且通常有兆欧级的电阻。在正常工作时，一旦电容190充电到其电压大大超过包括晶体管160和170的倒相器的阈值，所述倒相器就会“跳闸”(断开)。在此具体实施例中，所述倒相器可以称为电流吸收装置120的第一驱动级。在这种情况下，使倒相器“跳闸”(这是本专业技术人员熟知的一个术语)，就会造成倒相器改变状态。此时，例如，倒相器就会从在构成第二倒相器的晶体管140和150的栅极上经由晶体管160维持加在端子110的电压转变为经由晶体管170维持地电位。所述第二倒相器可以称为电流吸收装置120的第二驱动级。类似，加在端子110上的电压会通过晶体管140加到晶体管120的栅极上，将晶体管20断开。在此具体实施例中，在前述一系列过程未完成之前，电源端子始终箝位到地。
一般来说，在这样的实施例中，将RC定时器充电、“使两个倒相器跳闸”和断开电流吸收晶体管所需的时间间隔还不会对在这种IC中作配电的金属线造成物理损坏。但是，所述系列过程所需的时间通常比大多数ESD事件的时间间隔要长。而且，由于这类电路都设计成在正常工作一段时间间隔后要断开电流吸收装置，如前所述，所以，它们一般应使采用它们的电路在电流吸收装置断开后(通常是几个微秒的时间)仍能正常工作。
如本专业技术人员所了解的，在ESD事件中，使倒相器跳闸和断开电流吸收晶体管也是基于(至少部分地基于)伴随所述事件而加到端子110上的较高电压。这种情况常会使电流吸收晶体管、即晶体管120在所述事件期间继续接通，这是所期望的。这种电源箝位的属性可以使这种电路用来保护其它电路元件不受ESD事件的电流和/或电压造成的潜在损坏或破坏。在这方面，所述电路可以在这种ESD事件中在电源端子和地之间将电流分流。
而且，有时需要采用利用不同的半导体制造工艺相互结合而制造的IC。在这种情况下，这些IC可能使用不同的电源电压。此时，一个IC可能用当今一代的工艺制造，而另一个IC可能用较老的工艺制造并使用较高的电源电压。在这种情况下可以使用的一种技术可以称为耐压电路。
图2示出这种耐压电源箝位的一种传统的实施例。在所述具体实施例中，利用例如堆叠的(stacked)电流吸收晶体管210和215将电路设计成“耐压的”。与此同理，所述实施例的RC-定时器也“堆叠的”或“分级的”。RC-定时器的第一“级”包括p-沟道晶体管245和电容250，而第二“级”包括p-沟道晶体管280和电容285。本专业技术人员应理解这种设计可以起分流器作用，并可使电路“能忍受”来自较高电源电压的IC的信号，前一代工艺制造的IC常会需要这种较高的电源电压。
如同对图1的讨论，图2的RC-定时器各级及其关联的控制电路，例如分别包括晶体管235和240、225和230以及270和275的三个倒相器，在大约微秒数量级的期间后会断开电流吸收的堆叠的p沟道晶体管210和215。同理，在ESD事件时，RC-定时器各级及其关联的控制电路会允许电流吸收装置210和215保持接通，以便在端子205和地之间使所述事件产生的电流分流。因此，如同对图1的讨论，一旦电流吸收装置断开，耐压电源箝位200利用RC-定时器各级及其关联的控制电路通常可以使IC正常工作，并同时具有避免ESD事件影响的连同的保护优势。
如上所述，采用实施例100和200(如图1和图2所示)的RC定时器的电路功能至少会受到未来几代半导体制造工艺的栅极漏电特性的负面影响。由于IC中的电容通常都包含栅极氧化物，这种漏电就会造成使用这种电容的电路，例如RC定时器，不能按照需要工作，虽然本发明并不限于此方面。例如，在图1的实施例中，电容190包含栅极氧化物，其漏电流是先前所讨论的未来工艺的数量级，而包括此电容和晶体管180的RC定时器可能不会充电到能完全断开包括晶体管160和170的倒相器的足够高的电压。也就是，倒相器会工作在线性方式，并在端子110和地之间导通电流。此时，包括电晶体管140和150的RC定时器也以线性方式工作，这就导致电流吸收装置120保持部分接通，这也是线性方式。这种情况是不利的，因为有不需要的一定量的电流会从端子110导向地。而这个电流反过来又会对采用这种电源箝位的电路造成负面影响。在图2所示的实施例中，由于(或至少部分地由于)通过电容250的这种漏电流也会导致类似的情况发生。因此，基于上述，需要RC定时器的替代的实施方案。
根据本发明的RC定时器的一个实施例(300)示于图3，它至少能解决上述的部分问题，虽然本发明当然不限于此实施例或任何特定的实施例。RC定时器的所述具体实施例除晶体管302和电容304外还包括倒相器303和晶体管301。类似前述，晶体管302对所述定时器起一个兆欧级的电阻作用。但晶体管301通常包括短沟道晶体管，其电阻大大低于晶体管302的电阻。所以，一旦电容304充电到高于倒相器303跳闸点的电压，所述倒相器303就接通晶体管301，这就会使电容304的正极板通过晶体管301电连接到电源端子。由于在此实施例中晶体管301具有的电阻大大低于晶体管02，所以它可允许倒相器303有更完全的转换状态，或者，就是说，减小了它以线性方式工作的可能性，这是所需要的。在这种情况下，流经倒相器303的电流也会减小，而且由连接到所述RC定时器的电路对所述电流的放大也就减小。
图3还示出了根据本发明的电源箝位(307)实施例。电源箝位307采用本发明的RC定时器，如300。在所述实施例中，RC定时器包括晶体管380和397、电容390和由晶体管360和370组成的倒相器。所述倒相器也作为电流吸收装置320的第一驱动级，如前所述。利用所述倒相器的输出电压来驱动晶体管397的栅极是有利的，因为可以减小所述实施例所使用的电路数量。如前对RC定时器300的讨论，晶体管397是一个短沟道器件，因而可以以类似于晶体管301的方式，对电容390中的漏电进行补偿，或至少部分补偿。此时，一旦电容390充电到足以使所述倒相器跳闸的电压，所述倒相器就会接通晶体管397，而晶体管97又通过一个低的电阻使电容390的正极板连接到电源端子310。如前所述，这种装置可以减小RC定时器的漏电效应，而且可使电流吸收装置320充分断开，而不影响所述IC的正常工作。
图4示出根据本发明的电源箝位的实施例相对于传统的电源箝位实施例的电路模拟结果的比较图。此图示出了这些实施例(基本上类似于图3和图1中所示的实施例)的漏电流和时间数据的关系。所述数据的获得是假定在两个实施例中栅极氧化物漏电都在如前述的未来先进的半导体制造工艺的数量级上。图中趋势线410代表传统的电源箝位实施例的模拟结果，而趋势线420代表根据本发明的电源箝位实施例的模拟结果。由图4可见，在未来的半导体制造工艺中栅极氧化物漏电的效应会对这种电路的性能产生负面影响。比较趋势线410和趋势线420表明传统的实施例(410)会拉出显著地大于所需的电流，而根据本发明的实施例(420)则可产生所需的电流-时间特性。在这方面，根据本发明的实施例所拉出的电流比传统的实施例要小约一个数量级，这正是所需要的。
图5示出了根据本发明的耐压电源箝位的实施例。此时，利用根据本发明的RC定时器实施例，例如300，作为第一级RC定时器。所述RC定时器包括晶体管545和557、电容550和由晶体管535和540组成的倒相器，它以对图3所示实施例所作说明的基本上类似方式工作。在这方面，根据本发明对栅极氧化物漏电作补偿可减小线性工作方式的效应和放大作用，如前所述。这些减小的效应反过来又可允许电流吸收装置510和515能充分断开，使它们不影响使用此电源箝位的IC的正常工作。
图6是示出根据本发明的耐压电源箝位的实施例与传统的耐压电源箝位的实施例的电路模拟结果的比较的曲线图。此图示出了这些实施例的漏电流和时间数据的关系，这些实施例基本上分别类似于图5和图2所示。所述数据的获得是假定在两个实施例中栅极氧化物漏电都在如前述的未来先进的半导体制造工艺的数量级上。图中趋势线610代表传统的耐压电源箝位实施例的模拟结果，而趋势线620代表根据本发明的耐压电源箝位实施例的模拟结果。由图6可见，在未来的半导体制造工艺的栅极氧化物漏电的效应会对这种电路的性能产生负面影响，如前述。比较趋势线610和趋势线620表明传统的实施例(610)会拉出显著地大于所需的电流，而根据本发明的实施例(620)则可产生所需的电流-时间特性。在这方面，根据本发明的实施例所拉出的电流比传统的实施例要小约四个数量级，这正是所需要的。耐压电源箝位与非耐压电源箝位之间相对电流特性的显著差别可能是由于(至少部分地由于)在堆叠上部的较大器件(210与120相比)。而且，这种耐压电源箝位的附加驱动级也有利于这种电流特性。因此使用根据本发明的实施例在这方面就更为有利。
图7示出根据本发明的IC的实施例。在所述具体实施例中，可以在这样的IC上使用ESD保护电路方案，虽然本发明不限于这方面的范围。所述ESD保护电路方案可以包括具有本发明的RC定时器的电源箝位720。所述ESD保护电路方案还可以包括输入/输出(I/O)电路730，后者尤其适合于降低这种ESD事件的效应。这种ESD保护电路本领域中已众所周知。这种ESD保护电路的实例示于图7的方框760中，虽然本发明并不限于这方面的范围。
这种I/O电路一般通过电源端子如710连接到电源箝位720。在这种IC中，I/O电路730还可以连接到内部电路740上，虽然本发明不限于这方面的范围。这种内部电路例如可以包括微处理器、SRAM阵列、微控制器或可能存在的任何数量的其他电路实施例。这些电路实施例仅以示例给出，本发明当然不限于使用这些或任何特定类型的电路。
虽然已经图示说明和描述了本发明的某些特征，但是，对于本专业的技术人员来说现可进行许多更改、代替、变化等等。因此，显然，所附的权利要求书用来覆盖在本发明真实范围内的全部修改和变化。

Claims (15)

1.一种电路，它包括：
阻-容定时器，其中所述阻-容定时器包括电阻器(302)和电容器(304)；以及
连接到所述阻-容定时器的倒相器(303)和p-沟道晶体管(301)，所述倒相器具有跳闸点，其中当所述p-沟道晶体管导通时所述p-沟道晶体管把所述电容器电连接到电源端子，其中当所述电容器充电到大于倒相器跳闸点的电压时，所述倒相器使所述p-沟道晶体管导通，其中所述p-沟道晶体管具有大大低于所述阻-容定时器的所述电阻器的电阻。
2.如权利要求1所述的电路，其特征在于还包括：
与所述阻-容定时器连接的箝位电路。
3.如权利要求2所述的电路，其特征在于：在静电放电事件期间，电源端子和接地端子通过所述箝位电路电连接。
4.如权利要求3所述的电路，其特征在于：所述箝位电路包括电流吸收装置。
5.如权利要求4所述的电路，其特征在于：所述电流吸收装置包括p-沟道晶体管。
6.如权利要求2所述的电路，其特征在于：所述阻-容定时器和所述箝位电路包括堆叠的晶体管或级。
7.如权利要求1-6中任何一项所述的电路，其中所述p-沟道晶体管和所述倒相器直接连接到所述阻-容定时器。
8.一种对电事件定时的方法，所述方法包括；
将具有电阻器和电容器的阻-容定时器充电；
检测端子上的电压，其中所述端子连接到包含在所述阻-容定时器中的所述电容器的正极板；
至少部分基于所述端子上的电压，经由具有大大低于所述阻-容定时器的所述电阻器的电阻的晶体管，将所述正极板电连接到电源端子；以及
当所述阻-容定时器的所述电容器的正极板被充电高于所述晶体管的跳闸点时，响应静电放电而触发箝位电路。
9.如权利要求8所述的方法，其特征在于还包括：
至少部分地将电源端子和接地端子之间因所述静电放电事件而产生的电流分流。
10.一种集成电路，它包括：
静电放电保护电路，其中所述静电放电保护电路包括：
包括阻-容定时器的电源箝位电路，其中所述阻-容定时器包括电阻器和电容器，所述电容器包括正极板和负极板；以及
具有大大低于所述阻-容定时器的所述电阻器的电阻的晶体管，其中，当所述阻-容定时器的正极板被充电高于所述晶体管的跳闸点时，所述晶体管把所述电容器的所述正极板连接到电源，以便补偿通过所述电容器的漏电流。
11.如权利要求10所述的集成电路，其特征在于还包括：
内部电路和输入/输出电路，所述内部电路和输入/输出电路如此连接，使得所述电源箝位电路和所述输入/输出电路有能力至少部分地从所述内部电路将因静电放电事件产生的电流分流。
12.如权利要求11所述的集成电路，其特征在于所述内部电路包括微处理器。
13.如权利要求10所述的集成电路，其特征在于：所述电源箝位电路包括这样连接的电流吸收装置，以便在静电放电事件期间将电源端子和接地端子电连接。
14.如权利要求13所述的集成电路，其特征在于：所述电流吸收装置包括p-沟道晶体管。
15.如权利要求11所述的集成电路，其特征在于：所述电源箝位电路包括多个堆叠的p-沟道晶体管。
CNB018146015A 2000-06-30 2001-05-25 Rc定时器方案 Expired - Fee Related CN100446251C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/608,909 US6510033B1 (en) 2000-06-30 2000-06-30 RC-timer circuit to reduce current leakage in future semiconductor processes
US09/608,909 2000-06-30

Publications (2)

Publication Number Publication Date
CN1449584A CN1449584A (zh) 2003-10-15
CN100446251C true CN100446251C (zh) 2008-12-24

Family

ID=24438584

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018146015A Expired - Fee Related CN100446251C (zh) 2000-06-30 2001-05-25 Rc定时器方案

Country Status (6)

Country Link
US (2) US6510033B1 (zh)
EP (1) EP1297628A2 (zh)
CN (1) CN100446251C (zh)
AU (1) AU2001265089A1 (zh)
TW (1) TW544554B (zh)
WO (1) WO2002003552A2 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6510033B1 (en) * 2000-06-30 2003-01-21 Intel Corporation RC-timer circuit to reduce current leakage in future semiconductor processes
US6801416B2 (en) * 2001-08-23 2004-10-05 Institute Of Microelectronics ESD protection system for high frequency applications
WO2003081742A1 (en) * 2002-03-22 2003-10-02 Freescale Semiconductor, Inc. Circuit for electrostatic discharge protection
US7209332B2 (en) * 2002-12-10 2007-04-24 Freescale Semiconductor, Inc. Transient detection circuit
US7049866B2 (en) * 2004-03-24 2006-05-23 Agere Systems Inc. Compensating for leakage currents in loop filter capacitors in PLLs and the like
US7138843B2 (en) * 2004-10-18 2006-11-21 Micrel, Incorporated Timer circuit with adaptive reference
JP2006302971A (ja) * 2005-04-15 2006-11-02 Fujitsu Ltd 電源クランプ回路及び半導体装置
US20070171587A1 (en) * 2006-01-26 2007-07-26 Chien-Ming Lee Esd protection circuit with feedback technique
CN100574030C (zh) * 2006-09-27 2009-12-23 鸿富锦精密工业（深圳）有限公司 泄漏电流防护电路
US20090195951A1 (en) * 2008-02-05 2009-08-06 Bart Sorgeloos Method and Apparatus for Improved Electrostatic Discharge Protection
CN101546178B (zh) * 2008-03-24 2011-08-10 纬创资通股份有限公司 定时控制装置
JP5274671B2 (ja) * 2008-12-31 2013-08-28 パンドウィット・コーポレーション 挿入検出および発光機能を備えたパッチコード
TWI379398B (en) * 2009-05-20 2012-12-11 Ind Tech Res Inst Electrostatic discharge clamp circuit
KR101829309B1 (ko) 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8514533B2 (en) 2010-06-24 2013-08-20 Intel Corporation Method, apparatus, and system for protecting supply nodes from electrostatic discharge
US9013842B2 (en) 2011-01-10 2015-04-21 Infineon Technologies Ag Semiconductor ESD circuit and method
US9425616B2 (en) * 2011-07-15 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. RC triggered ESD protection device
US8413101B2 (en) 2011-07-15 2013-04-02 Infineon Technologies Ag System and method for detecting parasitic thyristors in an integrated circuit
JP5781022B2 (ja) * 2012-06-15 2015-09-16 株式会社東芝 静電保護回路、および、半導体装置
US8981857B2 (en) * 2012-11-15 2015-03-17 Freescale Semiconductor, Inc. Temperature dependent timer circuit
CN103677027A (zh) * 2013-12-04 2014-03-26 中国航空工业集团公司第六三一研究所 一种面积优化的延时电路和方法
JP2016111186A (ja) * 2014-12-05 2016-06-20 ソニー株式会社 半導体集積回路
CN107968568B (zh) * 2017-12-12 2024-03-12 清华四川能源互联网研究院 一种低功耗恒定导通时间定时电路设计方法及定时电路
US20210376788A1 (en) * 2018-08-29 2021-12-02 Arizona Board Of Regents On Behalf Of Arizona State University Self-powered voltage ramp for photovoltaic module testing
US11095286B2 (en) * 2019-06-12 2021-08-17 Skyworks Solutions, Inc. Electrostatic discharge clamp topology

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835328A (en) * 1995-12-21 1998-11-10 Intel Corporation Breakdown-tiggered transient discharge circuit
US5907464A (en) * 1997-03-24 1999-05-25 Intel Corporation MOSFET-based power supply clamps for electrostatic discharge protection of integrated circuits
US5978192A (en) * 1997-11-05 1999-11-02 Harris Corporation Schmitt trigger-configured ESD protection circuit
CN1314019A (zh) * 1998-06-17 2001-09-19 英特尔公司 用于静电放电保护的电源箝位电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6427094A (en) * 1987-07-23 1989-01-30 Mitsubishi Electric Corp Mos-type semiconductor memory
JP3375659B2 (ja) * 1991-03-28 2003-02-10 テキサス インスツルメンツ インコーポレイテツド 静電放電保護回路の形成方法
US5506457A (en) * 1995-04-07 1996-04-09 International Business Machines Corporation Electronic switch for decoupling capacitor
US5770969A (en) * 1995-08-22 1998-06-23 International Business Machines Corporation Controllable decoupling capacitor
US5940258A (en) * 1996-02-29 1999-08-17 Texas Instruments Incorporated Semiconductor ESD protection circuit
US5719737A (en) * 1996-03-21 1998-02-17 Intel Corporation Voltage-tolerant electrostatic discharge protection device for integrated circuit power supplies
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
US5828259A (en) 1996-11-18 1998-10-27 International Business Machines Corporation Method and apparatus for reducing disturbances on an integrated circuit
US5789964A (en) * 1997-02-14 1998-08-04 International Business Machines Corporation Decoupling capacitor network for off-state operation
US5892381A (en) * 1997-06-03 1999-04-06 Motorola, Inc. Fast start-up circuit
US5956219A (en) 1998-06-08 1999-09-21 Intel Corporation High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US6084464A (en) * 1999-10-29 2000-07-04 Vlsi Technology, Inc On-chip decoupling capacitor system with parallel fuse
US6510033B1 (en) * 2000-06-30 2003-01-21 Intel Corporation RC-timer circuit to reduce current leakage in future semiconductor processes
US6556408B1 (en) * 2000-07-31 2003-04-29 Texas Instruments Incorporated Compensation circuit for leakage through electrostatic discharge protection devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835328A (en) * 1995-12-21 1998-11-10 Intel Corporation Breakdown-tiggered transient discharge circuit
US5907464A (en) * 1997-03-24 1999-05-25 Intel Corporation MOSFET-based power supply clamps for electrostatic discharge protection of integrated circuits
US5978192A (en) * 1997-11-05 1999-11-02 Harris Corporation Schmitt trigger-configured ESD protection circuit
CN1314019A (zh) * 1998-06-17 2001-09-19 英特尔公司 用于静电放电保护的电源箝位电路

Also Published As

Publication number Publication date
WO2002003552A3 (en) 2002-07-18
US20030107858A1 (en) 2003-06-12
EP1297628A2 (en) 2003-04-02
US6795286B2 (en) 2004-09-21
TW544554B (en) 2003-08-01
US6510033B1 (en) 2003-01-21
CN1449584A (zh) 2003-10-15
WO2002003552A2 (en) 2002-01-10
AU2001265089A1 (en) 2002-01-14

Similar Documents

Publication Publication Date Title
CN100446251C (zh) Rc定时器方案
US7274546B2 (en) Apparatus and method for improved triggering and leakage current control of ESD clamping devices
CN101710700B (zh) 半导体集成电路
CN100481667C (zh) 使用基底触发硅控整流器的静电放电防护电路
US7633314B2 (en) System and method for reducing power-on-transient current magnitude
CN109713916A (zh) 通过控制信号放大控硅整流器动态触发和关断
CN1870436B (zh) 信号调整电路、拉低电路以及推高电路
CN101783343B (zh) 静电放电防护电路及集成电路
US6034552A (en) Output ESD protection using dynamic-floating-gate arrangement
CN108604898A (zh) 实施缓冲晶体管的动态栅极偏置的输入/输出（i/o）驱动器
TW201436458A (zh) 高壓閘極驅動電路
US7397641B2 (en) Apparatus and method for improved triggering and oscillation suppression of ESD clamping devices
US7793130B2 (en) Mother/daughter switch design with self power-up control
TWI297541B (en) Electrostatic discharge protection circuit having a ring oscillator timer circuit
Chang et al. High-k metal gate-bounded silicon controlled rectifier for ESD protection
US20020131221A1 (en) ESD protection circuit
CN104716135A (zh) 静电保护电路
US6765772B2 (en) Electrostatic discharge protection device
CN208539870U (zh) 静电放电自保护电路
EP2080225B1 (en) Protection circuit with overdrive technique
JP3008056B2 (ja) Ｃｍｏｓ高電圧スイッチング制御回路および方法
CN104242280A (zh) 静电防护电路
CN211579656U (zh) 一种用于高压防电源引脚短路的充电控制电路
Ker et al. Design of cost-efficient ESD clamp circuits for the power rails of CMOS ASIC's with substrate-triggering technique
CN211089124U (zh) 静电保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20180525