CN100409421C - 将密封物体固定到基底物体上的方法 - Google Patents
将密封物体固定到基底物体上的方法 Download PDFInfo
- Publication number
- CN100409421C CN100409421C CNB028246861A CN02824686A CN100409421C CN 100409421 C CN100409421 C CN 100409421C CN B028246861 A CNB028246861 A CN B028246861A CN 02824686 A CN02824686 A CN 02824686A CN 100409421 C CN100409421 C CN 100409421C
- Authority
- CN
- China
- Prior art keywords
- fixed bed
- hole
- silicon chip
- sealed
- sealed object
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 25
- 238000002360 preparation method Methods 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 55
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 55
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000009466 transformation Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 46
- 239000010409 thin film Substances 0.000 description 13
- 238000000429 assembly Methods 0.000 description 10
- 230000000712 assembly Effects 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 238000007872 degassing Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 4
- 239000000835 fiber Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002657 fibrous material Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000002101 lytic effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920000768 polyamine Polymers 0.000 description 1
- 239000012453 solvate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Laminated Bodies (AREA)
- Micromachines (AREA)
- Turbine Rotor Nozzle Sealing (AREA)
- Element Separation (AREA)
- Buffer Packaging (AREA)
Abstract
将密封物体(4)固定到基底物体(10)上。该密封物体包括通孔(5)。所述物体用以下的方式被彼此固定。在制备步骤中，将固定层(1，2，3)设置在基底物体和密封物体之间。另外，将装备有排出通道(7)的排出装置(6)放置在密封物体上。密封物体的通孔具有位于排出通道上的第一末端开口和位于固定层上的第二末端开口。在固定步骤中，加热固定层，这导致了固定层释放出气体。该气体至少部分地经由密封物体的通孔和排出装置的排出通道被排出。
Description
技术领域
本发明涉及了一种将密封物体固定到基底物体上的方法。例如，密封物体和基底物体可以是硅晶片。这种类型的方法保护着包含在其中一个硅晶片中的电路。例如，这种类型的保护在智能卡上是有益的。
背景技术
法国专利申请2767966公开了一种安全的集成电路装置。该装置包括具有半导体材料的活动层以及集成了半导体材料的电路。这一活动层包括一活动边，此边上有接触柱。一个附加层经由例如为热固性塑料的中间固定层被粘合到这个活动层。这个固定层以粘性状态沉积。除了其粘接特性外，它对传统的溶解剂有抵抗力。
通常，它的粘接以及抗溶解的特性是具有温度活性的。在这种活化作用过程中，多余的产物形成在中间固定层里。某些多余的产物是由各种中间化学反应所产生的，特别是这种活化作用的结果。其它多余的产物是溶剂，特别地需要溶剂来确保活化作用的正确地发生。
发明内容
本发明的一个目的是提高质量地将一密封物体固定到一基底物体上。
根据本发明的一个方面，一种将密封物体固定到基底物体上的方法，其中密封物体包括通孔，该方法包括：
制备步骤，在该步骤中，将固定层设置在基底物体和密封物体之间，并且将装备有排出通道的排出装置放置在密封物体上，密封物体的通孔具有位于排出通道上的第一末端开口和位于固定层上的第二末端开口；
固定步骤，在该固定步骤中，加热固定层，这导致固定层释放出气体，该气体至少部分地经由密封物体的通孔和排出装置的排出通道被排出。
根据本发明的另一个方面，提供了一种包括彼此固定的第一硅片和第二硅片的组件，每个硅片具有内主面和外主面，第一硅片和第二硅片通过设置在硅片的内主面之间的固定层被固定，第二硅片包括通孔，该通孔具有位于内主面上的第一末端开口和位于外主面上的第二末端开口，所述通孔用来使得多余产物能够排出。
根据本发明又一方面，提供了一种密封基底物体的方法，该方法包括：制备步骤，在该步骤中形成组件，该组件按连续顺序包括基底物体、固定层、密封物体和排气物体，该密封物体装备有通孔，排气物体装备有排气通道，该组件的形成使得通孔构成了从固定层向排气通道延伸的路径；固定步骤，在该步骤中加热该组件，使得固定层释放出气体，该气体至少部分地经由密封物体的通孔和排气物体的排气通道被排出。
本发明考虑到以下的方面。在固定层中气体的存在弱化了固定。本发明可使固定层在固定步骤中释放出气体。其结果就是，密封物体与基底物体的固定更加牢固；更加难于将密封物体从基底物体上分开。因此本发明允许密封物体与基底物体的固定有增强的质量。这一点在例如将一个包含了电路的硅晶片固定到另一硅晶片时是重要的。这导致了对包括在其中一个硅晶片中的电路更好的物理保护。
附图说明
通过结合附图阅读下面非限定的说明会易于对本发明的理解。
图1示出了一硅晶片。
图2示出了沉积步骤。
图3示出了定位步骤。
图4示出了密封步骤。
图5示出了密封步骤的一有利变型。
图6示出了排出步骤。
具体实施方式
本发明可以被应用于将一第一硅晶片固定到一第二硅晶片上。
图1示出了第一硅晶片0，其包括活性元件，例如电路以及接触柱。
图2示出了沉积步骤。在该步骤中，粘着层2和可选的辅助层1和3被沉积在第一硅晶片0上。此辅助层1和3包括一种或多种粘着及不可渗透剂。
此粘着层2优选地从作为一种酸或聚胺乙醚(ether polyamic)分配到溶液里的聚酰亚胺获得。粘着层2的厚度优选地介于2微米和30微米之间。
此辅助层1和3优选地是有机硅烷。通过诸如离心法，以溶剂化物形式在液体或粘性状态下沉积。例如辅助层1和3是几十个毫微米厚。
此辅助层1和3优选地被加热，然后被冷却来改善其粘着和不可渗透性。
包括如上沉积的第一晶片0以及层1、2和3的组件优选地被加热。因此，包含在层1、2和3中的溶剂挥发了。这种加热的另一优势是它将第一晶片0和层1、2和3紧固在一起，使得容易对组件进行处理。这种加热也有助于适应由于在第一硅晶片0上活性元件的出现所带来的粗糙度。
图3示出了定位步骤，在这个步骤中第二硅晶片4被放置成与图2中所示的组件相接触。此第二硅晶片4被通孔5所穿过。通过执行定位以使一个或多个通孔5相对于第一硅晶片0的接触柱。层1、2和3也可以被相对于此接触柱的孔所穿过，例如通过蚀刻或曝光。因此第一硅晶片可以使用电线被电连接到外部元件。一个或多个电连接也可在两硅晶片0和4之间形成。
由第一硅晶片0，层1、2和3以及第二硅晶片4形成的组件在后面被作为晶片组件。
图4示出了一密封步骤，在其中晶片组件经历了以下的处理。一排出板6被放置在第二硅晶片4上。这个排出板装备有通道7，优选地在排出板6侧面上开口。这些开口通道7被用于排出包含在层1、2和3中的多余产物。这种排出通过经由第二硅晶片4的通孔5的除气产生。
在密封过程中，此晶片组件被加热从而通过除气将多余产物排出并且允许化学反应发生在层1、2和3中。特别地，此温度必须要大于出现在层1、2和3中的溶剂的沸点，以实现除气。但是，如果温度太高，层1、2和3的粘着特性就会退化。例如，如果粘着层2是由聚酰亚胺所组成，介于200℃到400℃之间的温度是适合的；也可以特别为270℃。有利地是，在这一密封过程中，温度的突增是可控的，从而使除气不会发生有太高的除气熔剂。
例如通过使用压制，压力可均匀地施加在晶片组件上。例如，施加一个持续4个小时的3巴的压力是适合的。
应注意到的是，辅助层1和3改善了粘着层2在硅晶片0和4上的粘合。另外，辅助层1和3增加了硅晶片0和4粘接的不可渗透性。例如，此种粘结因此对化学侵蚀较不敏感。
图5示出了以下的方面。一具有多孔和蠕变特性的挠性薄膜8可以被插入在有通孔5穿过的第二硅晶片4和装备有排出通道7的排出板6之间。此挠性薄膜8由多孔材料构成，所以多余的产物可以经由在排出板6中的排出通道7在除气过程中被排出。这种多孔材料可以是由诸如膨胀的聚四氟乙烯(PTFE)所构成的纤维薄膜。薄膜的水进入压力可以被用来定义材料的多孔性。我们可以使用诸如由膨胀的PTFE所构成的挠性薄膜的水进入压力，例如大于0.05巴/60秒，优选地是大于0.6巴/60秒。这种挠性薄膜8由GORE公司(注册商标)进行销售。有利地是，在硅晶片的总体厚度变化(TTV)在0.1微米到25微米之间的情况下，所使用的挠性薄膜具有的厚度至少等于总体厚度变化，并且优选地可以使用那些厚度处于50微米到2毫米之间的挠性薄膜。因此，挠性薄膜8确保了在密封过程中施加的各种压力是均匀的。这就减少了硅晶片中任何几何缺陷的影响以及可以主要由于活性元件的出现所造成的粗糙区域的影响。有利的是，挠性部件8是由一种材料所制成，其基本上不会与第二硅晶片4、排出板6以及多余产物发生化学反应。例如，膨胀的PTFE也是一种用于这一目的的材料。
在密封步骤后，多余的产物仍旧残留在固定层2中。为了确保粘结的相对牢固，最好将这些残留的多余产物排出。
图6中示出一排出步骤。这个步骤被用来排出残留的多余物质。另外，它也允许化学反应发生在粘着层2中，这也帮助用来改善粘结强度。
更准确地，图6示出了晶片组件加热和冷却周期C1和C2。水平轴代表时间，垂直轴代表此晶片组件被曝露的温度。在周期C1中，温度迅速增加到密封温度Ts。然后温度上升的速率显著地下降。这种上升由恒定温度级中断，优选地是每10℃，直到在恒定温度T1达到一长的除气阶段。随后温度下降到Tr，正好在密封温度Ts以下。周期C2类似于周期C1。在周期C2中，除气阶段发生在温度T2，这一温度要大于周期1中的T1。
周期的连续导致了一种热泵吸效果。因此几乎所有在粘着层2中的多余产物可以被排出。这确保了晶片粘合的相对牢固。
优选地，对几个晶片组件执行密封步骤以及排出步骤。这些组件只是简单地在彼此的顶部叠堆并且同时经历密封和排出步骤。为了简化这种叠堆，晶片组件在密封前引入的一步骤中被单独预密封。例如，这种预密封可以在相对低的温度下通过冷缩来执行。一个3巴的压力在温度为60度时持续15分钟可以给出另人满意的结果。
在预密封以后清洁接触柱是有利的，优选地通过离子轰击进行清洁。
当各种晶片组件被叠堆时，几何缺陷以及表面粗糙的效果成倍增加。因此示出在图6中的挠性薄膜8的用途是特别有利的。
以前所述的方法示出了以下的特征。密封物体被固定到基底物体上。此密封物体包括一通孔。物体以下面的方式被彼此固定。在制备步骤中，一固定层被提供在基底物体和密封物体之间。另外，一装备有排出通道的排出装置被放置在密封物体上。密封物体的通孔具有显露在排出通道上的第一末端开口和显露在固定层上的第二末端开口。在固定步骤中，固定层被加热，导致了固定层释放出气体。此气体至少部分地经由密封物体的通孔和排出装置的排出通道被排出。
在上面所提及的说明中也涉及到包括彼此固定的第一硅晶片和第二硅晶片的组件，每一硅晶片具有一内主面和一外主面，第一硅片和第二硅片通过设置在硅片内的内主面之间的固定层被固定，该第二硅晶片包括通孔，该通孔具有位于内主面上的第一末端开口和位于外主面上的第二末端开口。
上面的描述也涉及到了一包括通过固定层彼此固定的第一硅片和第二硅片的组件，固定层包括两主面和外周面，一主面被固定到第一硅片上，另一主面被固定到第二硅片上，该固定层包括位于外周面上的排出通道开口。
很显然，对上面所述实施例的描述并不是对本发明的限制，而是要在广义上进行理解。
在上面所述的实施例中，使用一个由膨胀的PTFE制成的挠性纤维薄膜8。也可以使用其它纤维材料，例如，某些纤维合成材料，特别是诸如硅碳或包含玻璃以及PTFE的纤维合成材料。更普遍的是，可以使用任何挠性薄膜，其具有足够的孔，以使多余产物可以从固定层被排出。有利地是，多孔挠性薄膜的机械刚度基本上小于密封物体和排出装置的机械刚度，因此可以补偿基底物体、密封物体和排出物体在厚度上的变化。
有利的是，此多孔挠性薄膜在化学性质上是惰性物质，从而使多孔挠性薄膜基本上不会与密封物体、排出物以及多余产物有化学反应，以使多孔挠性薄膜在处理过程中可以抵御所施加的温度。
前面所述具体实施例中的粘着层2是聚酰亚胺。通常，这种方法适用于任何可以被加热的固定层，从而使气体可以从固定层被释放。例如，这可以是热固型塑料，其具有蠕变特性，并且尤其在第一硅晶片上活性元件分解温度以上具有温度稳定性。
在前面所述的实施例中涉及了包括或不包括集成电路的两硅晶片的固定步骤。上面所述的原则可以被用于固定不同于硅晶片的物体。例如，由不同于硅的材料所制成的晶片、切片或者衬底。更普遍地是，本发明涉及基底物体到密封物体的固定方法。
在前面所述的实施例中，排出板装备有开口通道。更普遍地是，本发明将应用于任何的排出装置，该排出装置被布置成在固定步骤中至少允许存在于固定层中的气体部分地被排放。例如，可以使用一种其几何形状不同于排出板形状的排出装置。例如，也可以将通道开口直接开在密封物体上，因此避免了对诸如排出板的需要。
应注意到的是，层的总体厚度变化(TTV)是层的最大厚度和层的最小厚度之间的差异。例如，TTV可以是由于层的几何缺陷或特定元件的存在造成的。
Claims (8)
1. 一种将密封物体固定到基底物体上的方法，其中密封物体包括通孔，该方法包括：
制备步骤，在该步骤中，将固定层设置在基底物体和密封物体之间，并且将装备有排出通道的排出装置放置在密封物体上，密封物体的通孔具有位于排出通道上的第一末端开口和位于固定层上的第二末端开口；
固定步骤，在该步骤中，加热固定层，这导致固定层释放出气体，该气体至少部分地经由密封物体的通孔和排出装置的排出通道被排出。
2. 根据权利要求1所述的方法，其中基底物体是包括集成电路的衬底。
3. 根据权利要求2所述的方法，其中密封物体是与基底物体相同类型的衬底。
4. 根据权利要求1所述的方法，其中在固定步骤中，通过随周期变化温度来加热固定层，从而获得热泵吸效应。
5. 根据权利要求1所述的方法，其中在制备步骤中，将辅助层设置在基底物体和固定层之间，该辅助层包括粘着剂和不可渗透剂。
6. 根据权利要求1所述的方法，其中在制备步骤中，将辅助层设置在密封物体和固定层之间，该辅助层包括粘着剂和不可渗透剂。
7. 一种包括彼此固定的第一硅片和第二硅片的组件，每个硅片具有内主面和外主面，第一硅片和第二硅片通过设置在硅片的内主面之间的固定层被固定，第二硅片包括通孔，该通孔具有位于内主面上的第一末端开口和位于外主面上的第二末端开口，所述通孔用来使得多余产物能够排出。
8. 一种密封基底物体的方法，该方法包括：
制备步骤，在该步骤中形成组件，该组件按连续顺序包括基底物体、固定层、密封物体和排气物体，该密封物体装备有通孔，排气物体装备有排气通道，该组件的形成使得通孔构成了从固定层向排气通道延伸的路径；
固定步骤，在该步骤中加热该组件，使得固定层释放出气体，该气体至少部分地经由密封物体的通孔和排气物体的排气通道被排出。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR01/14577 | 2001-11-07 | ||
| FR0114577 | 2001-11-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1602545A CN1602545A (zh) | 2005-03-30 |
| CN100409421C true CN100409421C (zh) | 2008-08-06 |
Family
ID=8869284
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028246861A Expired - Fee Related CN100409421C (zh) | 2001-11-07 | 2002-11-06 | 将密封物体固定到基底物体上的方法 |
| CNB02824687XA Expired - Fee Related CN100353513C (zh) | 2001-11-07 | 2002-11-06 | 制造多个组件的方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB02824687XA Expired - Fee Related CN100353513C (zh) | 2001-11-07 | 2002-11-06 | 制造多个组件的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US7282104B2 (zh) |
| EP (2) | EP1442477A1 (zh) |
| KR (2) | KR100909336B1 (zh) |
| CN (2) | CN100409421C (zh) |
| AU (1) | AU2002348966A1 (zh) |
| IL (4) | IL161808A0 (zh) |
| SG (1) | SG146444A1 (zh) |
| WO (2) | WO2003041154A2 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8652935B2 (en) | 2010-12-16 | 2014-02-18 | Tessera, Inc. | Void-free wafer bonding using channels |
| CN104685607B (zh) * | 2012-09-19 | 2017-09-15 | 应用材料公司 | 接合基板的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2099742A (en) * | 1981-06-05 | 1982-12-15 | Philips Electronic Associated | Bonding metals to non-metals |
| JPS61222146A (ja) * | 1985-02-12 | 1986-10-02 | Matsushita Electronics Corp | 半導体ウエハ支持装置 |
| JPS62149428A (ja) * | 1985-12-24 | 1987-07-03 | Mitsubishi Electric Corp | 積層板の製造方法 |
| US5683947A (en) * | 1994-08-13 | 1997-11-04 | Robert Bosch Gmbh | Method for producing a component according to the anodic bonding method and component |
| FR2767966A1 (fr) * | 1997-08-28 | 1999-03-05 | Schlumberger Ind Sa | Dispositif a circuit integre securise et procede de fabrication |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2651634A1 (de) * | 1976-11-12 | 1978-05-24 | Semikron Gleichrichterbau | Verfahren zum aufbringen eines schuetzenden ueberzuges auf die randflaeche von halbleiterplaettchen |
| JPS5531819A (en) * | 1978-08-24 | 1980-03-06 | Nec Corp | Bonding of thin plate |
| JPS58176285A (ja) * | 1982-04-09 | 1983-10-15 | Hitachi Ltd | 接着プレス装置 |
| US6027958A (en) * | 1996-07-11 | 2000-02-22 | Kopin Corporation | Transferred flexible integrated circuit |
| JPH10275752A (ja) * | 1997-03-28 | 1998-10-13 | Ube Ind Ltd | 張合わせウエハ−及びその製造方法、基板 |
| US6093583A (en) | 1998-06-01 | 2000-07-25 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacture |
| JP3784202B2 (ja) * | 1998-08-26 | 2006-06-07 | リンテック株式会社 | 両面粘着シートおよびその使用方法 |
-
2002
- 2002-11-06 US US10/494,877 patent/US7282104B2/en not_active Expired - Fee Related
- 2002-11-06 KR KR1020047006919A patent/KR100909336B1/ko not_active IP Right Cessation
- 2002-11-06 SG SG200603060-5A patent/SG146444A1/en unknown
- 2002-11-06 WO PCT/IB2002/004655 patent/WO2003041154A2/en active Search and Examination
- 2002-11-06 EP EP02783363A patent/EP1442477A1/en not_active Withdrawn
- 2002-11-06 US US10/494,881 patent/US7282424B2/en not_active Expired - Fee Related
- 2002-11-06 KR KR1020047006920A patent/KR100978998B1/ko not_active IP Right Cessation
- 2002-11-06 IL IL16180802A patent/IL161808A0/xx active IP Right Grant
- 2002-11-06 AU AU2002348966A patent/AU2002348966A1/en not_active Abandoned
- 2002-11-06 WO PCT/IB2002/004652 patent/WO2003041153A1/en active Search and Examination
- 2002-11-06 CN CNB028246861A patent/CN100409421C/zh not_active Expired - Fee Related
- 2002-11-06 CN CNB02824687XA patent/CN100353513C/zh not_active Expired - Fee Related
- 2002-11-06 EP EP02781477A patent/EP1451865A2/en not_active Withdrawn
- 2002-11-06 IL IL16180702A patent/IL161807A0/xx unknown
-
2004
- 2004-05-06 IL IL161807A patent/IL161807A/en not_active IP Right Cessation
- 2004-05-06 IL IL161808A patent/IL161808A/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2099742A (en) * | 1981-06-05 | 1982-12-15 | Philips Electronic Associated | Bonding metals to non-metals |
| JPS61222146A (ja) * | 1985-02-12 | 1986-10-02 | Matsushita Electronics Corp | 半導体ウエハ支持装置 |
| JPS62149428A (ja) * | 1985-12-24 | 1987-07-03 | Mitsubishi Electric Corp | 積層板の製造方法 |
| US5683947A (en) * | 1994-08-13 | 1997-11-04 | Robert Bosch Gmbh | Method for producing a component according to the anodic bonding method and component |
| FR2767966A1 (fr) * | 1997-08-28 | 1999-03-05 | Schlumberger Ind Sa | Dispositif a circuit integre securise et procede de fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| IL161808A0 (en) | 2005-11-20 |
| AU2002348966A1 (en) | 2003-05-19 |
| KR100978998B1 (ko) | 2010-08-30 |
| IL161807A (en) | 2010-12-30 |
| IL161807A0 (en) | 2005-11-20 |
| KR20040063925A (ko) | 2004-07-14 |
| WO2003041153A1 (en) | 2003-05-15 |
| KR20040055800A (ko) | 2004-06-26 |
| EP1451865A2 (en) | 2004-09-01 |
| EP1442477A1 (en) | 2004-08-04 |
| CN1602545A (zh) | 2005-03-30 |
| US20050061431A1 (en) | 2005-03-24 |
| SG146444A1 (en) | 2008-10-30 |
| KR100909336B1 (ko) | 2009-07-24 |
| CN100353513C (zh) | 2007-12-05 |
| CN1606802A (zh) | 2005-04-13 |
| WO2003041154A2 (en) | 2003-05-15 |
| US7282104B2 (en) | 2007-10-16 |
| US20050009247A1 (en) | 2005-01-13 |
| WO2003041154A3 (en) | 2004-05-27 |
| IL161808A (en) | 2008-08-07 |
| US7282424B2 (en) | 2007-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6716754B2 (en) | Methods of forming patterns and molds for semiconductor constructions | |
| JP4465315B2 (ja) | ウェファ基板のキャビティを含む構造とその製造方法 | |
| US3985597A (en) | Process for forming passivated metal interconnection system with a planar surface | |
| KR100225148B1 (ko) | 정전척 장치 및 그의 제작방법 | |
| US7192841B2 (en) | Method of wafer/substrate bonding | |
| JP4480939B2 (ja) | ガラス系材料からなるフラット基板を構造化する方法 | |
| CN105810595A (zh) | 用于处理产品衬底的方法、粘结的衬底系统以及临时粘合剂 | |
| US9240389B2 (en) | Method for producing at least one pad assembly on a support for the self-assembly of an integrated circuit chip on the support by the formation of a fluorinated material surrounding the pad and exposure of the pad and the fluorinated material to an ultraviolet treatment in the presence of ozone | |
| CN100409421C (zh) | 将密封物体固定到基底物体上的方法 | |
| WO2014203830A1 (ja) | 電子デバイスの封止方法、電子デバイスパッケージの製造方法及び封止シート | |
| US20080094815A1 (en) | Electronic device and method of manufacturing the same | |
| US20140042586A1 (en) | Silicon substrate and method of fabricating the same | |
| US20050139475A1 (en) | Insert dies, molds, and methods for fabricating the same | |
| US20240113040A1 (en) | Method for producing an individualization zone of an integrated circuit | |
| JP2004253768A (ja) | 静電チャックおよび誘電体薄膜形成方法 | |
| KR100503983B1 (ko) | 반도체 칩 테스트용의 다수의 접촉팁들을 구비하는 카드의 제조방법 | |
| CN103794539A (zh) | 一种静电吸盘加工的工艺方法 | |
| KR20220149830A (ko) | 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법 | |
| JP2005056620A (ja) | 半導体ウエハーにおけるヒーター装置およびその製造方法 | |
| JPS6124235A (ja) | 半導体装置の製造方法 | |
| JPS61234589A (ja) | 微細回路基板の製造方法 | |
| JPH0362531A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SETEC OY Free format text: FORMER NAME: AXALTO SA |
|
| CP03 | Change of name, title or address |
Address after: East France Patentee after: Gemalto Sa Address before: Monte Carlo, France Patentee before: Axalto S. A. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080806 Termination date: 20141106 |
|
| EXPY | Termination of patent right or utility model |