CN100406515C - 倒装芯片系统及其制备方法 - Google Patents

倒装芯片系统及其制备方法 Download PDF

Info

Publication number
CN100406515C
CN100406515C CNB2003801023246A CN200380102324A CN100406515C CN 100406515 C CN100406515 C CN 100406515C CN B2003801023246 A CNB2003801023246 A CN B2003801023246A CN 200380102324 A CN200380102324 A CN 200380102324A CN 100406515 C CN100406515 C CN 100406515C
Authority
CN
China
Prior art keywords
underfill
mixture
chip
oxyethane
bcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801023246A
Other languages
English (en)
Other versions
CN1732226A (zh
Inventor
施松华
陈天安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1732226A publication Critical patent/CN1732226A/zh
Application granted granted Critical
Publication of CN100406515C publication Critical patent/CN100406515C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L65/00—Compositions of macromolecular compounds obtained by reactions forming a carbon-to-carbon link in the main chain; Compositions of derivatives of such polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明公开了一种用于芯片封装底部填充的系统，该系统包括底部填料混合物，这种底部填料混合物改善了在封装的管芯和树脂浸渍的玻璃纤维安装衬底之间通常存在的热膨胀系数(CTE)失配。在一个实施方案中，该系统包括一种底部填料混合物，该底部填料混合物独自表现出的CTE是此前公知的无机填充底部填料复合物的特性。一个实施方案还涉及使用底部填料混合物的倒装芯片组件。

Description

倒装芯片系统及其制备方法
技术领域
本发明的实施方案涉及被封装的半导体管芯(die)，所述管芯具有集成电路。更具体地，实施方案涉及使用底部填料(underfill)混合物将被封装的管芯结合到板上，该底部填料混合物包括类似于颗粒填充的底部填料复合物的性能。
背景技术
倒装芯片技术在本领域中是公知的，用于将管芯(以下称为“芯片”或“倒装芯片”)电气连接到比如印刷线路板的安装衬底上。
管芯的有源(active)表面具有许多的电耦合，它们通常通向芯片的边缘。管芯的有源表面发热显著，芯片的有源表面也因此发热显著。在倒装芯片的有源表面上沉积作为端子的电连接，其称呼不一，可以是球、凸起(bump)等。凸起包括焊料和/或塑料，所述焊料和/或塑料与衬底进行机械连接和电气耦合。芯片在安装衬底上被翻转过来(因此称为“倒装芯片”)，凸起与安装衬底上的结合盘(bonding pad)对齐。如果凸起是焊料凸起，那么倒装芯片上的焊料凸起被焊接到衬底上的结合盘。在倒装芯片的有源表面和安装衬底之间存在一定间隙(gap)。
一个电子器件除其他部件外，还包括倒装芯片和安装衬底。倒装芯片技术的一个特点就是在器件的温度循环期间在焊接接头上有剪切应力。该剪切应力部分由于倒装芯片和安装衬底的热膨胀系数(CTE)之间存在差异。管芯材料(比如硅、锗和砷化镓)连同它们的封装材料，CTE可以在约3ppm/℃到约6ppm/℃范围内。安装衬底通常是有机浸渍(organic-impregnated)玻璃纤维电介质和金属电路的复合物。这些衬底的CTE可以在约15ppm/℃到约25ppm/℃范围内。因此，在倒装芯片和安装衬底之间存在CTE失配。
为了减少热循环期间由于应力导致的焊接接头的失效，通过使用底部填料复合物来填充倒装芯片和安装衬底之间以及焊接接头附近的空间来增强焊接接头。通常用来底部填充倒装芯片的两种主要的方法包括毛细底部填充方法和无流动底部填充方法。
毛细底部填充方法一般首先将倒装芯片上的焊料凸起与衬底上的盘(pad)对齐，然后将焊料回流来形成焊接接头。形成互连以后，使底部填料在倒装芯片和安装衬底之间流动。然后，使底部填料复合物固化。通过在倒装芯片和安装衬底之间泵送底部填料复合物或者在倒装芯片和安装衬底之间真空辅助吸入(draw)底部填料复合物，可以有助于毛细底部填充(capillary underfilling)。
底部填料复合物的有效性取决于它的化学、物理和机械性能。使底部填料复合物成为所期望的材料的性能包括：低CTE、低吸湿性(moisture uptake)、高附着性、高韧性、高玻璃化转变(Tg)温度、高热变形温度等。底部填料复合物包括微粒填充料无机物，比如硅石或类似物以及金属薄片或类似物。微粒填充料增加了模量，并且作为倒装芯片和安装衬底之间的失配CTE的CTE中间物。硅石填充复合物的一个实施例是基于环氧树脂的硅石填充有机物。但是，包括硅石填充复合物等的毛细底部填充方法具有一定技术上的挑战：繁杂、昂贵、对工艺规则和芯片大小和形状敏感。例如，底部填料复合物中的微粒填充料使得在倒装芯片有源表面和安装衬底上表面之间的流动性降低。而且，倒装芯片和安装衬底之间不断减小的节距(pitch)和不断减小的间距(spacing)也阻碍了在电凸起附近的流动。
无流动底部填充方法避免了毛细流动底部填充方法中的某些挑战。在无流动底部填充方法中，底部填料复合物被分配到安装衬底或倒装芯片上，并且使倒装芯片和安装衬底接触。芯片上的焊接凸起与衬底上的盘相对齐。接下来，将焊料回流以在创建焊接接头之前或与之基本同时将底部填料复合物固化。
无流动底部填充方法也具有技术上的挑战。无流动底部填充材料也必须制成添加了硅石填充料等的复合物。硅石填充料降低了凸起互连的合格率(yield)，因为填充料被沉积在凸起和盘之间，使得不能实现电气连接。
附图说明
为了理解实现本发明实施方案的方式，通过参考所附的附图，将给出上面简述的本发明各个实施方案更加具体的描述。应该理解，这些附图描绘的仅仅是本发明典型的实施方案，这些实施方案不一定是按比例绘制的，并因此不能认为是对本发明范围的限定。通过使用附图，将对具有其他特性和细节的本发明的实施方案进行描述和解释，其中：
图1A是根据实施方案在底部填充过程中的封装的横截面视图；
图1B是图1A所述的封装在进一步处理之后的横截面视图；
图1C是图1B所示的封装在进一步处理之后的横截面视图；
图1D是图1C所示的封装在进一步处理之后的横截面视图；
图2A是根据实施方案在无流动底部填充过程中的封装的横截面视图；
图2B是图2A所述的封装在进一步处理之后的横截面视图；
图2C是图2B所示的封装在进一步处理之后的横截面视图；
图2D是图2C所示的封装在进一步处理之后的横截面视图；
图3A是描述封装方法的实施方案的流程图；以及
图3B是描述另一个封装方法的实施方案的流程图。
具体实施方式
一个实施方案涉及一种系统，该系统包括倒装芯片、安装衬底以及底部填充混合物，该底部填充混合物除其他性能外，还呈现这样的热膨胀系数(CTE)，即该CTE是此前公知的无机填充底部填料复合物的特性。该底部填充混合物包括主要(principal)底部填料组合物，其选自超环氧乙烷(superoxiranes)、苯并环丁烷，它们的组合，以及将根据各个实施方案进一步描述的其他成分。
一个实施方案包括组装倒装芯片和安装衬底的方法。
下面的描述中包括这样的术语，比如“上”、“下”、“第一”、“第二”等，它们仅用于描述目的，而不能解释为限定。本文所描述的本发明的器件或制品的实施方案可以多种位置和方位进行制造、使用或运输。术语“管芯”和“处理器”通常指作为基本工件的物理对象，它由各个加工操作转变为所期望的集成电路器件。管芯通常从晶片单个分离(singulated)出来，晶片可以是由半导体的、非半导体的、或半导体和非半导体的组合的材料构成。如本文所使用的术语“芯片”是指已经封装在有机的、无机的、或有机和无机组合的壳内的管芯。“板”通常指作为芯片安装衬底的树脂浸渍玻璃纤维结构。
图1A是根据实施方案在底部填充过程中的封装的横截面视图。在图1中，所描述的封装100处于毛细底部填充过程中。封装100包括附着于倒装芯片112的焊料凸起110。倒装芯片112的电气耦合是通过设置于安装衬底116上的结合盘114来完成的。
图1B是图1A所示的封装在进一步处理之后的横截面视图。在图1B中，倒装芯片112和安装衬底116被对齐并组合在一起。接下来，对焊料凸起118进行回流。经回流的焊料凸起118如图所示，倒装芯片组件120包括以所描述的方式结合的倒装芯片112和安装衬底116。
图1C是图1B所示的封装在进一步处理之后的横截面视图。根据实施方案的底部填料混合物122在这样的条件下被施加到倒装芯片组件120：即在倒装芯片112和安装衬底116之间产生底部填料混合物的毛细吸附作用。底部填料混合物122根据不同的实施方案可具有独特的配方，并且将在下文更加详细地进行说明。
图1D是图1C所示的封装在进一步处理之后的横截面视图。进行固化处理来获得芯片封装124。该固化处理是根据具体实施方案来进行的。在一个实施方案中，固化混合物是通过自催化处理来进行的。在一个实施方案中，自催化处理是通过在底部填料122中提供活性稀释剂来进行的。在另外的实施方案中，固化处理是通过添加剂催化固化处理。该添加剂催化固化处理包括比如金属催化剂粉末的添加剂，该添加剂使底部填充混合物122固化。在另外的实施方案中，进行了交联/硬化处理来固化底部填充混合物122。这里，阐述了具体交联剂/硬化剂组合物的实施例。在另外的实施方案中，进行的是热固化固化处理。通常，一些固化处理实施方案需要热处理的辅助。但是，在一些实施方案中，比如使用液晶热固化单体时，热固化处理可以在没有其他固化剂处理的情形下进行。
图2A是根据实施方案在无流动底部填充过程中的封装200的横截面视图。封装200包括被附着到倒装芯片212上的焊料凸起210。倒装芯片212的电耦合是通过设置在安装衬底216上的结合盘214来完成的。
图2B是图2A所示的封装200在进一步处理之后的横截面视图。根据实施方案的底部填料混合物222或施加到倒装芯片212上，或施加到安装衬底216上。在图2B中，底部填料混合物222如图所示被沉积在安装衬底216上，虽然它也可以沉积在倒装芯片212上(图2A)。根据不同的实施方案，底部填料混合物222可具有独特的配方，并将在下面更加详细地说明。
图2C是图2B所示的封装200在进一步处理之后的横截面视图。接下来，倒装芯片212和安装衬底216被对齐和组合在一起，来形成倒装芯片组件220，该倒装芯片组件220包括未固化的底部填料混合物222和尚未回流的焊料凸起210。
图2D是图2C所示的倒装芯片组件220在进一步处理之后放大的横截面视图。进行固化处理来获得芯片封装224。该固化处理时根据具体实施方案来进行的。在一个实施方案中，在固化之后，将焊盘上的焊料凸起210(图2C)回流在结合盘214上来形成经回流的焊料凸起218。在另外的实施方案中，固化和回流是几乎同时进行的。如在图1C和图1D所示的实施方案中，固化可以通过各种处理途径来进行，包括自催化、添加剂催化剂、稀释剂交联/硬化、热固化、以及它们的组合。
根据实施方案，焊料凸起110和210包括本领域正在开发的基本上无铅的焊料技术。在另外的实施方案中，焊料凸起110和210是含铅的焊料。采用“基本上无铅的焊料”，这意味着根据行业趋势，所设计的焊料不含铅。
含铅焊料的一个实施例是锡铅焊料。在所选择的实施方案中，含铅焊料是比如Sn97Pb的锡铅焊料组合物。可使用的锡铅焊料组合物或者是Sn37Pb组合物。无论如何，含铅焊料可以是组成为SnxPby的锡铅焊料，其中x+y之和为1，x的范围为约0.3到约0.99。在一个实施方案中，含铅焊料是Sn97Pb锡铅焊料组合物。在另外的实施方案中，含铅焊料是Sn37Pb锡铅焊料组合物。
在一个实施方案中，基本上无铅的焊料是本领域已知的Sn90-98Ag10-2Cu2-0焊料。具体地说，一种这样的组合物是Sn97Ag2.5Cu0.5。
底部填料配方
一个实施方案涉及获得底部填料混合物，该底部填料混合物具有此前已知的底部填料复合物的物理性质，该此前已知的底部填料复合物包括了无机颗粒。该此前公知的底部填料复合物的热膨胀系数(CTE)在芯片和板的CTE值之间。因此，某些实施方案包括具有一定范围的组合物及组合的底部填料混合物，只要它们具备此前已知的底部填料组合物的最低限度整体物理性质即可。
底部填料混合物的一些期望的性能包括：高模量、在分配到芯片和/或衬底上时的低粘性、低CTE、以及固化后对界面的良好附着性，使得在器件测试和现场使用时在界面处不会出现分层。底部填料混合物其他一些期望的性能包括高玻璃化转变(Tg)温度以及低吸湿性。
根据不同的实施方案，主要底部填料组合物包括超环氧乙烷、苯并环丁烷及它们的组合中至少一种。
添加剂材料
本发明包括添加剂材料以及主要底部填料组合物。根据本文所述的实施方案，添加剂材料和主要底部填料组合物构成了的“底部填料混合物”。
根据实施方案的一种添加剂材料是弹性体，用来赋予主要底部填料组合物弹性。根据实施方案另一种添加剂材料是硬化剂/交联剂。所采用的具体硬化剂/交联剂将取决于与主要底部填料组合物的相容性。硬化剂/交联剂本质上可以是芳族的和脂族的。在一个实施方案中，硬化剂/交联剂是酸酐组合物。在另一个实施方案中，硬化剂/交联剂是胺。
根据实施方案的另一种添加剂材料是催化剂。所采用的具体催化剂将取决于与主要底部填料组合物的相容性。根据实施方案用于上述主要底部填料组合物的某些催化剂包括咪唑(imidizole)及其衍生物、胺和三苯基膦。适当的酸酐硬化剂包括纳迪克酸酐(nadicanhydride)、甲基环己酸酐(methyl cyclohexy anhydride)、邻苯二甲酸酐(pthalic anhydride)等。其他适当的实施例包括亚甲基二胺(methylene diamine)、二氨二苯砜或诸如此类。
根据实施方案的另一种添加剂材料是活性稀释剂。所采用的具体活性稀释剂将取决于与主要底部填料组合物的相容性。由于处理实施方案具有结合和密封的本质，因此活性稀释剂将反应和/或溶解到最终的底部填料混合物中，而不是挥发掉了。根据本发明实施方案的用于上述主要底部填料化合物的活性稀释剂包括其他低粘度的环氧单体，比如联苯环氧(Bi-phenyl epoxy)、双酚A环氧、双酚F环氧，或诸如此类。其他的环氧包括苯基缩水甘油醚、壬基苯基缩水甘油醚、对丁基苯基缩水甘油醚、烷基C8-C14缩水甘油醚、脂环族环氧及诸如此类。
根据实施方案的另一种添加剂材料是附着增进剂(adhesion promoter)。所采用的具体附着增进剂将取决于与主要底部填料组合物的相容性。可以被添加到上述底部填料组合物中的附着增进剂包括有机物和无机物的组合。在一个实施方案中，硅烷偶联剂被用作附着增进剂。在另一个实施方案中，有机-锆酸盐(ziconate)组合物被用作附着增进剂。在一个实施方案中，有机-钛酸盐组合物被用作附着增进剂。
根据实施方案的另一种添加剂材料是比如表面活性剂的流动改性剂。所采用的具体流动改性剂将取决于与主要底部填料组合物的相容性。表面活性剂需要比如与主要底部填料组合物的相容性这样的性质。在一个实施方案中，表面活性剂是阴离子性的，比如长链烷基羧酸，例如月桂酸、硬脂酸(steric acid)，或诸如此类。在另一个实施方案中，表面活性剂是非离子性的。非离子性表面活性剂的实施例有聚环氧乙烷(polyethtlene oxides)、聚环氧丙烷，或诸如此类。在另一个实施方案中，表面活性剂是阳离子性的，比如烷基铵盐，例如氯化叔丁基铵，或氢氧化物。
根据实施方案的另一种添加剂材料是变形剂(deforming agent)。所采用的具体变形剂将取决于与主要底部填料组合物的相容性。变形剂也称为增塑剂。
根据实施方案的另一种添加剂材料是助熔剂。根据实施方案，助熔剂主要用在无流动底部填料材料应用中，它包括能够溶解于基础树脂与交联剂的混合物的酸。一种助熔剂类型包括有机羧酸及诸如此类。另一种助熔剂类型包括聚合物助熔剂及诸如此类。助熔剂的实施例可以是任何含有羟基(-OH)或羧基(-COOH)或二者的化学物质，比如，甘油、乙二醇、酒石酸、己二酸、柠檬酸、苹果酸、美里克酸(meilic acid)、戊二酸。
根据实施方案的另一种添加剂材料是增韧剂。增韧剂使底部填充混合物可以抵抗裂纹扩展。在一个实施方案中，弹性体被用作增韧剂。所采用来增韧基体的具体弹性体将取决于与主要底部填料组合物的相容性。例如，一种随同环氧官能化组合物使用的弹性体是端羧基聚丁二烯丙烯腈(CTBN)。CTBN是一族用于环氧的弹性体添加剂的总称，其中主要的弹性体是官能化的丁二烯-丙烯腈共聚物。这些弹性体可以用作环氧、羧基、氨基和乙烯基端官能(terminal functionalities)。也可以使用其他与给定底部填料组合物相容的弹性体。
根据实施方案的另一种添加剂材料是无机填料。可以有选择性地添加到底部填料混合物中的无机填料颗粒主要包括多种元素的氧化物，比如，氧化硅、氧化铝等。其他无机填料颗粒包括氮化物，比如，氮化硅，和诸如此类。其他无机填料颗粒包括导电材料，比如石墨、金刚石，及诸如此类。在添加时底部填充混合物被称为“底部填料复合物”更为恰当些，因为它像现有技术那样具有无机填料颗粒，但是它包括根据各个实施方案的主要底部填料组合物。与大多数其他实施方案不同，底部填料组合物实施方案包括不只一种相的物质。为了本文公开的需要，底部填料混合物可以是如本文所定义的复合物。如果底部填充混合物被称为“单相材料”，那么这指没有填料颗粒，而非指具有多种添加剂材料等的主要底部填料组合物的固溶体均匀性的程度。
主要底部填料组合物和底部填料混合物
如上所述，主要底部填料组合物包括多个实施方案以及它们的等同方案。下面对多个主要底部填料组合物的非限制性讨论涉及：超环氧乙烷、苯并环丁烷以及其他对低CTE的底部填料混合物或复合物有贡献的物质。其他组合物也可以被选择来赋予底部填料混合物或底部填料复合物类似的最终性能。
超环氧乙烷树脂
在第一个总体性的实施方案中，超环氧乙烷树脂被用作主要底部填料混合物。超环氧乙烷树脂的一个实施例具有如下的结构：
Figure C20038010232400111
注意，该超环氧乙烷树脂的这个实施例已经由环氧官能团官能化。在一个实施方案中，环氧官能化的超环氧乙烷树脂被官能化的范围是约5到约200。在另一个实施方案中，环氧官能化的超环氧乙烷树脂被官能化的范围是约8到约100。在另一个实施方案中，环氧官能化的超环氧乙烷树脂被官能化的范围是约16到约64。
在一个实施方案中，在进行官能化之前，超环氧乙烷先与其他单体混合。例如，超环氧乙烷被制备作为环氧单体，它与比如联苯环氧或诸如此类的单体混合。在另一个实施方案中，超环氧乙烷被制备作为环氧单体，它与其他单体混合，比如双酚A环氧、双酚F环氧、它们的混合物，或诸如此类。在另一个实施方案中，超环氧乙烷被制备作为环氧单体，它与比如脂环族环氧或诸如此类的单体混合。
下面是环氧官能化的超环氧乙烷混合物的实施方案，根据方法实施方案对它们进行处理。
实施例1
在实施例1中，请参考图1A-1D。倒装芯片112与安装衬底116对齐，焊料凸起110根据已知的技术被回流。将底部填料混合物122被馈送到倒装芯片112的边缘，并且底部填料混合物122在毛细作用下流动以填充倒装芯片112和安装衬底116之间的空隙。然后，底部填料混合物122通过热处理固化。该实施例中底部填料混合物122包括如上所述的环氧乙烷(oxirane)官能化的超环氧乙烷树脂。此外，官能化的超环氧乙烷与占混合物约40wt％的低粘度双酚F环氧混合，与占混合物约4wt％的2-乙基-4-甲基咪唑硬化剂/交联剂共混(blended)。
实施例2
在实施例1的第一可替换方式中，制备了同样的超环氧乙烷体系，使用占混合物约0.4wt％的环氧硅烷附着增进剂，以及混合物约0.2wt％的基于二胺的聚氧乙烯/聚氧丙烯流动改性剂。
实施例3
实施例1的第二可替换方式中，制备了同样的超环氧乙烷体系，混合物包括占混合物约40wt％的熔融石英的至少一种的无机颗粒，以包含底部填料复合物。
实施例4
在另一种实施方案中(实施例4)中，依照图2A-2D所述的方法进行。制备无溶剂的底部填料混合物222，并将其沉积在安装衬底216上。倒装芯片212和安装衬底216对齐并组合在一起。底部填料混合物222首先由热处理固化，此后凸起210根据已知的技术被回流。在该实施例中，底部填料混合物222中的超环氧乙烷与实施例2中所使用的相同。此外，上述官能化的超环氧乙烷与占混合物约4wt％的2-乙基-4-甲基咪唑硬化剂/交联剂，以及占混合物约2.5wt％的戊二酸助熔剂共混。
实施例5
在实施例4的可替换方式中，制备了同样的超环氧乙烷，具有占混合物约0.4wt％的环氧硅烷附着增进剂以及占混合物约0.2wt％的基于二胺的聚氧乙烯/聚氧丙烯流动改性剂
实施例6
实施例3的第二可替换方式中，制备了同样的超环氧乙烷体系，混合物包括占混合物约40wt％的硅石无机颗粒，以包含底部填料复合物。
通常，基于超环氧乙烷的底部填充材料如此固化：将该底部填充材料置于至少约160℃到至多220℃的温度下，时间为0.5小时到4小时。
一旦固化后，含超环氧乙烷的底部填料混合物呈现出一定的性能组合，该性能组合使得该材料相对于现有技术的底部填料组合物有改进。这些性能包括低CTE、高Tg、高模量、低吸湿性、高热变形温度、高延伸率和低体积收缩性。
 性能   纯超环氧乙烷树脂固化后的典型值   含添加剂的超环氧乙烷固化后的典型值
 CTE(PPM/℃)   33   20-50
 Tg(℃)   280   160-330
 弹性模量(MPa)   5800   4000-12000
 弹性强度(MPa)   11.7   ＞11.7
 吸湿性   0.95％   0.1％-1.0％
 延伸率   3.1％   2％-4％
苯并环丁烯树脂
在第二总体性实施方案中，本发明提供了包括苯并环丁烯(BCB)树脂的主要底部填料材料。BCB树脂有时被称为cyclotene。BCB树脂是由二乙烯基硅氧烷二苯并环丁烯(BCB单体)聚合的低聚物或聚合物。该BCB单体的化学结构如下所示：
Figure C20038010232400131
当加热时，该BCB单体的苯并环丁烯基团与相邻BCB单体的乙烯基缩聚形成二聚物(BCB二聚物)。BCB二聚物的化学结构如下所示：
Figure C20038010232400132
该BCB二聚物还可以进一步被低聚、交联和聚合。因此，本发明的BCB主要底部填充组合物实施方案是二聚物、低聚物以及在骨架中含有如上BCB二聚物结构所示的二甲基硅氧烷/苯并环丁烯杂化结构的聚合物。在根据各个实施方案的底部填料混合物中使用的BCB树脂可以包括BCB二聚物、聚合体骨架比BCB二聚物要长的BCB聚合物、以用的BCB树脂可以包括BCB二聚物、聚合体骨架比BCB二聚物要长的BCB聚合物、以及BCB二聚物和聚合物的衍生物。
根据实施方案，多种添加剂材料被用来形成BCB混合物。官能化的BCB也和其他主要底部填料组合物、添加剂材料和/或颗粒混合来获得具体的物理性质。在上面说明了这样的添加剂材料，所述添加剂材料用来形成与BCB主要物质的混合物。
下面所述的是BCB混合物实施方案，这些BCB混合物根据方法的实施方案进行处理。
实施例7
在实施例7中，参考图1A-1D。倒装芯片112与安装衬底116对齐，并且焊料凸起110根据已知的技术被回流。BCB底部填料混合物122被馈送到倒装芯片112的边缘，BCB底部填料混合物122在毛细作用下流动以填充倒装芯片和安装衬底116之间的空隙。然后，BCB底部填料混合物122通过热处理固化。在这个实施例中，BCB底部填料混合物122包括上面所述的BCB二聚物，该BCB二聚物与占混合物约0.5-5wt％的助熔剂共混。此外，该BCB二聚物是使用流动改性剂制备的，该流动改性剂是表面活性剂，占混合物约0.13.0wt。官能化的BCB还使用占混合物约0.1-2.0wt％的变形剂来制备。
实施例8
在实施例7的第一可替换方式中，如上所述，制备了相同的BCB，并且使用占混合物约0.1-4.0wt％的附着增进剂。
实施例9
在实施例7的第二可替换方式中，制备了相同的BCB二聚物，并且混合物中包括熔融石英和银薄片中的至少一种无机颗粒，所述无机颗粒占混合物约10-80wt％，以组成底部填料复合物。
实施例10
在另一个实施方案(实施例10)中，遵循图2A-2D中所描述的方法进行。制备无溶剂的BCB底部填料混合物222，并将其沉积在安装衬底216上。倒装芯片212和安装衬底216对齐并组合在一起。BCB底部填料混合物222首先由热处理固化，此后凸起210根据已知的技术被回流。在该实施例中，BCB底部填料混合物222中的底部填料混合物与实施例7的相同。此外，BCB二聚物使用流动改性剂制备，该流动改性剂是表面活性剂，占混合物约0.1-3.0wt％。BCB二聚物还使用占混合物约0.1-2.0wt％的变形剂来制备。
实施例11
在实施例10的第一可替换方式中，如上所述制备了同样的BCB二聚物，并且使用了占混合物约0.1-4.0wt％的附着增进剂。
实施例12
在实施例10的第二可替换方式中，制备了相同的BCB，混合物中包括熔融石英和银薄片中的至少一种无机颗粒，所述无机颗粒占混合物约10-80wt％，以组成底部填料复合物。
一旦固化后，BCB底部填料混合物呈现出一定的性能组合，该性能组合使得该材料相对于现有技术的底部填料组合物有所改进。这些性能包括低CTE、高Tg、高模量、低吸湿性、高热变形温度、高延伸率和低体积收缩性。
  性能   超环氧乙烷   苯并环丁烯
  拉伸强度，KSI   10.7   12.5
  CTE(PPM/℃)   33   345，<sup>4</sup>55
  Tg(℃)   ＞300
  延伸率，％   3.1   8.0
  热变形<sup>1</sup>温度，℃   280   350
  吸湿性<sup>2</sup>，％   0.96   0.04
  压缩强度，KSI   17.2
  模量
1264psi纤维应力。2200小时沸水煮。3低于100℃。4高于100℃。
封装组件
图3A是描述封装方法实施方案的处理流程图。还可以参考图1A-1D。在310，将倒装芯片和衬底对齐并组合在一起。在320，将通常附着在倒装芯片上的焊料回流，并将其附着到安装衬底上的结合盘上。焊料在一个实施方案中是无铅焊料，在另一个实施例中是含铅的焊料。在330，本文所述的底部填料混合物或复合物被沉积在安装衬底和倒装芯片上，它至少在毛细作用、正压推动或负压(真空)吸入这几种方式下的一种情况下流动。在340，将底部填料混合物或底部填料组合物固化。在一个实施方案中，固化方法是热处理。在一个实施方案中，固化方法是自催化过程。在一个实施方案中，固化方法是催化过程。
图3B是描述可替换的封装方法实施方案的处理流程图。还可以参考图2A-2D。在350，将无流动底部填料混合物沉积在安装衬底上。可替换地，将无流动底部填料混合物沉积在倒装芯片上。在360，将倒装芯片和衬底对齐并组合在一起。在370，将焊料回流并附着到安装衬底上的结合盘上。焊料在一个实施方案中是无铅焊料，在另一个实施例中是含铅的焊料。在380，将底部填料混合物固化。可替换地，370和380所述的步骤可颠倒进行。在另一种可替换方式中，370和380所述的步骤基本上同时进行。这表明底部填料混合物的固化在加热以回流焊料时开始，但是在焊料回流完成之前，固化还没有完成。在一个实施方案中，固化方法是热处理。在一个实施方案中，固化方法是自催化过程。在一个实施方案中，固化方法是添加剂催化过程。在一个实施方案中，固化是上述固化过程中的至少两种的组合。
在一些实施方案中，底部填料混合物是单相液体。在现有技术的底部填料组合物无法使用的一些半导体封装中，单相液体底部填料混合物是有用的。例如，在凸起节距密集(即，凸起由于它们尺寸小而密集)或芯片和衬底之间的间隙高度小的半导体封装中，已证明现有技术的底部填料组合物使用起来复杂，这是因为基础树脂粘度增加，尤其在凸起节距密集时的流动困难以及它们的不良机械性能。
37C.F.R§1.72(b)要求摘要应当使得读者能够快速确定技术公开的本质和要旨，因此强调摘要是提供来满足37C.F.R§1.72(b)的要求。摘要是基于这样的认识提交的，即它将不会被用于解释或限制权利要求书的范围或含义。
在前面详细的说明书中，各种特征被共同组合在单个的实施方案中以使公开更流畅简洁。这一公开方式不应当解释为其反映了这样的意图：本发明所要求保护的实施方案需要比明确记载于每个权利要求中更多的特征。而是，如下面的权利要求书所表现的，发明的主题比单个公开的实施方案的所有特征要少。因此，下面的权利要求书由此被结合于发明具体实施方式中，每个权利要求单独作为一个独立的优选实施方案。
本领域的普通技术人员将很容易认识到：为了解说本发明的本质，已经描述和图示部件的细节、材料和布置以及方法步骤，对于它们，在不偏离所附权利要求书中记载的本发明的原则和范围的情形下可以进行各种其他的改变。

Claims (27)

1.一种封装系统，包括：
安装衬底上的倒装芯片；
所述倒装芯片和所述安装衬底之间的底部填料混合物，其中所述底部填料混合物包括主要底部填料组合物，所述主要底部填料组合物选自超环氧乙烷、或者超环氧乙烷与苯并环丁烯的组合。
2.根据权利要求1所述的封装系统，其中所述底部填料混合物还包括：
至少一种添加剂材料，所述添加剂材料选自：弹性体、硬化剂/交联剂、催化剂、活性稀释剂、附着增进剂、表面活性剂、变形剂、助熔剂以及增韧剂。
3.根据权利要求1所述的封装系统，其中所述底部填料混合物物还包括：
至少一种添加剂材料，所述添加剂材料选自：弹性体、硬化剂/交联剂、催化剂、活性稀释剂、附着增进剂、表面活性剂、变形剂、助熔剂以及增韧剂；并且
其中所述底部填料混合物是单相材料。
4.根据权利要求1所述的封装系统，其中所述底部填料混合物物还包括：
至少一种添加剂材料，所述添加剂材料选自：弹性体、硬化剂/交联剂、催化剂、活性稀释剂、附着增进剂、表面活性剂、变形剂、助熔剂、增韧剂以及无机颗粒。
5.根据权利要求1所述的封装系统，其中所述主要底部填料组合物是环氧乙烷官能化的超环氧乙烷。
6.根据权利要求1所述的封装系统，其中所述主要底部填料组合物是官能化的超环氧乙烷，所述官能化的超环氧乙烷在约5到约200的范围内被官能化。
7.根据权利要求1所述的封装系统，其中所述主要底部填料组合物是官能化的超环氧乙烷，所述官能化的超环氧乙烷在约8到约100的范围内被官能化。
8.根据权利要求1所述的封装系统，其中所述主要底部填料组合物是官能化的超环氧乙烷，所述官能化的超环氧乙烷在约16到约64的范围内被官能化。
9.根据权利要求1所述的封装系统，其中所述主要底部填料组合物是官能化的超环氧乙烷，所述官能化的超环氧乙烷在约5到约200的范围内被官能化，所述封装系统还包括：
至少一种添加剂材料，所述添加剂材料选自：弹性体、硬化剂/交联剂、催化剂、活性稀释剂、附着增进剂、表面活性剂、变形剂、助熔剂、增韧剂以及无机颗粒。
10.根据权利要求1所述的封装系统，其中所述主要底部填料组合物是苯并环丁烯(BCB)，所述苯并环丁烯选自BCB单体、BCB低聚物、BCB聚合物以及它们的组合。
11.根据权利要求1所述的封装系统，其中所述主要底部填料组合物是苯并环丁烯(BCB)，所述苯并环丁烯选自BCB单体、BCB低聚物、BCB聚合物以及它们的组合，并且，其中所述底部填料混合物包括至少一种性能，所述性能选自约12.5KSI的拉伸强度、低于约60ppm/℃的热膨胀系数以及高于约300℃的玻璃化转变温度。
12.根据权利要求1所述的封装系统，其中所述主要底部填料组合物是苯并环丁烯(BCB)，所述苯并环丁烯选自BCB单体、BCB低聚物、BCB聚合物以及它们的组合，并且所述封装系统还包括：
至少一种添加剂材料，所述添加剂材料选自：弹性体、硬化剂/交联剂、催化剂、活性稀释剂、附着增进剂、表面活性剂、变形剂、助熔剂、增韧剂以及无机颗粒。
13.根据权利要求1所述的封装系统，其中所述倒装芯片通过导电凸起耦合到所述安装衬底。
14.根据权利要求1所述的封装系统，其中所述倒装芯片通过导电凸起耦合到所述安装衬底，并且，其中所述导电凸起包括无铅焊料。
15.一种芯片封装，包括：
包括有源表面的芯片；
安装衬底，所述安装衬底包括朝向所述有源表面的上表面；
在所述有源表面和上表面之间的电耦合；以及
在所述上表面和有源表面之间的底部填料混合物，其中所述底部填料混合物包括主要底部填料组合物，所述主要底部填料组合物选自超环氧乙烷、或者超环氧乙烷与苯并环丁烯的组合；以及
其中底部填料混合物包括至少一种性能，所述性能选自约12.5KSI的拉伸强度、低于约60ppm/℃的热膨胀系数以及高于约300℃的玻璃化转变温度。
16.根据权利要求15所述的芯片封装，还包括：
所述底部填料混合物中的无机填料，所述无机填料形成无机物填充的底部填料复合物。
17.根据权利要求15所述的芯片封装，其中所述底部填料混合物是单相混合物。
18.根据权利要求15所述的芯片封装，其中所述底部填料混合物包括官能化的超环氧乙烷，所述芯片封装还包括：
至少一种添加剂，所述添加剂选自：弹性体、硬化剂/交联剂、催化剂、活性稀释剂、附着增进剂、表面活性剂、变形剂、助熔剂、以及增韧剂。
19.根据权利要求15所述的芯片封装，其中所述底部填料混合物包括官能化的苯并环丁烷，所述芯片封装还包括：
至少一种添加剂，所述添加剂选自：弹性体、硬化剂/交联剂、催化剂、活性稀释剂、附着增进剂、表面活性剂、变形剂、助熔剂以及增韧剂。
20.根据权利要求15所述的芯片封装，其中所述底部填料混合物包括官能化的苯并环丁烷，所述芯片封装还包括：
非苯并环丁烷低聚物和非苯并环丁烷聚合物中至少一种。
21.根据权利要求15所述的芯片封装，其中所述电耦合包括无铅焊料。
22.一种方法，包括：
在倒装芯片和安装衬底之间形成底部填料混合物，其中所述底部填料混合物包括主要底部填料组合物，所述主要底部填料组合物选自超环氧乙烷与苯并环丁烯的组合、或者超环氧乙烷。
23.根据权利要求22所述的方法，其中所述在倒装芯片和安装衬底之间形成底部填料混合物是通过选自无流动、毛细流动和毛细辅助流动的一种方法进行的。
24.根据权利要求22所述的方法，还包括：
固化所述混合物，所述固化方法选自自催化固化、添加催化剂固化、交联、热固化以及它们的组合。
25.根据权利要求22所述的方法，其中所述倒装芯片和安装衬底通过焊料凸起耦合，所述方法还包括：
固化所述混合物，所述固化方法选自自催化固化、添加催化剂固化、交联、热固化以及它们的组合；以及
回流所述焊料凸起。
26.根据权利要求22所述的方法，其中所述倒装芯片和安装衬底通过焊料凸起耦合，所述方法还包括：
回流所述焊料凸起。
27.根据权利要求22所述的方法，其中所述倒装芯片和安装衬底通过焊料凸起耦合，所述方法还包括：
回流所述焊料凸起，其中所述焊料凸起包括无铅焊料。
CNB2003801023246A 2002-10-28 2003-10-23 倒装芯片系统及其制备方法 Expired - Fee Related CN100406515C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/281,844 2002-10-28
US10/281,844 US7470564B2 (en) 2002-10-28 2002-10-28 Flip-chip system and method of making same

Publications (2)

Publication Number Publication Date
CN1732226A CN1732226A (zh) 2006-02-08
CN100406515C true CN100406515C (zh) 2008-07-30

Family

ID=32107253

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801023246A Expired - Fee Related CN100406515C (zh) 2002-10-28 2003-10-23 倒装芯片系统及其制备方法

Country Status (5)

Country Link
US (1) US7470564B2 (zh)
KR (1) KR100877443B1 (zh)
CN (1) CN100406515C (zh)
AU (1) AU2003284902A1 (zh)
WO (1) WO2004039886A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203558A (ja) * 2004-01-15 2005-07-28 Seiko Epson Corp 半導体装置及びその製造方法
DE102004050178B3 (de) * 2004-10-14 2006-05-04 Infineon Technologies Ag Flip-Chip-Bauelement
US8450148B2 (en) * 2006-12-14 2013-05-28 Infineon Technologies, Ag Molding compound adhesion for map-molded flip-chip
DE102006059526B4 (de) * 2006-12-14 2008-09-25 Infineon Technologies Ag Halbleiterbauteil, Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilen und Verfahren zur Herstellung eines Halbleiterbauteils
JP2008192984A (ja) * 2007-02-07 2008-08-21 Elpida Memory Inc 半導体装置及びその製造方法
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4693852B2 (ja) * 2008-02-22 2011-06-01 パナソニック株式会社 半導体装置および半導体装置の製造方法
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
US8970034B2 (en) 2012-05-09 2015-03-03 Micron Technology, Inc. Semiconductor assemblies and structures
CN105990304A (zh) * 2015-02-25 2016-10-05 扬智科技股份有限公司 芯片封装结构及其制造方法
CN104927733A (zh) * 2015-06-24 2015-09-23 深圳先进技术研究院 底部填充胶及其制备方法
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US6132646A (en) * 1997-07-21 2000-10-17 Miguel Albert Capote Polmerizable fluxing agents and fluxing adhesive compositions therefrom
US6180696B1 (en) * 1997-02-19 2001-01-30 Georgia Tech Research Corporation No-flow underfill of epoxy resin, anhydride, fluxing agent and surfactant
CN1328589A (zh) * 1998-11-24 2001-12-26 陶氏化学公司 含可交联基质前体和致孔剂的组合物及由此组合物制成的多孔性基质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010014399A1 (en) * 1997-02-26 2001-08-16 Stanley J. Jasne Conductive uv-curable epoxy formulations
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JP2002313841A (ja) * 2000-04-14 2002-10-25 Namics Corp フリップチップ実装方法
US6794761B2 (en) * 2001-04-26 2004-09-21 Intel Corporation No-flow underfill material
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US6586843B2 (en) * 2001-11-08 2003-07-01 Intel Corporation Integrated circuit device with covalently bonded connection structure
US6649446B1 (en) * 2001-11-29 2003-11-18 Clarisay, Inc. Hermetic package for multiple contact-sensitive electronic devices and methods of manufacturing thereof
US6730540B2 (en) * 2002-04-18 2004-05-04 Tru-Si Technologies, Inc. Clock distribution networks and conductive lines in semiconductor integrated circuits
US7059048B2 (en) * 2002-06-07 2006-06-13 Intel Corporation Wafer-level underfill process making use of sacrificial contact pad protective material
US6969914B2 (en) * 2002-08-29 2005-11-29 Micron Technology, Inc. Electronic device package
US20040159923A1 (en) * 2003-02-15 2004-08-19 Sergei Skokov Using benzocyclobutene based polymers as underfill materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US6180696B1 (en) * 1997-02-19 2001-01-30 Georgia Tech Research Corporation No-flow underfill of epoxy resin, anhydride, fluxing agent and surfactant
US6132646A (en) * 1997-07-21 2000-10-17 Miguel Albert Capote Polmerizable fluxing agents and fluxing adhesive compositions therefrom
CN1328589A (zh) * 1998-11-24 2001-12-26 陶氏化学公司 含可交联基质前体和致孔剂的组合物及由此组合物制成的多孔性基质

Also Published As

Publication number Publication date
WO2004039886A3 (en) 2004-07-22
AU2003284902A1 (en) 2004-05-25
US20040082107A1 (en) 2004-04-29
WO2004039886A2 (en) 2004-05-13
US7470564B2 (en) 2008-12-30
KR100877443B1 (ko) 2009-01-07
KR20050056273A (ko) 2005-06-14
CN1732226A (zh) 2006-02-08

Similar Documents

Publication Publication Date Title
CN101061577A (zh) 倒装芯片系统及其制备方法
US7332822B2 (en) Flip chip system with organic/inorganic hybrid underfill composition
US6225418B1 (en) Thermosetting resin composition
US6180696B1 (en) No-flow underfill of epoxy resin, anhydride, fluxing agent and surfactant
CN100406515C (zh) 倒装芯片系统及其制备方法
US7056978B2 (en) Toughened epoxy-anhydride no-flow underfill encapsulant
US7314778B2 (en) Wafer-level processing of chip-packaging compositions including bis-maleimides
WO1998033645A1 (en) Die adhesive or encapsulant of epoxy siloxane and polyepoxy resin
US6624216B2 (en) No-flow underfill encapsulant
CN101880515A (zh) 一种高可靠性、低粘度的底部填充胶
KR20030090494A (ko) 열경화성 수지 조성물 및 이를 이용한 반도체 장치
US20020058756A1 (en) Underfill sealants with improved adhesion, improved resistance to moisture absorption and improved resistance to stress cracking
US7247683B2 (en) Low voiding no flow fluxing underfill for electronic devices
US20070152311A1 (en) Chip-packaging compositions including bis-maleimides, packages made therewith, and methods of assembling same
JP2006169395A (ja) アンダーフィル樹脂組成物
JP2003002949A (ja) 半導体封止用液状エポキシ樹脂組成物および半導体装置
US20050133938A1 (en) Chip packaging compositions, packages and systems made therewith, and methods of making same
JP4722286B2 (ja) 液状エポキシ樹脂組成物
JP4655501B2 (ja) 液状封止樹脂組成物ならびに電子部品装置およびその製造方法
JP2004256646A (ja) アンダーフィル用樹脂組成物及び半導体装置
JP2007284471A (ja) 液状エポキシ樹脂組成物及び半導体装置
WO2005080502A1 (ja) アンダーフィル用液状エポキシ樹脂組成物および同組成物を用いて封止した半導体装置
WO2006022693A1 (en) Low voiding no flow fluxing underfill for electronic devices
KR101139759B1 (ko) 비유동성 언더필용 수지조성물
KR20110080417A (ko) 비유동성 언더필용 수지 조성물 및 이를 이용한 플립칩 패키지 조립체

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1085232

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1085232

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080730

Termination date: 20171023