CN100397654C - 双栅结栅场效应晶体管 - Google Patents
双栅结栅场效应晶体管 Download PDFInfo
- Publication number
- CN100397654C CN100397654C CNB2004100094344A CN200410009434A CN100397654C CN 100397654 C CN100397654 C CN 100397654C CN B2004100094344 A CNB2004100094344 A CN B2004100094344A CN 200410009434 A CN200410009434 A CN 200410009434A CN 100397654 C CN100397654 C CN 100397654C
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- present
- grid
- junction field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了一种结栅场效应晶体管，属于微电子半导体技术领域。该结栅场效应晶体管包括：源区、漏区、体以及控制栅，控制栅为掺杂的单晶硅，控制栅与体固定连接，形成P-N结。不同于传统的场效应晶体管的结构，即金属-绝缘层-半导体的结构，本发明去除了常规器件中的栅氧，实现了半导体-半导体结构，由于没有了栅氧的隔离，本发明器件的散热效能好，非常适合大规模高密度集成。特别对于双栅结栅场效应晶体管，由于体为正方形设计，故其器件结构为全对称结构，是基于完全相同的n型场效应晶体管和p型场效应晶体管。
Description
技术领域
本发明属于微电子半导体技术领域，具体涉及一种双栅结栅场效应晶体管。
背景技术
随着微电子技术的不断发展，电路集成的密度越来越大，器件的尺寸越来越小，集成的难度也越来越大。特别是经过近几十年的快速发展，微电子器件的尺寸已经进入到纳米量级。很多小尺寸下才会出现的效应严重威胁着器件的发展，进而影响整个微电子技术的进展。例如随着器件尺寸的不断缩小，制备高质量的薄层栅氧就是现在工艺无法逾越的困难。虽然出现了很多替代技术，比如高-K介质(Oates et al.，IEDM Tech.Dig.，pp.3.8.2.1-3.8.2.4，2003)，可以解决部分问题，但是高-K介质和整个工艺又不能有效的兼容，致使其离在工业界的广泛应用还有很大的距离。而且随着器件尺寸的缩小，器件的热电子效应也变得越来越严重，这不仅对栅氧有很大的损害，而且还不利于大规模集成。近几十年来，科研工作者不断提出新的器件结构，比如双栅器件，甚至是多栅器件(X.Huang，W.-C.Lee，C.Kuo，D.Hisamoto，L.Chang，J.Kedzierski，E.Anderson，H Takeuchi，Y-K.Choi， K.Asano，V.Subramanian，T.-J.King，J.Bokor，C.Hu，“Sub-50nm P-channel FinFET，”IEEE Trans.ElectronDevices，vol.48，pp.880-886，May 2001.)。然而所有这些结构都是基于最基本的金属-绝缘层-半导体的结构，其包括源区4、漏区4、体3和控制栅1，控制栅1为多晶硅栅，控制栅1和体3之间设有一层栅氧2，如图1所示。虽然这些器件结构的电学特性较为理想，但器件尺寸进一步缩小所带来的栅氧问题以及热电子效应的问题都没有能得到有效的解决。
发明内容
本发明克服了上述双栅场效应晶体管的结构缺陷，提供一种双栅结栅场效应晶体管，该场效应晶体管只有一个导电沟道位于体的中央，利用控制栅与体的耗尽作用实现器件的开通和关闭。
本发明的技术内容：一种双栅结栅场效应晶体管，包括：源区、漏区、体以及两个控制栅，两个控制栅分别与体直接连接，形成P-N结控制栅，控制栅采用掺杂的单晶硅，本场效应晶体管为完全对称结构，即n型和p型晶体管具有完全一样的器件结构。
控制栅掺杂浓度高于1×1020cm-3，掺杂效果为P+。
源漏区掺杂浓度大于1×1020cm-3，掺杂效果为N+。
体掺杂浓度可控制在1×1013cm-3～1×1017cm-3之间，掺杂效果为P--或N--。
本发明的技术效果：不同于传统的场效应晶体管的基本结构即金属-绝缘层-半导体的结构，本发明控制栅与体直接连接形成P-N结，实现了半导体-半导体这样的全新结构。在本发明中，去除了常规器件中的栅氧，因此本发明结构器件是一种耗尽型的工作模式。而且由于没有了栅氧的隔离，本发明器件的散热效能很好，适合于将来的大规模高密度集成。
本发明的双栅结栅场效应晶体管实际上一种耗尽型双栅器件，这种器件不同于常规的双栅器件的地方在于：在器件导通状态下，常规的双栅器件有两个导电沟道，分别位于体靠近控制栅的边缘；而本发明的耗尽型双栅器件，在导通状态下，只有一个导电沟道，位于体的中央。对于常规双栅器件来说，由于导电沟道位于体的两侧，那么体的表面对载流子的迁移率就会有很大的影响，从而会对器件的图4和图5分别给出了器件在关断(栅控电压为0伏)和导通(栅控电压为0.9伏)状态下体中的载流子的浓度分布图。在关断的情况下，由于控制栅与体之间形成的p-n结的耗尽作用，体内的载流子浓度特别低；相反，在器件导通的状态下，体内的载流子浓度就很高，而且在体的中央形成一个峰值，这正是所谓的导电沟道。
本发明双栅结栅场效应晶体管，由于控制栅和源漏区是完全对称的结构，所以对于体为正方形设计的本发明双栅结栅场效应晶体管来说，只要改变控制栅和源漏所接的电极，就可以分别实现n型双栅结栅场效应晶体管和p型双栅结栅场效应晶体管。这个特点给器件的制备工艺上带来了巨大的优势，节省了大量的成本，非常适合大规模集成。
附图说明
下面结合附图，对本发明做出详细描述。
图1为传统双栅场效应晶体管结构示意图；
图2为本发明双栅结栅场效应晶体管结构示意图；
1---多晶硅栅 2-栅氧 3-体 4---源漏区 5---掺杂的单晶硅栅
图3为本发明双栅结栅场效应晶体管的输入输出特性曲线；
图4为器件在开通状态时，体内载流子的分布；
图5为器件在关断状态下，体内载流子的分布；
图6为n型场效应晶体管向p型场效应晶体管转化的示意图；
图7为同一个双栅结栅场效应晶体管通过交换源漏和控制栅的电极实现的n型场效应晶体管向p型场效应晶体管的转移特性曲线。
具体实施实例
参考图2，本发明的双栅结栅场效应晶体管包括：源区4、漏区4、双控制栅5以及体3，体3为正方形，控制栅5为掺杂单晶硅，控制栅与体直接连接形成P-N结，体为正方形。从图上可以看出，本发明双栅结栅场效应晶体管是完全对称的结构，所以只要改变控制栅和源漏之间的接电极，就可以分别实现n型双栅结栅场效应晶体管和p型双栅结栅场效应晶体管。
本发明的双栅结栅场效应晶体管的具体实施实例，以体的边长为10nm为例，其具体设计结构参数如下：体的长度和宽度均为10nm，体为本征掺杂，掺杂浓度控制在1×1013cm-3～1×1017cm-3之间，掺杂效果为P--或N--；源漏区的长度为10nm，掺杂浓度为大于1×1020cm-3，掺杂效果为n+；两个控制栅的长度同为10nm，掺杂浓度为大于1×1020cm-3，掺杂效果为p+；由于源漏和控制栅同体的掺杂类型和浓度不尽相同，故在源漏与体以及控制栅与体分别之间形成n-p和p-n结，其中控制栅与体之间形成的p-n结可以通过p-n结的耗尽作用来实现对器件的关断作用。
根据上述双栅结栅场效应晶体管的设计参数，采用4英寸400微米厚的N型<100>单抛光单晶硅片，电阻率2-4Ωcm，制备本发明双栅结栅场效应晶体管的工艺过程及参数如下：
1、硅片清洗后进行氧化，二氧化硅的厚度为10nm-15nm，阈值调整注入，根据需要形成P-或N-区，掺杂浓度控制在1×1013cm-3～1×1017cm-3之间，然后淀积氮化硅80nm-100nm，刻蚀氮化硅形成第一个“工”字形的图形；
2、淀积氧化硅80-100nm，刻蚀氧化硅形成第二个“工”字形的图形，先后两个“工”字形的图形交叉形成十字状；
3、刻蚀氮化硅80-100nm，B+离子注入，退火后达到大于1.0×1020cm-3，在第一个“工”的两头形成P+掺杂区；
4、淀积120nm凝硅玻璃，磨平至氧化硅；
5、刻蚀氧化硅80-100nm，P+离子注入，退火后达到大于1.0×1020cm-3，在第二个“工”的两头掺杂形成N+掺杂区；
6、淀积凝硅玻璃1500-2000nm，形成钝化层；
7、开接触孔，金属布线；
8、淀积氧化硅保护层，进行封装。
针对此器件，应用以上的参数，在器件模拟器ISE中对其电学特性进行了模拟。模拟中采用流体动力学和量子效应模型；复合模型采用了SRH、Auger、Band2band和Avalanche模型；迁移率模型采用了doping dependence、Highfield saturation、Enormal和PhuMob模型。图3给出了在不同的沟道掺杂浓度情况下，本发明双栅结栅场效应晶体管的输入输出特性曲线。参考图3，在控制栅电压很低的时候，沟道被控制栅通过在控制栅与体之间形成的p-n结的耗尽作用来实现了对器件的关断作用，使器件的泄漏电流只有10-8A/μm.而随着控制栅压的不断增加，沟道被开通，器件的源漏电流超过了2×10-3A/μm。而且沟道掺杂的浓度对器件的性能的影响很小，可以被忽略不计。
另外，由于是全对称结构，只要对其源漏和控制栅的电极进行互换，就可以在同一个场效应晶体管上分别实现n型与p型双栅结栅场效应晶体管，如图6所示。图7给出了同一个双栅结栅场效应晶体管通过交换源漏和控制栅的电极实现的n型场效应晶体管向p型场效应晶体管的转移模拟结果，结果清楚地显示了n型场效应晶体管和p型场效应晶体管实现于同一个场效应晶体管的特点。
Claims (4)
1.一种双栅结栅场效应晶体管，包括：源区、漏区、体以及两个控制栅，其特征在于：两个控制栅分别与体直接连接，形成P-N结控制栅，控制栅采用掺杂的单晶硅，本场效应晶体管为完全对称结构，即n型和p型晶体管具有完全一样的器件结构。
2.如权利要求1所述的双栅结栅场效应晶体管，其特征在于：控制栅掺杂浓度高于1×1020cm-3，掺杂效果为P+。
3.如权利要求1或2所述的双栅结栅场效应晶体管，其特征在于：源漏区掺杂浓度为大于1×1020cm-3，掺杂效果为N+。
4.如权利要求1或2所述的双栅结栅场效应晶体管，其特征在于：体掺杂浓度控制在1×1013cm-3～1×1017cm-3之间，掺杂效果为P--或N--。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100094344A CN100397654C (zh) | 2004-08-17 | 2004-08-17 | 双栅结栅场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100094344A CN100397654C (zh) | 2004-08-17 | 2004-08-17 | 双栅结栅场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1599075A CN1599075A (zh) | 2005-03-23 |
| CN100397654C true CN100397654C (zh) | 2008-06-25 |
Family
ID=34662481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100094344A Expired - Fee Related CN100397654C (zh) | 2004-08-17 | 2004-08-17 | 双栅结栅场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100397654C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107293584B (zh) * | 2017-07-10 | 2020-04-24 | 东南大学 | 面向物联网的具有热电转换功能的砷化镓基hbt器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3538399A (en) * | 1968-05-15 | 1970-11-03 | Tektronix Inc | Pn junction gated field effect transistor having buried layer of low resistivity |
| EP0299185A2 (en) * | 1987-07-15 | 1989-01-18 | International Business Machines Corporation | Thin film field effect transistor |
| US6727546B2 (en) * | 2000-11-13 | 2004-04-27 | Advanced Micro Devices, Inc. | Self-aligned triple gate silicon-on-insulator (SOI) device |
-
2004
- 2004-08-17 CN CNB2004100094344A patent/CN100397654C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3538399A (en) * | 1968-05-15 | 1970-11-03 | Tektronix Inc | Pn junction gated field effect transistor having buried layer of low resistivity |
| EP0299185A2 (en) * | 1987-07-15 | 1989-01-18 | International Business Machines Corporation | Thin film field effect transistor |
| US6727546B2 (en) * | 2000-11-13 | 2004-04-27 | Advanced Micro Devices, Inc. | Self-aligned triple gate silicon-on-insulator (SOI) device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1599075A (zh) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100431154C (zh) | 半导体集成电路器件及其制造方法 | |
| CN101667595B (zh) | 半导体装置 | |
| CN102214684B (zh) | 一种具有悬空源漏的半导体结构及其形成方法 | |
| CN101916776B (zh) | 具有bts结构的soimos器件及其制作方法 | |
| CN102832133A (zh) | 在体硅上制备独立双栅FinFET的方法 | |
| CN104810405B (zh) | 一种隧穿场效应晶体管及制备方法 | |
| CN109950256A (zh) | 改善fdsoi pmos结构且提高mos器件性能的方法 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN100397654C (zh) | 双栅结栅场效应晶体管 | |
| CN102664166B (zh) | 一种cmos器件及其制作方法 | |
| CN102214682A (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN104576721A (zh) | 一种具有电场集中效果增强开态电流的隧穿场效应晶体管 | |
| WO2018068406A1 (zh) | 一种双栅InGaAs沟道的PMOS场效应晶体管 | |
| CN106057902A (zh) | 一种高性能mosfet及其制造方法 | |
| CN103531592A (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN101901837A (zh) | 一种栅控pn场效应晶体管及其控制方法 | |
| CN103700581A (zh) | 一种制作金属与n型半导体锗源漏接触的方法 | |
| CN100561752C (zh) | 一种准双栅mos晶体管的制备方法 | |
| CN102738161B (zh) | 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法 | |
| CN104282750A (zh) | 主辅栅分立控制u形沟道无掺杂场效应晶体管 | |
| CN105390531B (zh) | 一种隧穿场效应晶体管的制备方法 | |
| CN102790052B (zh) | 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法 | |
| CN105355660A (zh) | 一种隧穿场效应晶体管及其制造方法 | |
| Kang et al. | Reduction of kink effect of poly-Si TFT with bottom field plate by dispersing current density technique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Free format text: FORMER OWNER: BEIJING UNIV. Effective date: 20101129 Owner name: BEIJING UNIV. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100871 NO.5, YIHEYUAN ROAD, HAIDIAN DISTRICT, BEIJING TO: 201203 NO.18, ZHANGJIANG ROAD, PUDONG NEW DISTRICT, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20101129 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Peking University Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5 Patentee before: Peking University |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080625 Termination date: 20180817 |