CN100382292C - 电子装置的焊接垫结构 - Google Patents

电子装置的焊接垫结构 Download PDF

Info

Publication number
CN100382292C
CN100382292C CNB200610101973XA CN200610101973A CN100382292C CN 100382292 C CN100382292 C CN 100382292C CN B200610101973X A CNB200610101973X A CN B200610101973XA CN 200610101973 A CN200610101973 A CN 200610101973A CN 100382292 C CN100382292 C CN 100382292C
Authority
CN
China
Prior art keywords
layer
metal
pad structure
insulating barrier
welding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200610101973XA
Other languages
English (en)
Other versions
CN1889257A (zh
Inventor
林筱筑
李胜源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB200610101973XA priority Critical patent/CN100382292C/zh
Publication of CN1889257A publication Critical patent/CN1889257A/zh
Application granted granted Critical
Publication of CN100382292C publication Critical patent/CN100382292C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示一种电子装置的焊接垫结构，其藉由改变多层焊接垫中上下层金属层的面积比率，以降低寄生电容并同时维持焊接垫结构的坚固性。所述焊接垫结构包括：一绝缘层、一顶层金属层、以及一金属层。绝缘层设置于一衬底上。顶层金属层，设置于绝缘层上。金属层设置于顶层金属层下方的绝缘层内，并经由穿过绝缘层的至少一导电插塞而与顶层金属层电连接，其中金属层的外型相同于顶层金属层且该顶层金属层的面积为该金属层的1.8至4倍。

Description

电子装置的焊接垫结构
技术领域
本发明涉及一种集成电路的制造，特别是有关于一种焊接垫(bondingpad)设计，以降低寄生电容(parasitic capacitance)。
背景技术
随着半导体技术的提升，装置尺寸不断缩小以增加集成电路的集成度。而由于装置尺寸的缩小，早期微小的技术问题如今却被突显出来。举例而言，例如焊接垫(bonding pad)与接线之间的连接深深地影响装置的可靠度。
图1绘示出一现有的焊接垫。一金属垫14形成于一绝缘层12上，并藉由绝缘层12中的导电插塞(未绘示)而与其下方衬底10中或衬底10上的装置(未绘示)电连接。绝缘层12通常使用低介电常数材料，以降低绝缘层12与其中的金属层及内连线(interconnect)所引起的时间延迟(RC delay)效应。然而，当接线16附贴于焊接垫14时，焊接垫14会承受较大的应力。因此，机械强度较差的低介电常数材料层容易使焊接垫14自绝缘层12剥离。
为了解决上述问题，有人提出了多层焊接垫结构，如图2所示。多层焊接垫结构包括一位于绝缘层22上的顶层金属层28以及位于绝缘层22中的金属叠层24及26与连接金属层24、26及28的导电插塞23及25，其中金属叠层24及26与顶层金属层28具有相同的外型与平面尺寸。同样地，多层焊接垫结构藉由绝缘层22中的导电插塞(未绘示)而与其下方衬底20中或衬底20上的装置(未绘示)电连接。由于多层焊接垫结构相较于单一焊接垫而言可承受较大的应力，故当接线30附贴于多层焊接垫结构时较不容易使顶层金属层28自绝缘层22剥离。然而，相较于单一焊接垫而言，多层焊接垫结构与衬底之间的距离较近。因此，焊接垫与衬底之间所产生的寄生电容较大而使得高速、高频的集成电路效能降低。
为了解决上述的问题，有必要发展新的焊接垫结构，以降低寄生电容并同时维持焊接垫结构的坚固性。
发明内容
有鉴于此，本发明提供一种电子装置的焊接垫结构，其藉由改变多层焊接垫中上下层金属层的面积比率，以降低寄生电容并同时维持焊接垫结构的坚固性。
根据上述的目的，本发明提供一种集成电路的焊接垫结构，其包括：一绝缘层、一顶层金属层、一第一金属层以及一第二金属层。绝缘层设置于一衬底上。顶层金属层，设置于绝缘层上。第一金属层设置于顶层金属层下方的绝缘层内，并经由穿过绝缘层的至少一第一导电插塞而与顶层金属层电连接，其中第一金属层的外型相同于顶层金属层且该顶层金属层的面积为该第一金属层的1.8至4倍。第二金属层设置于该第一金属层下方的该绝缘层内，并经由穿过该绝缘层的至少一第二导电插塞而与该第一金属层电连接。
根据上述的目的，本发明提供一种焊接垫结构，其用于芯片，其至少包括：多个金属层；以及多个导电插塞层。其中，每二个相邻的金属层之间有一个导电插塞层。除此，该些金属层中至少有二个金属层，对相邻的二个金属层，上层金属层的区域面积是下层金属层的区域面积的1.8至4倍。
附图说明
图1绘示出现有的焊接垫剖面示意图；
图2绘示出现有的焊接垫剖面示意图；
图3A绘示出一根据本发明实施例的电子装置的焊接垫结构平面示意图；
图3B绘示出沿图3A中3B-3B线的剖面示意图；
图4绘示出一根据本发明另一实施例的电子装置的焊接垫结构平面示意图。
附图标记说明
现有
10、20～衬底；12、22～绝缘层；14～焊接垫；16、30～接线；24、26、28～金属层；23、25～导电插塞。
本发明
100～衬底；102～绝缘层；103～导电插塞；104～金属层；105～导电插塞；106～金属层；108～顶层金属层。
具体实施方式
以下配合图3A及3B说明本发明实施例的电子装置的焊接垫结构，其中图3A绘示出焊接垫结构平面示意图，而图3B绘示出沿图3A中3B-3B线的剖面示意图。
在图3B中，焊接垫结构包括：一绝缘层102、一顶层金属层108、一金属层106以及一金属层104。绝缘层102设置于一衬底100上。此处，衬底100可为硅衬底或其它半导体衬底。衬底100中可包含各种不同的元件，例如晶体管、电阻、及其它公知的半导体元件。再者，衬底100亦可包含层间介电(inter-layer dielectric，ILD)层或金属层间介电(Inter-metal dielectric，IMD)层。此处为了简化图式，仅以一平整衬底表示之。
在发明的实施例中，绝缘层102可由至少一个金属层间介电层或层间介电层所构成。换句话说，绝缘层102可视为一整体的绝缘层，或可视为由多个绝缘层所构成。
应注意的是，一般而言，绝缘层102可为低介电(low-k)材料，例如氟硅玻璃(FSG)或有机硅酸盐玻璃(OSG)，以提供较低的RC时间常数(电阻-电容)。
顶层金属层108，例如铜金属、铝金属、或其合金，设置于绝缘层102上。金属层106，例如铜金属、铝金属或其合金，设置于顶层金属层108下方的绝缘层102内。其中，金属层106与顶层金属层108之间的绝缘层102中可设置至少一导电插塞105，用以电连接金属层106与顶层金属层108并作为顶层金属层108的支撑物。
在本实施例中，金属层106的外型相同于顶层金属层108且平面尺寸较其为小，如图3A所示。需注意的是，顶层金属层108与金属层106的平面尺寸差异在设计时，应考虑焊接垫结构的坚固性规格。举例而言，顶层金属层108与金属层106的外型为矩型、五边型、六边型或其它多边型。再者，顶层金属层108的面积约为金属层106的1.8至4倍。如此一来，由于底层金属层106的面积小于顶层金属层108，相较于每层面积相同的多层焊接垫结构而言，可降低焊接垫与衬底100之间的寄生电容。
另外，金属层104，例如铜金属、铝金属、或其合金，可选择性地设置于金属层106下方的绝缘层102内。其中，金属层104与金属层106之间的绝缘层102中可设置至少一导电插塞103，用以电连接金属层104与金属层106并作为顶层金属层108及金属层106的支撑物。再者，导电插塞105可对准或不对准下方的导电插塞103。
应注意的是，若绝缘层内具有导电插塞，则此层亦可称为一导电插塞层，而此导电插塞层内有绝缘材料，以隔离不同的导电插塞。
同样地，在本实施例中，金属层104的外型相同于金属层106且平面尺寸较其为小，而形成倒梯型的多层焊接垫结构，如图3B所示。同样地，金属层104与金属层106的平面尺寸差异在设计时，应考虑焊接垫结构的坚固性规格。举例而言，金属层106的面积约为金属层104的1.8至4倍。如此一来，可进一步降低焊接垫与衬底100之间的寄生电容。
在其它实施例中，金属层104的外型及平面尺寸相同于金属层106，如图4所示。亦即，顶层金属层108的面积约为金属层106及金属层104的1.8至4倍。
亦即，金属层平面尺寸的设计原则可为：(1)顶层金属层具有最大的平面面积；(2)上层金属层平面面积是下层金属层平面面积的1.8至4倍。
然而，当焊接垫结构的金属层数大于三层时，顶层金属层仍具有最大的平面面积，但在顶层金属层以下，只要有一层金属层平面面积是另一层金属层平面面积的1.8至4倍即可。
相较于现有单一焊接垫而言，本发明的倒梯型多层焊接垫结构具有较佳的坚固性，其可避免线焊期间，顶层金属层108自绝缘层102剥离，进而增加装置的可靠度。再者，相较于具有相同尺寸及外型的现有多层焊接垫结构而言，本发明的倒梯型多层焊接垫结构具有较低的寄生电容，故可改善高速、高频的集成电路的效能。
应注意的是，本发明实施例所述的电子装置，其为制作在半导体晶片上的集成电路。此集成电路可具有一个电子元件，例如：CMOS晶体管、二极管、电阻、或电容，而此集成电路亦可具有许多电子元件，以构成电路。换句话说，本发明实施例所述的焊接垫结构，其可用于半导体芯片(chip)。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域内的技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定者为准。

Claims (8)

1.一种集成电路的焊接垫结构，包括：
一衬底；
一绝缘层，设置于该衬底上；
一顶层金属层，设置于该绝缘层上；
一第一金属层，设置于该顶层金属层下方的该绝缘层内，并经由穿过该绝缘层的至少一第一导电插塞而与该顶层金属层电连接，其中该顶层金属层的面积为该第一金属层的1.8至4倍；以及
一第二金属层，设置于该第一金属层下方的该绝缘层内，并经由穿过该绝缘层的至少一第二导电插塞而与该第一金属层电连接。
2.如权利要求1所述的集成电路的焊接垫结构，其中该第二金属层的平面尺寸小于该第一金属层的平面尺寸。
3.如权利要求2所述的集成电路的焊接垫结构，其中该第一金属层的面积为该第二金属层的1.8至4倍。
4.如权利要求1所述的集成电路的焊接垫结构，其中该第二金属层的平面尺寸等于该第一金属层的平面尺寸。
5.一种集成电路的焊接垫结构，包括：
多个金属层；以及
多个导电插塞层，其中每二个相邻的金属层之间有一个导电插塞层；
其中，该些金属层中至少有二个金属层，对相邻的二个金属层，上层金属层的区域面积是下层金属层的区域面积的1.8至4倍。
6.如权利要求5所述的集成电路的焊接垫结构，其中最上层的金属层，其一侧是露出芯片外。
7.如权利要求5所述的集成电路的焊接垫结构，其中该导电插塞层具有至少一个导电插塞。
8.如权利要求5所述的集成电路的焊接垫结构，其中在所有金属层中，最上层金属层具有最大的区域面积。
CNB200610101973XA 2006-07-18 2006-07-18 电子装置的焊接垫结构 Active CN100382292C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200610101973XA CN100382292C (zh) 2006-07-18 2006-07-18 电子装置的焊接垫结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200610101973XA CN100382292C (zh) 2006-07-18 2006-07-18 电子装置的焊接垫结构

Publications (2)

Publication Number Publication Date
CN1889257A CN1889257A (zh) 2007-01-03
CN100382292C true CN100382292C (zh) 2008-04-16

Family

ID=37578520

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610101973XA Active CN100382292C (zh) 2006-07-18 2006-07-18 电子装置的焊接垫结构

Country Status (1)

Country Link
CN (1) CN100382292C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021978B (zh) * 2011-09-22 2015-02-04 上海华虹宏力半导体制造有限公司 集成电路芯片上供封装的焊垫结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030148558A1 (en) * 2000-04-20 2003-08-07 Masaharu Kubo Integrated circuit and method of manufacturing thereof
CN1499625A (zh) * 2002-11-04 2004-05-26 矽统科技股份有限公司 铜双镶嵌内连线的焊垫及其制造方法
US20040195660A1 (en) * 2003-03-27 2004-10-07 Shin-Etsu Chemical Co., Ltd. Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030148558A1 (en) * 2000-04-20 2003-08-07 Masaharu Kubo Integrated circuit and method of manufacturing thereof
CN1499625A (zh) * 2002-11-04 2004-05-26 矽统科技股份有限公司 铜双镶嵌内连线的焊垫及其制造方法
US20040195660A1 (en) * 2003-03-27 2004-10-07 Shin-Etsu Chemical Co., Ltd. Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device

Also Published As

Publication number Publication date
CN1889257A (zh) 2007-01-03

Similar Documents

Publication Publication Date Title
CN100463154C (zh) 接合垫结构及其形成方法
US20200006183A1 (en) Multi-Layer Passivation Structure and Method
US8378495B2 (en) Integrated circuit (IC) having TSVS with dielectric crack suppression structures
US7301240B2 (en) Semiconductor device
CN100466254C (zh) 半导体器件和mim电容器
US6650010B2 (en) Unique feature design enabling structural integrity for advanced low K semiconductor chips
US8779591B2 (en) Bump pad structure
US11380639B2 (en) Shielding structures
JP4946436B2 (ja) 半導体装置及びその製造方法
US7518243B2 (en) Semiconductor device with multilayer interconnection structure
JP2004311930A (ja) 多層配線を含む半導体装置およびその製造方法
US7470994B2 (en) Bonding pad structure and method for making the same
CN101789390A (zh) 硅导通孔的制造方法与硅导通孔结构
CN104167404A (zh) 集成电路芯片
US8044482B2 (en) Semiconductor device
US20110101531A1 (en) Thermo-mechanical stress in semiconductor wafers
US8643139B2 (en) Semiconductor device
US20080100408A1 (en) Inductor structure
US20070152332A1 (en) Single or dual damascene via level wirings and/or devices, and methods of fabricating same
CN101552247B (zh) 集成电路结构
CN100382292C (zh) 电子装置的焊接垫结构
US7772701B2 (en) Integrated circuit having improved interconnect structure
KR20100033711A (ko) 배선 구조, 이를 갖는 반도체 소자 및 반도체 소자의 제조 방법
US11640950B2 (en) Semiconductor chip and semiconductor package
CN103956330A (zh) 用于集成电路及类似物的侧堆叠互连

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant