CN100382203C - 薄膜电阻的制造方法 - Google Patents
薄膜电阻的制造方法 Download PDFInfo
- Publication number
- CN100382203C CN100382203C CNB031500595A CN03150059A CN100382203C CN 100382203 C CN100382203 C CN 100382203C CN B031500595 A CNB031500595 A CN B031500595A CN 03150059 A CN03150059 A CN 03150059A CN 100382203 C CN100382203 C CN 100382203C
- Authority
- CN
- China
- Prior art keywords
- film
- manufacture method
- protective layer
- film resistor
- resistive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
本发明公开了一种薄膜电阻的制造方法,其特征在于:利用印刷形成于一电阻膜上的第一保护层来作为电阻膜蚀刻时的掩蔽,以形成电阻膜的图案,且后续第一保护层可用来保护电阻膜而无须移除,以达到简化制造流程与提高薄膜电阻良率的功效。
Description
技术领域
本发明涉及一种薄膜电阻的制造方法,特别是涉及一种利用不需移除的保护层来作为掩蔽(Mask)以定义电阻膜图案的薄膜电阻的制造方法。
背景技术
电阻可分为线圈电阻、非线圈电阻二大类,而非线圈电阻(晶片电阻)因其尺寸小、重量轻、成本低、叁数范围大,且适用性广,因此目前为业界生产量和使用量最多的一种电阻元件。晶片电阻依制造方法可分为薄膜电阻与厚膜电阻两种。
如台湾第86113162号专利案所揭露,厚膜电阻的电阻膜是利用网框印刷在陶瓷基板上,再经由干燥、高温(如900℃)烧结等制程而成。电阻膜厚约5到10μm以上且其材质为由玻璃和导电粒子混合而成的电阻胶。
然而,由于厚膜电阻的电阻膜以印刷方式形成,电阻膜的厚度容易不均,且因电阻胶扩散与烧结温度的变异影响,致使厚膜电阻的电阻值变化较大。尤其在一旦应用于高频环境时,因厚膜电阻的电阻膜孔隙率高、结构松散,导致高频讯号损耗(lost)较大,所以并不适用于高频范围。
薄膜电阻的电阻膜是采用的诸如溅镀(Sputter Deposition)或蒸镀(Evaporation)之类的物理气相沉积技术(Physical Vapor Deposition,PVD)、或者化学气相沉积技术(Chemical Vapor Deposition,CVD)等半导体制程生成。由于这些半导体制程不像网版印刷具有区域选择性的镀膜特性,所需图案通常需要经由事后的光微影蚀刻(Photo Lithography)技术来形成。详细来说,在薄膜电阻的电阻膜上覆盖抗光蚀剂,并搭配光罩曝光、显影,以定义电阻膜的图案、并以显影的抗光蚀剂作为遮罩,以便对抗光蚀剂底下的电阻膜进行选择生蚀刻,把未被抗光蚀剂覆盖及保护的部分以化学反应或物理作用去除,以转移光罩图案于电阻膜上。最后,把抗光蚀剂由电阻膜上剥除(Strip),再依序形成保护层、端面电极来构成薄膜电阻。
相较于需要高温烧结的厚膜电阻制程,薄膜电阻制程多可控制于400℃的温度以下,其薄膜成份易于控制、电阳温度系数(TCR)稳定与厚度的均匀性可控制在5%以下。此外,在高频应用方面,薄膜电阻的电阻膜可依靶材的选择而镀出高纯度且致密的电阻膜,致使高频损耗甚低于厚膜电阻,而适合应用于高频范围。
由于薄膜电阻的图案是利用微影形成,且需剥离抗光蚀剂才能进行后续处理。然而去除抗光蚀剂时,可能发生去除不完全,去除过当而不慎除去部分电阻膜,及去除抗光蚀剂膜后,电阻膜暴露于常温室内环境而遭微尘污染或部分被氧化的情况发生,薄膜电阻的电气特性可能因此发生变化,甚而导致不良品的产生。
因此,若能利用其他方式取代抗光蚀剂来界定出薄膜电阻的图案,当可省除剥离抗光蚀剂时可能带来的缺憾,进而可达到提高薄膜电阻良率的功效。
发明内容
本发明的目的是在于提供一种薄膜电阻的制造方法,利用不需移除的第一保护层来作为掩蔽以定义电阻膜图案,以达到提高良率与简化制造流程的功效。
本发明的薄膜电阻的制造方法,其特征在于包括以下步骤:
步骤A)在一绝缘基板的上表面形成两分别位于该绝缘基板两端的主电极;
步骤B)以薄膜沉积方式形成一电阻膜于前述绝缘基板的上表面;
步骤C)以印刷方式于前述的电阻膜上形成一第一保护层,该第一保护层是至少遮罩位于该等主电极间的电阻膜并使位于该等主电极上的邻近端侧的部分电阻膜裸露;
步骤D)以该第一保护层作为掩蔽,移除该裸露部分的电阻膜;及
步骤E)形成两端面电极于前述步骤的绝缘基板的两端部并分别遮蔽该对应的主电极。
本发明的优点是,有别以往薄膜电阻利用需移除的抗光蚀剂来作为掩蔽,本发明利用具区域选择性、且无须移除的第一保护层作为掩蔽而蚀刻电阻膜。不只因省略移除抗光蚀剂步骤而简化制造流程,并且因省略此去抗光蚀剂步骤,随之免除抗光蚀剂移除过当或移除不全对电阳膜特性产生的不良影响,更持续令电阻膜与外界的隔绝,确保其不被氧化,使本发明的电阻膜特性较为稳定,进而可达到提高良率的功效。
下面结合附图及具体实施方式对本发明进行详细说明:
附图说明
图1是本发明薄膜电阻的制造方法较佳实施例的流程图;
图2是图1实施例中形成电极于绝缘基板表面的制程剖视示意图;
图3是图1实施例中形成电阻膜于绝缘基板上的制程剖视示意图;
图4是图1实施例中形成第一保护层于电阻膜上的制程剖视示意图;
图5是图1实施例中蚀刻电阻膜的制程剖视示意图;
图6是图1实施例中电阻值修整的制程剖视示意图;
图7是图6的电阻值修整制程的俯视示意图;
图8是图1实施例中形成第二保护层的制程剖视示意图;及
图9是图1实施例中形成端面电极的制程剖视示意图。
具体实施方式
在下文的实施例中为方便说明,选择以单一薄膜电阻来说明,然而熟习该项技艺者当知,实际制造时可于大型绝缘基板上形成多数个呈矩阵排列的薄膜电阻。
参阅图1,本发明薄膜电阻的制造方法较佳实施例的制造流程。为让本实施例更易被了解,下文中一并配合图2~图9来说明本实施例的制造流程。
首先,步骤11是于一绝缘基板2的表面形成电极。如图2,分别于绝缘基板2上表面21的两端形成两主电极31。另外,本例更可于绝缘基板2的下表面22两端形成两下面电极32,供使用表面安装技术(Surface Mount Technology,SMT)方式接合于印刷电路板(PCB)上。在本实施例中,绝缘基板2为氧化铝(Al2O3)陶瓷绝缘基板,主电极31与下面电极32利用网版印刷方式形成,且为导电糊胶(conductor paste)烧结而成,例如银胶。
其次在步骤12,如图3,利用薄膜沉积于绝缘基板2的上表面21形成一电阻膜4。由于薄膜沉积无区域选择的特性,因而电阻膜4覆盖于绝缘基板2上表面21的裸露部分与两主电极31上。本例的电阻膜4可利用溅镀(Sputter Deposition)来形成且为钛钨合金(TiW)与锰铜合金(MnCu)所形成的多层薄膜。然而,熟习该项技艺者当知,电阻膜4也可利用诸如蒸镀(Evaporation)之类的其他种物理气相沉积技术(PVD)、或者化学气相沉积技术(CVD)来形成,而电阻膜4的材质可只为钛钨合金与锰铜合金的一种,或者其他种类的电阻材料,并不应受限于本实施例的说明。
随后在步骤13,如图4,利用网板印刷于欲保留的特定区域的电阻膜4上,形成第一保护层51。本例的第一保护层51形成于两主电极31间和两主电极31上内侧部分(即与位于两主电极31间的电阻膜4相接的部分)的电阻膜4上,而其材质为环氧树脂(Epoxy)。相较于以往抗光蚀剂需经曝光、显影的繁冗步骤,始能定义电阻膜的图案,在本例中,由于网板印刷具有区域选择性,所以第一保护层51可直接形成于欲保留的电阻膜4上,并让欲移除的电阻膜4保持裸露,即可轻松定义电阻膜4的图案,使本案明确简化习知技术的繁琐流程。
紧接着在步骤14中,如图5所示,以第一保护层51作为掩蔽(Mask),利用蚀刻(Etching)移除电阻膜4中裸露部分(即电阻膜4中位于主电极31上的外侧部分),以把第一保护层51的图案转移至电阻膜4,形成电阻膜4的图案。举例来说,电阻膜4中的钛钨合金,可在温度23℃±2℃下利用H2O2进行蚀刻,至于电阻膜4中的锰铜合金,可在温度23℃±2℃下利用FeCl3+HCl进行蚀刻。在步骤14形成电阻膜4的图案后,不同于以往薄膜电阻的抗光蚀剂,第一保护层51无须移除,进而可防止因去抗光蚀剂所产生的电阻膜4污染或氧化、抗光蚀剂去除不全、不慎移除电阻膜4等情况发生,使电阻膜4的特性相较于以往薄膜电阻更为稳定,以达到提高良率的功效。
而后配合图6与图7,在步骤15中,为让电阻膜4的电阻值符合需要标准,会执行电阻值修整(Trimmer),即利用诸如激光之类的设备来于电阻膜4上形成微调沟41,以微调电阻值为标准电阻值。
其次,在步骤16中,如图8,利用网板印刷一包覆第一保护层51与电阻膜4的第二保护层52,以保护第一保护层51与电阻膜4。第二保护层52的材质为环氧树脂。
最后,在步骤17中,如图9,利用诸如滚镀之类的电镀方式于绝缘基板2的两端部形成两端面电极6。在本实施例中,在电镀上端面电极6前更于绝缘基板2的两端侧镀上一层端面导电膜61,而后始于主电极31、端面导电膜61与下面电极32上镀上端面电极6,以形成两夹置于绝缘基板2的两端部的平置U字型电极。本例的端面电极6是依序电镀铜(Cu)、镍(Ni)与锡(Sn)的多层合金。
Claims (10)
1.一种薄膜电阻的制造方法,其特征在于包括以下步骤:
步骤A)在一绝缘基板的上表面形成两分别位于该绝缘基板两端的主电极;
步骤B)以薄膜沉积方式形成一于前述步骤中绝缘基板上表面的电阻膜;
步骤C)以印刷方式于前述步骤的电阻膜上形成一第一保护层,该第一保护层是至少遮罩位于该等主电极间的电阻膜并使位于该等主电极上的邻近端侧的部分电阻膜裸露;
步骤D)以该第一保护层作为掩蔽来移除该裸露部分的电阻膜;及
步骤E)形成两端面电极于前述步骤的绝缘基板的两端部并分别遮蔽该对应的主电极。
2.如权利要求1所述的薄膜电阻的制造方法,其特征在于:该步骤A)更于该绝缘基板的下表面形成分别位于该绝缘基板两端的下面电极。
3.如权利要求1所述的薄膜电阻的制造方法,其特征在于:该薄膜电阻的制造方法更包括一位于步骤D)与E)间的步骤F),是修整该电阻膜,以调整该薄膜电阻的电阻值。
4.如权利要求3所述的薄膜电阻的制造方法,其特征在于:该步骤F)是以激光光束来修整该电阻膜。
5.如权利要求3所述的薄膜电阻的制造方法,其特征在于:该薄膜电阻的制造方法更包括一位于该步骤F)与步骤E)间的步骤G),形成一包覆该第一保护层的第二保护层。
6.如权利要求5所述的薄膜电阻的制造方法,其特征在于:该步骤G)是以印刷方式形成该第二保护层。
7.如权利要求5所述的薄膜电阻的制造方法,其特征在于:该第二保护层的材质为环氧树脂。
8.如权利要求1所述的薄膜电阻的制造方法,其特征在于:该步骤E)是以电镀方式形成两端面电极于该绝缘基板上。
9.如权利要求1所述的薄膜电阻的制造方法,其特征在于:该步骤D)是以蚀刻方式移除该电阻膜的裸露部分。
10.如权利要求1所述的薄膜电阻的制造方法,其特征在于:该第一保护层的材质为环氧树脂。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031500595A CN100382203C (zh) | 2003-07-31 | 2003-07-31 | 薄膜电阻的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031500595A CN100382203C (zh) | 2003-07-31 | 2003-07-31 | 薄膜电阻的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1581370A CN1581370A (zh) | 2005-02-16 |
CN100382203C true CN100382203C (zh) | 2008-04-16 |
Family
ID=34579777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031500595A Expired - Fee Related CN100382203C (zh) | 2003-07-31 | 2003-07-31 | 薄膜电阻的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100382203C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI447746B (zh) * | 2012-05-11 | 2014-08-01 | Ta I Technology Co Ltd | 電流感測元件之製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4996531B2 (ja) | 2008-04-23 | 2012-08-08 | 富士通コンポーネント株式会社 | 座標検出装置 |
JP5307447B2 (ja) * | 2008-05-19 | 2013-10-02 | 富士通コンポーネント株式会社 | 座標検出装置の製造方法 |
CN102314978A (zh) * | 2011-06-24 | 2012-01-11 | 贵州大学 | 高性能薄膜电阻及其制备方法 |
CN102592764B (zh) * | 2012-03-20 | 2014-08-06 | 哈尔滨工程大学 | 轮辐式多单元热敏电阻的制备方法及轮辐式多单元热敏电阻 |
US9681536B1 (en) | 2016-08-28 | 2017-06-13 | Unimicron Technology Corp. | Package substrate and method for fabricating the same |
CN108826065A (zh) * | 2018-07-31 | 2018-11-16 | 江门黑氪光电科技有限公司 | 一种采用膜电阻led灯带的制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5976944A (en) * | 1997-02-12 | 1999-11-02 | Harris Corporation | Integrated circuit with thin film resistors and a method for co-patterning thin film resistors with different compositions |
US6117789A (en) * | 1999-04-02 | 2000-09-12 | United Microelectronics Corp. | Method of manufacturing thin film resistor layer |
-
2003
- 2003-07-31 CN CNB031500595A patent/CN100382203C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5976944A (en) * | 1997-02-12 | 1999-11-02 | Harris Corporation | Integrated circuit with thin film resistors and a method for co-patterning thin film resistors with different compositions |
US6117789A (en) * | 1999-04-02 | 2000-09-12 | United Microelectronics Corp. | Method of manufacturing thin film resistor layer |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI447746B (zh) * | 2012-05-11 | 2014-08-01 | Ta I Technology Co Ltd | 電流感測元件之製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1581370A (zh) | 2005-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI394175B (zh) | 電阻器及其製造方法 | |
CN101276693B (zh) | 电子元件的制备方法 | |
US2834723A (en) | Method of electroplating printed circuits | |
CN100382203C (zh) | 薄膜电阻的制造方法 | |
CN101636808B (zh) | 芯片熔丝及其制造方法 | |
TW201025529A (en) | Substrate structure and manufacturing method thereof | |
JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
US7005722B2 (en) | RC terminator and production method therefor | |
CN110400741B (zh) | 一种lcp柔性基板无源阻容元件的制备方法 | |
JP2007258714A (ja) | 高温工程に適した絶縁構造体及びその製造方法 | |
CN107111408B (zh) | 导电性基板及导电性基板的制造方法 | |
TWI237898B (en) | A thin film resistance manufacturing method | |
US3487522A (en) | Multilayered thin-film intermediates employing parting layers to permit selective,sequential etching | |
JP2007165085A (ja) | チップ型ヒューズ素子の製造方法 | |
US6784618B2 (en) | Glass plate provided with electrodes made of a conducting material | |
US7100270B2 (en) | Method of fabricating a thin film integrated circuit with thick film resistors | |
JPH0950901A (ja) | チップ電子部品とその製造方法 | |
JP2006019323A (ja) | 抵抗組成物、チップ抵抗器及びその製造方法 | |
US20230360825A1 (en) | Temperature sensor and method for producing a temperature sensor of this kind | |
JPH06224538A (ja) | セラミックス回路基板の製造方法 | |
DE1925760C (de) | Verfahren zum Herstellen gemusterter dünner Schichten aus Metall oder Metallverbindungen durch Vakuumaufdampfen oder Kathodenzerstäuben | |
US20060024901A1 (en) | Method for fabricating a high-frequency and high-power semiconductor module | |
WO2001056086A1 (en) | Rc terminator and production method therefor | |
JPS60161686A (ja) | 薄膜非線形素子の製造方法 | |
JPH04249379A (ja) | 光起電力装置およびその製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080416 Termination date: 20120731 |