CN100375946C - 装置识别 - Google Patents
装置识别 Download PDFInfo
- Publication number
- CN100375946C CN100375946C CNB2004800196825A CN200480019682A CN100375946C CN 100375946 C CN100375946 C CN 100375946C CN B2004800196825 A CNB2004800196825 A CN B2004800196825A CN 200480019682 A CN200480019682 A CN 200480019682A CN 100375946 C CN100375946 C CN 100375946C
- Authority
- CN
- China
- Prior art keywords
- data
- bus
- identity
- data processing
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
- G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
Abstract
一种能够在系统中工作的数据处理装置,在该系统中,两个或多个装置(11、12、13、14)由数据总线(10)连接以便在其间进行通信传输,数据总线具有两条或多条数据线(15),并且该装置具有:两个或多个数据总线连接器(40、41、42),每个数据总线连接器用于连接到数据总线的相应数据线;身份获得单元,其能够运行于该装置的第一工作模式下,以接收通过数据总线发送的数据,并且根据在第一工作模式期间在数据总线连接器上接收具有预定格式的一个或多个数据字的各比特的顺序,确定该装置的身份并将该身份存储在该装置的身份存储器中;以及数据处理单元,其能够运行于该装置的第二工作模式下,以处理通过总线发送并将存储在身份存储器中的身份指定为目的地的通信数据。
Description
技术领域
本发明涉及互连装置的识别,尤其涉及电路板上互连的电子装置的识别。
背景技术
图1示出电路板6上互连的三个集成电路装置1、2、3。这些装置通过形成总线4的电导线互连。电导线可以是电线和/或导电条(conductive strip)。总线4包括地址线、数据线和控制线。
当集成电路装置1、2、3之一想对这些装置中的另外一个装置进行数据读取或写入时,它通过总线4访问该另一装置。由于总线4连接到所有装置,因此必须有一种用来识别正被访问的装置的机制。有几种方法可以用来识别正被访问的装置。
1.一种方法是提供一组专用的装置选择线,如图1中的5所示。为装置1-3中的每一个装置提供一条装置选择线,并且每条装置选择线连接到每个装置上相应的装置选择管脚。在通过总线4进行访问时,对与一个装置相对应的选择线的声明表明该访问是针对该装置的。这种方法的缺点是装置选择线5占用了电路板6上的宝贵空间,并且可以互连的装置的最大数目受限于可用的装置选择线的数目并受限于这些装置上装置选择管脚的数目。
2.另一种方法是使这些装置共享公共地址空间。通过这种方法,读操作或者写操作中指定的地址隐含地表明了正被访问的装置。在这种系统中,可以省略装置选择线5,同样可以省略装置上的相应的装置选择管脚。然而,这种系统要求预先配置装置使得每个装置都知道已经将公共地址空间的哪一部分分配给它。实际上这是比较困难的,原因是这些装置通常是独立设计的并且这些装置甚至有可能相同(例如,如果将一组存储器芯片连接到总线4)。
需要一种用于使设备可以作为访问操作的对象而被识别的改进方法。
发明内容
根据本发明的一个方面,提供一种能够在系统中工作的数据处理装置,在该系统中,两个或多个装置由数据总线连接以便在其间进行通信传输,数据总线具有两条或多条数据线,并且该数据处理装置包括:两个或多个数据总线连接器,每个数据总线连接器用于连接到数据总线的相应数据线;身份获得单元,其能够运行于该装置的第一工作模式下,以接收通过数据总线发送的数据,并且根据在第一工作模式期间在数据总线连接器上接收具有预定格式的一个或多个数据字的各比特的顺序,确定该装置的身份并将该身份存储在该装置的身份存储器中;以及数据处理单元,其能够运行于该装置的第二工作模式下,以处理通过总线发送并将存储在身份存储器中的身份指定为目的地的通信数据。
根据本发明的第二个方面,提供一种用于为能够在系统中工作的数据处理装置分配身份的方法,在该系统中,两个或多个装置由数据总线连接以便在其间进行通信传输,数据总线具有两条或多条数据线,并且该装置具有两个或多个数据总线连接器,每个数据总线连接器连接到数据总线中的相应数据线,该方法包括:在该装置的第一工作模式下,接收通过数据总线发送的数据,并且根据在第一工作模式期间在数据总线连接器上接收具有预定格式的一个或多个数据字的各个比特的顺序,确定该装置的身份;以及将该身份存储在该装置的身份存储器中。
可以优选地将身份获得单元配置为根据查找表(look-up table)来处理具有预定格式的一个或多个数据字中的每个数据字,以便确定该装置的身份。作为选择,身份获得单元可以使用已存储的算法或状态引擎或另一方法。
该装置可以包括复用结构,其位于数据总线连接器和数据处理单元之间,并且至少在第二工作模式下将该复用结构配置为根据所存储的身份对从总线的至少两条数据线上接收的数据进行重新排序并将其传送给数据处理单元。这种复用结构可以用硬件或软件来实现。
将身份获得单元优选地配置为根据数据字或每个所述数据字的至少某些比特的顺序与标准顺序的偏差来确定身份,并且将复用结构配置为对总线的数据线重新排序,以便将应用于数据处理单元的比特恢复为标准顺序。
该装置可以是数据处理器、存储装置或具有更复杂功能的装置。该装置可在单一集成电路上实现或者可以由两个或多个互连组件构成。总线可以位于电路板上或者可以实现与外部装置的通信。可以在集成电路上形成该装置。数据总线连接器可以是用于与集成电路相互通信的连接器。
本发明还提供一种数据处理系统,包括两个或多个上述数据处理装置,它们之间通过所述数据总线互连。
该数据处理系统可以包括另一个装置,其连接到总线并且有可能能够运行为通过数据总线发送一个或多个具有预定格式的数据字。
该另一个装置有可能能够触发数据处理装置进入第一工作模式。
数据处理装置可以配置为在系统初始化时自动进入第一工作模式。
所述方法可以包括:在该装置的第二种工作模式下,通过该装置的数据处理单元来处理通过总线发送并将存储在身份存储器中的身份指定为目的地的通信数据。
附图说明
现在将参考附图通过示例对本发明进行描述,其中:
图1示出了包括在电路板上互连的装置的现有技术的结构;
图2示出了包括4个互连装置的结构;
图3示出了该装置的通用体系结构;
图4示出了该装置的一种复用结构;
图5示出了用于处理已接收数据字的判决树。
具体实施方式
在传统结构中,总线具有多条线路。与总线相连的每个装置具有相同数目的用于与总线相连的专用管脚。一种协议可规定总线的每条线路的含义。每个装置都与总线相连,使得该装置的管脚n与总线的线路n相连。这样,每个装置将总线的线路n上的信号视为代表了由总线协议规定的线路n上的信号。
在图2的结构中,地址、数据以及控制总线10将装置11、12、13、14连接在一起。与上述结构相比,该总线没有直接与其他装置相连。该总线的四条数据线(15)用作装置配置线,并且以不同于将这些数据线与其他装置相连的排列方式将这些数据线与每个装置相连。在总线正常工作之前完成配置阶段。在配置阶段中,由用作主装置(master device)的这些装置之一(11)通过装置配置线来发送配置信号。由于排列方式上的不同,配置信号由用作从装置(slavedevice)的每个其他装置(12-14)不同地接收。基于接收到的配置信号,每个从装置选用一个装置标识。当通过总线访问一个装置以便进行数据读取、数据写入或其他操作时,在总线的随后的正常工作中将该标识用于识别该装置。
现在将对图2的装置进行更详细的描述。
图2示出了电路板16,其上有4个装置11-14。这些装置可以是如集成电路(IC)、逻辑装置或者由分立元件构成的装置。这些装置通过总线10互连。该总线由多根电导线构成,该总线优选地由在电路板上形成的迹线(track)构成。总线的每条线路与每个装置的相应输入/输出接线端相连,例如在该装置是集成电路的情形下总线的每条线路与一个相应的管脚相连。
这些装置之一(11)用作主装置,原因在于在完成配置阶段期间该装置会产生配置信号。其他装置(12-14)用作从装置,原因在于在配置阶段期间这些装置会接收装置标识。
总线10的四条线路用作配置线。配置线按不同的顺序与从装置相连。在本例中,总线的线路0到3是配置线。配置线按照下表中示出的顺序与装置的管脚0到3相连。
线路 | 0 1 2 3 | |||
所连接的管脚 | ||||
装置11 | 0 | 1 | 2 | 3 |
装置12 | 0 | 1 | 2 | 3 |
装置13 | 1 | 0 | 2 | 3 |
装置14 | 2 | 1 | 0 | 3 |
当对系统进行初始化时,系统会自动进入配置阶段并持续预定的时间长度。在该时间长度内,将装置预先配置为工作于配置模式下。可以采用其他方法来选择配置模式,例如,主装置可以通过在总线上发送具有预定格式的信号来通知从装置进入配置模式。
在配置模式下,主装置发送配置信号给从装置。在本例中,配置信号是分别通过配置线0到3发送的数据1000。可以采用其他的配置信号格式,并且下面会更详细地描述些例子。
当装置11发送配置信号1000时,由于配置线与每个其他装置的连接顺序不同,因此每个从装置接收到的配置信号不同。在本例中,每个装置接收到的配置信号如下表所示:
装置11发送的信号 | 1 | 0 | 0 | 0 |
装置12接收的信号 | 1 | 0 | 0 | 0 |
装置13接收的信号 | 0 | 1 | 0 | 0 |
装置14接收的信号 | 0 | 0 | 1 | 0 |
每个装置基于它所接收到的配置信号而选用一个身份。在本例中,各装置基于其在配置阶段期间接收到的比特“1”所处的线路所对应的编号而选用一个身份。因此,装置12选用身份0,装置13选用身份1,并且装置14选用身份2。主装置选用分配给从装置的身份范围之外的一个预先分配的身份,例如身份7。每个从装置包括一个身份存储器17、18、19,其中该从装置存储其身份用于正常工作期间。
在配置阶段之后,系统进入正常工作阶段。在正常工作阶段中,各装置使用配置阶段期间所分配的身份通过总线10来相互寻址。在其他方面,总线10在正常工作阶段期间用作标准的地址、数据和控制总线。为了克服连接到每个从装置的总线线路的顺序上的不同所带来的影响,每个从装置具有与其配置输入端相连的复用结构40、41和42。建立这种结构是为了对在正常工作期间连接到装置的总线线路的顺序进行标准化。下面将更详细地描述这种复用结构的工作。
因此,在一个装置正常工作期间,可能希望向位于另一装置上的某一地址写入数据。为此,该装置对总线的控制线进行设置以指示要进行写入操作并指示待执行写入的目标装置的身份,对总线的地址线进行设置以指示待写入数据的地址,对数据线进行设置以指示待写入的数据。其他装置监视总线的状态。当某一装置检测到总线指示要进行将该装置本身的身份指定为写入对象的写入操作时,该装置在其自己的存储器空间中执行特定的写入操作。类似地,在一个装置正常工作期间,可能希望从位于另一装置上的某一地址读取数据。为此,该装置对总线的控制线进行设置以指示要进行读取操作并指示待执行读取的目标装置的身份,对总线的地址线进行设置以指示将要从中读取数据的地址。当某一装置检测到总线指示要进行将该装置本身的身份指定为读取对象的读取操作时,该装置在其自己的存储器空间中执行特定的读取操作,并随后通过总线返回所读取的数据。
每个装置可以是配置为用作主装置或从装置的硬件。作为选择,每个装置有可能能够用作主装置或从装置,并且可以根据该装置连接到总线的方式来自动检测它将用作主装置还是从装置。主装置可以是用于分配装置身份的专用单元,并且其在装置正常工作期间不执行任何功能。
如上所述,每个从装置具有用于在设备正常工作期间对总线线路的顺序进行标准化的复用结构。这种复用可以在硬件或软件中执行。优选的复用结构是:通过复用电路在硬件中执行复用,将该复用电路布置在装置到总线的连接以及在装置正常工作期间处理数据、存储数据或者对数据进行其它处理的装置部分之间。图3示意性地示出了包括这种复用电路的装置的结构。图3的装置20包括处理部分21、控制单元22、身份获得单元23以及复用器24。如上所述,数据总线28的线路按照能够向装置表明其身份的顺序与装置的输入管脚相连。在该装置中,数据总线按照这种顺序向复用器24和身份获得单元23传送数据。控制单元22基于预先存储的逻辑在身份获得单元23的操作(在配置阶段中)和处理单元21的操作(在正常工作阶段中)之间进行选择。例如,在装置启动后,控制单元可以使装置进入配置阶段并持续设定的时间段,并在此后使装置正常工作。在配置阶段期间,身份获得单元监视总线25以接收配置信号和确定装置的身份。该身份存储在身份存储器27中。在配置阶段的末尾,基于所存储的身份对复用器24进行设置,使得在从复用器24通向处理部分21的一部分总线26中总线的顺序是正确的。使复用器可以访问身份存储器,以便复用器可以保持其连接状态,并且使处理单元21可以访问身份存储器,以便处理单元21可以使用身份来选择通过总线发往该装置的通信数据。
图4示出了复用结构30,其适合于在图2的系统中使用且类似于复用结构40-42。图4还示出了类似于身份存储器17-19的身份存储器31。在图4的结构中,装置32具有用于与配置线(图4中未示出)相连的配置管脚33。该复用结构包括两个通道:输入通道34和输出通道35。由管脚33与通道34、35之间的线路上的缓冲器(例如缓冲器36)将每个通道与其他通道隔开。针对每条线路,每个通道包括一个用于根据正常总线操作来保持该线路的状态的寄存器(例如寄存器37)。每个通道还包括连接在该装置的输入39或输出45到数据处理部分之间的一组复用器(例如复用器38)。这些复用器对身份存储器31的内容作出响应。如图4所示那样配置复用器,以便能够将对数据处理部分(图4中未示出)进行输入和输出的总线线路进行重新排序,使得这些线路对于数据处理部分表现得如同该装置以标准线路顺序连接到总线一样。未重新排序的其他总线线路与图4中示出的结构并行工作。
如上所述,在系统开机或复位后成为主装置的装置会通过总线执行初始化过程。在一种优选的实施例中,初始化期间的步骤是,主装置向其他装置表明将进行初始化过程。这通常使用总线的控制部分来完成。然后,主装置向数据总线中输入一个或多个预定义字,以使每个其他装置可以确定已经应用于其上的交叉布线(cross wiring)。
在应用了预定义字后,该装置可以使用预定义的表将所建立的每种可能的交叉布线映射到一个装置ID(标识)来推导出其装置ID,或者通过直接采用一种算法来计算ID而推导出其装置ID。然后,该装置可以通过设置其复用器来补偿交叉布线的影响,这些复用器根据交叉布线通过接口连接到外部数据总线。
当初始化过程中使用的预定义字多于一个时,可以对数目更多的装置进行配置。然而,应当以预定义的顺序将码字写入总线。总线中并行数据线的数目和总线中所需的装置的最大数目决定了所需的这些码字的数目。
如果:
Nd=总线中数据比特的数目
Nc=所需的配置字的数目
那么:
装置的最大数目=Nd!
Nd!个装置所需的码字的最小数目=Ceiling(log2(Nd))
可以将这个问题描述为图5所示的树图。在发送任何码字之前,每条数据线交叉连接(cross-wired)到该特定输入线的概率相同。这就是树的顶端的情形。为了获得最大的效率,在每一层,对该概率进行二分处理(bifurcate)。在实际中,这可以通过使用一半比特为0并且另一半比特为1的码字来实现。在图5的例子中,假设第一个待发送码字中比特{a,b,c,d}(即A组)设为1而其余的比特{e,f,g,h}(即B组)设为0(反之亦然)。然后,根据该特定输入线上的输入值,装置可以判断该比特的正确输入线是在A组中还是在B组中。例如,如果在使用码字“11110000”时该比特的输入值是1,则可以判断不能将最后四个比特映射到该比特,但可以将前面四个比特中的任何一个比特映射到该比特。
在树的下一层上,该概率再一次分裂成两组。然而,这次各组与上一层的各组相交错:A组现在是{a,b,e,f}并且B组现在是{c,d,g,h},并且用于隔开这两个组的码字中A组中的比特设为1并且B组中的比特设为0(反之亦然)。在到达最后一层之前一直沿用这一相同模式,并且随后可以明确地确定输入线顺序并因此确定装置标识和该复用器的正确设置。
需要注意的是,不同层上的分组可以以多种不同的方式进行,并且可以使用其他的码字。某些可能方式的效率有可能低于此处示出的方式并且有可能需要数目更大的待发送码字数。发送给各装置的用以分配其身份的码字可以具有大于或等于2的任意数目的比特。优选的比特数据是2、4、8、16、32等。
当有很多可用线路并且执行装置初始化的时间比较关键时,可以用单码字来识别装置,并且因此单循环识别周期是可以的。应将该码字选择为使其提供最大的信息量。在这种情况下,如果I(xi)表示比特中的信息量,xi是事件,并且P(xi)是该事件的概率函数,那么:
I(xi)=-log2P(xi)
为使信息量最大,应当使码字以确定方式出现的概率最小。在通过重新排列码字中的比特来提供不同的码字时,可以通过使用下面的方程来计算每个码字的排列数目来使该概率最小。
这里,当从n个不同对象中选择r个对象时,C(n,r)表示不考虑顺序时不同组合的数目。为了使信息量最大,必须使C(n,r)最大。为此,分母r!(n-r)!必须最小。从因数分解的定义容易看出,r应该是n/2。
这样,为了使信息量最大,可以提供一种单码字,码字中为0和为1的比特的数目应该相等,或者在码字具有奇数的比特数目的情况下,0和1的数目应该尽可能相近。于是,可用这种码字来标识的不同装置的数目是:
只要将码字中确定数目的比特设置成1和0,码字的实际值就是不相关的。
可以替代性地使用其他的码字排列。
作为硬件复用器的替代,可以用软件将装置配置为对总线的输入线和输出线进行重新排序,例如,通过经总线接收并且将要经总线发送的数据进行逻辑操作来进行这种重新排序。
该装置可以是任意数据处理装置,例如数据处理器或者存储装置。该装置优选地是集成电路装置。该装置优选地是电子装置。
在总线的后续工作期间,可以采用任意合适的协议。这种例子包括主从协议和端对端协议(peer-to-peer protocol)。在主从协议的情形下,正常工作中总线的主装置不需要与装置身份初始化期间的主装置相同。
可以响应于多个条件中的任何一个条件而进入配置阶段。这种例子包括,在系统开机或复位后,响应于连接到总线的至少一个装置的请求,响应于另外的装置与总线的连接,或者在总线上的每个事务(transaction)或至少部分事务开始时, 自动进入配置阶段。最后一种情况可以通过具有用于上述总线配置的前同步码的每个这种总线事务来实现。对于一般携带相当长的数据分组(例如100字节或更长)来说,这种情况很可能非常有益。以这种方式,从装置不需要稳定(robust)(长期)存储其标识,原因是它可以根据“前同步码”来确定它的标识。第二个潜在的好处是总线不需要为从装置提供用于请求标识的机制。并且第三种好处是这使会使从装置可以完全关机并随后再次开机进行正常工作,而不需要在开机后进入作为特有步骤的初始化过程。
在正常工作中,将装置ID、地址和数据全部合并到同一总线上。然而,这并不是必要的。例如,为了优化速度,可以将装置ID或地址写入一个独立的总线或者将两者都写入一个独立的总线(例如,因为存储器接口有可能对由地址、装置ID等引起的额外循环非常敏感)。这样,本系统可以提供一种机制,例如用于使存储芯片获得其ID并从而不再需要专用片选线(chip select line)。例如,当系统具有16个存储芯片,需要16条片选线时,由于可以将其精简为四管脚的片选总线(4-pin chip select bus),因此这种机制会变得比较有利。
申请人在此独立地公开了在此描述的每个单独特征以及两个或多个这种特征的任意组合,使得除了可以用这些特征或特征组合来解决在此公开的任何问题之外,还可以根据本领域的普通技术人员的常识基于本说明书的全部内容来执行这些特征或组合,并且这些特征或特征组合不会限制权利要求的范围。申请人指出,本发明的各方面可以包括任意这种单独特征或特征组合。考虑到以上描述,本领域的普通技术人员很容易想到在本发明的范围内可以进行各种修改。
Claims (14)
1.一种能够在系统中工作的数据处理装置,在所述系统中,两个或多个装置由数据总线连接以便在其间进行通信传输,所述数据总线具有两条或多条数据线,并且所述装置包括:
两个或多个数据总线连接器,每个数据总线连接器用于连接到所述数据总线的相应数据线;
身份获得单元,其能够运行于所述装置的第一工作模式下,以接收通过所述数据总线发送的数据,并且根据在第一工作模式期间在数据总线连接器上接收具有预定格式的一个或多个数据字的各比特的顺序,确定所述装置的身份并将所述身份存储在所述装置的身份存储器中;以及
数据处理单元,其能够运行于所述装置的第二工作模式下,以处理通过所述总线发送并将存储在所述身份存储器中的身份指定为目的地的通信数据。
2.根据权利要求1的数据处理装置,其中将所述身份获得单元配置为根据查找表来处理具有预定格式的所述一个或多个数据字中的每个数据字,以确定所述装置的身份。
3.根据权利要求1的数据处理装置,包括复用结构,其位于所述数据总线连接器和所述数据处理单元之间,并且至少在所述第二工作模式下将所述复用结构配置为根据所存储的身份对从所述总线的至少两条数据线上接收的数据进行重新排序并将其传送给所述数据处理单元。
4.根据权利要求3的数据处理装置,其中所述复用结构是硬件复用结构。
5.根据权利要求3的数据处理装置,其中将所述身份获得单元配置为根据所述数据字或每个所述数据字的至少某些比特的顺序与标准顺序的偏差来确定身份,并且将所述复用结构配置为对所述总线的所述数据线进行重新排序,以便将应用于所述数据处理单元的比特恢复为标准顺序。
6.根据权利要求1的数据处理装置,其中所述装置是数据处理器。
7.根据权利要求1的数据处理装置,其中所述装置是存储装置。
8.根据权利要求1的数据处理装置,其中在集成电路上形成所述装置,并且所述数据总线连接器是用于与所述集成电路相互通信的连接器。
9.一种数据处理系统,包括两个或多个根据权利要求1的数据处理装置,它们之间通过所述数据总线互连。
10.根据权利要求9的数据处理系统,包括另一个装置,其连接到所述总线并且能够通过所述数据总线发送所述一个或多个具有预定格式的数据字。
11.根据权利要求10的数据处理系统,其中所述另一个装置能够触发所述数据处理装置进入所述第一工作模式。
12.根据权利要求10的数据处理系统,其中将所述数据处理装置配置为在系统初始化时自动进入所述第一工作模式。
13.一种用于为能够在系统中工作的数据处理装置分配身份的方法,在所述系统中,两个或多个装置由数据总线连接以便在其间进行通信传输,所述数据总线具有两条或多条数据线,并且所述装置具有两个或多个数据总线连接器,每个数据总线连接器连接到所述数据总线的相应数据线,所述方法包括:
在所述装置的第一工作模式下,接收通过所述数据总线发送的数据,并且根据在第一工作模式期间在所述数据总线连接器上接收具有预定格式的一个或多个数据字的各个比特的顺序,确定所述装置的身份;以及
将所述身份存储在所述装置的身份存储器中。
14.根据权利要求13的方法,所述方法包括:
在所述装置的第二工作模式下,通过所述装置的所述数据处理单元来处理通过所述总线发送并将存储在所述身份存储器中的身份指定为目的地的通信数据。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/617,454 US7356627B2 (en) | 2003-07-10 | 2003-07-10 | Device identification |
US10/617,454 | 2003-07-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1820241A CN1820241A (zh) | 2006-08-16 |
CN100375946C true CN100375946C (zh) | 2008-03-19 |
Family
ID=33564968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004800196825A Active CN100375946C (zh) | 2003-07-10 | 2004-06-28 | 装置识别 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7356627B2 (zh) |
EP (1) | EP1652057B1 (zh) |
KR (1) | KR100876208B1 (zh) |
CN (1) | CN100375946C (zh) |
AT (1) | ATE421122T1 (zh) |
DE (1) | DE602004019097D1 (zh) |
WO (1) | WO2005006625A2 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10112541A1 (de) * | 2001-03-15 | 2002-09-26 | Infineon Technologies Ag | Datenbusanordnung mit einem im Multiplexbetrieb betreibbaren Datenbus und Verfahren zum Betreiben dieser Anordnung |
US8438239B2 (en) * | 2006-05-11 | 2013-05-07 | Vocollect, Inc. | Apparatus and method for sharing data among multiple terminal devices |
EP2154590B1 (de) | 2008-08-08 | 2011-08-03 | Siemens Aktiengesellschaft | Steckplatzerkennung in einem modular aufgebauten Steuerungsgerät |
CN102402494B (zh) * | 2010-09-15 | 2014-11-05 | 中兴通讯股份有限公司 | Xgmii接口数据处理方法及装置以及芯片间双向握手的方法 |
WO2015048199A1 (en) * | 2013-09-24 | 2015-04-02 | Rambus Inc. | High capacity memory system |
GB2543324A (en) * | 2015-10-14 | 2017-04-19 | Vodafone Automotive S P A | Automatic setting of identifiers for a plurality of identical electronic components in an array |
JP2020035336A (ja) * | 2018-08-31 | 2020-03-05 | キヤノン株式会社 | ブリッジデバイスとブリッジデバイスの制御方法、ならびに当該ブリッジデバイスを有する情報処理装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4727474A (en) * | 1983-02-18 | 1988-02-23 | Loral Corporation | Staging memory for massively parallel processor |
US6415339B1 (en) * | 1990-04-18 | 2002-07-02 | Rambus Inc. | Memory device having a plurality of programmable internal registers and a delay time register |
CN1392706A (zh) * | 2002-08-13 | 2003-01-22 | 北京长城鼎兴网络通信技术有限公司 | 一种利用串行总线实现多点通信的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03206751A (ja) | 1990-01-08 | 1991-09-10 | Mitsubishi Electric Corp | ループ式データリンクシステムの局番設定方法 |
US6192431B1 (en) * | 1997-12-31 | 2001-02-20 | Intel Corporation | Method and apparatus for configuring the pinout of an integrated circuit |
US6161213A (en) * | 1999-02-17 | 2000-12-12 | Icid, Llc | System for providing an integrated circuit with a unique identification |
US20010054102A1 (en) | 2000-05-24 | 2001-12-20 | Kacines Jeffery J. | Login method for identifying devices on a network |
US6738788B1 (en) * | 2002-04-17 | 2004-05-18 | Icid, Llc | Database system using a record key having some randomly positioned, non-deterministic bits |
-
2003
- 2003-07-10 US US10/617,454 patent/US7356627B2/en active Active
-
2004
- 2004-06-28 DE DE602004019097T patent/DE602004019097D1/de active Active
- 2004-06-28 WO PCT/IB2004/002138 patent/WO2005006625A2/en active Search and Examination
- 2004-06-28 EP EP04743816A patent/EP1652057B1/en not_active Not-in-force
- 2004-06-28 CN CNB2004800196825A patent/CN100375946C/zh active Active
- 2004-06-28 AT AT04743816T patent/ATE421122T1/de not_active IP Right Cessation
- 2004-06-28 KR KR1020067000534A patent/KR100876208B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4727474A (en) * | 1983-02-18 | 1988-02-23 | Loral Corporation | Staging memory for massively parallel processor |
US6415339B1 (en) * | 1990-04-18 | 2002-07-02 | Rambus Inc. | Memory device having a plurality of programmable internal registers and a delay time register |
CN1392706A (zh) * | 2002-08-13 | 2003-01-22 | 北京长城鼎兴网络通信技术有限公司 | 一种利用串行总线实现多点通信的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1820241A (zh) | 2006-08-16 |
ATE421122T1 (de) | 2009-01-15 |
EP1652057A4 (en) | 2007-02-14 |
WO2005006625A3 (en) | 2005-03-10 |
KR20060033786A (ko) | 2006-04-19 |
KR100876208B1 (ko) | 2008-12-31 |
US20050010698A1 (en) | 2005-01-13 |
WO2005006625A2 (en) | 2005-01-20 |
EP1652057A2 (en) | 2006-05-03 |
DE602004019097D1 (de) | 2009-03-05 |
US7356627B2 (en) | 2008-04-08 |
EP1652057B1 (en) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6002638A (en) | Memory device having a switchable clock output and method therefor | |
US5357621A (en) | Serial architecture for memory module control | |
US6438625B1 (en) | System and method for automatically identifying slots in a backplane | |
CN101281783B (zh) | 编制片内终结值的方法、系统及集成电路 | |
CN104067248A (zh) | 用于根据不同协议的信号的复用器 | |
US6618784B1 (en) | Universal memory bus and card | |
HUT69838A (en) | Cable management system with automating mapping | |
CN100375946C (zh) | 装置识别 | |
CN102081586A (zh) | 多i2c插槽电路系统及传送i2c信号的方法 | |
CN101661453B (zh) | 刀片服务器中识别刀片序号的方法 | |
KR930004429B1 (ko) | 메모리용량 확장회로 | |
US20100036990A1 (en) | Network device | |
US7725612B2 (en) | Method and system for personalized I/O device initialization | |
CN116032746B (zh) | 资源池的信息处理方法及装置、存储介质及电子装置 | |
JP2000029735A (ja) | 自己試験を行う集積回路 | |
US6855001B2 (en) | Modular system | |
EP1402386B1 (en) | Ethernet addressing via physical location for massively parallel systems | |
US20040083293A1 (en) | Ethernet addressing via physical location for massively parallel systems | |
US6516377B1 (en) | Self-configuring modular electronic system | |
CN102262606A (zh) | I2c通信地址分配系统及方法 | |
CN113986786B (zh) | 一种物联网网关中实现多种类型通信板卡混插的方法 | |
US5784367A (en) | Method and device for communications between plural terminals, compatible with the ARINC 629 standard | |
KR100210806B1 (ko) | 프로세서간 통신(ipc)노드주소 초기화 방법 | |
US7188291B2 (en) | Circuit and method for testing a circuit having memory array and addressing and control unit | |
KR100324278B1 (ko) | 라우터의 보드 자동 인식 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20160113 Address after: Espoo, Finland Patentee after: Technology Co., Ltd. of Nokia Address before: Espoo, Finland Patentee before: Nokia Oyj |