CN100373606C - 引脚共用系统 - Google Patents

Abstract

本发明提供一种引脚共用系统，用以将一ATA装置与一写出写入装置间的多个引脚中一共用引脚与一外围设备共用。该系统包含一外围控制单元、一ATA控制单元以及一写出写入控制器。外围控制单元用以接收外围设备所需的一引脚要求信号，并根据一排序原则，排定外围设备中多个模块的一优先顺序并进而产生一优先顺序信号。ATA控制单元用以接收ATA装置运用该多个引脚所传送的信号，进而判断共用引脚的使用状态，而产生一ATA状态信号。写出写入控制器用以根据ATA状态信号、引脚要求信号以及优先顺序信号，控制共用引脚由外围设备使用的一使用时间。

Description

引脚共用系统

技术领域

本发明关于一种引脚共用系统(pin sharing system)，特别是关于将一ATA(Advanced Technology Attachment)装置与一写出写入装置(I/O device)间的多个引脚中一共用引脚与一外围设备共用的引脚共用系统。

背景技术

随着科技发展的日新月异，电子产品的设计在体积方面亦朝向轻、薄、短、小的目标迈进。随着电子产品体积的缩小，用以控制电子产品的集成电路包装也同样地日趋精密。尤其集成电路的发展朝向体积越来越小，而功能却更加强大的情况下，其所连接的外围设备数量也随之上升。但由于集成电路包装的缘故，与外围设备连接的引脚数目为一固定值，因此如何适应日益增多的外围连接装置，并有效地利用有限的引脚以达到信号传输的目的乃是目前产业上亟需解决的问题。

发明内容

本发明的一目的提供一引脚共用系统(pin sharing system)，利用一介于ATA装置与写出写入装置(I/O device)间的共用引脚，共用引脚为一装置数据引脚(Device Data pins，DD pins)，用以与一外围设备共用。

本发明的另一目的为提供一引脚共用系统，利用一介于ATA装置与写出写入装置间的共用引脚，共用引脚为一装置地址引脚(Device Address pin，DA pin)，用以与一外围设备共用。

本发明的另一目的提供一引脚共用系统，利用一介于ATA装置与写出写入装置间的共用引脚，用以与多个外围设备共用。

本发明引脚共用系统包含一外围控制单元、一ATA控制单元以及一写出写入控制器。外围控制单元用以接收该外围设备所需的一引脚要求信号，并根据一排序原则，排定该外围设备中多个模块的一优先顺序(priority)并进而产生一优先顺序信号。ATA控制单元用以接收该ATA装置运用该多个引脚所传送的信号，进而判断该共用引脚的使用状态，而产生一ATA状态信号。写出写入控制器用以根据该ATA状态信号、该引脚要求信号以及该优先顺序信号，控制该共用引脚由该外围设备使用的一使用时间。

关于本发明的优点与精神可以经由以下的发明详述及附图得到进一步的了解。

附图说明

图1为本发明的引脚共用系统的方块图。

图2为本发明另一实施例的引脚共用系统的方块图。

图3为本发明另一实施例的引脚共用系统的方块图。

图4为本发明图1至图3实施例的系统结构与信号引脚图。

图5为本发明引脚共用方法的流程图。

图6为本发明引脚共用方法于登记数据传输/编程输出入数据送入时(Register/PIO data-in transfer)的时序图。

图7为本发明引脚共用方法于登记数据传输/编程输出入数据送出时(Register/PIO data-out transfer)的时序图。

图8为本发明引脚共用方法于多字直接存储器存取数据送出传输(Multiword DMA data-out transfer)实施例的时序图。

图9为本发明引脚共用方法于多字直接存储器存取数据送出传输(Multiword DMA data-out transfer)另一实施例时的时序图。

图10为本发明引脚共用方法于超高速直接存储器存取数据送出传输(Ultra DMA data-out)实施例的时序图。

图11为本发明引脚共用方法于超高速直接存储器存取数据送出传输(Ultra DMA data-out)另一实施例的时序图。

图12为ATA控制单元执行引脚共用的处理流程图。

主要元件符号说明

100：引脚共用系统      110：写出写入装置

120：外围控制单元      130：ATA控制单元

140：写出写入控制器    150：ATA装置

160：外围设备          170：引脚

170a：共用引脚

200：引脚共用系统       210：写出写入装置

220：外围控制单元       230：ATA控制单元

240：写出写入控制器     250：ATA装置

260：外围设备           270：引脚

270a：共用引脚

300：引脚共用系统       310：写出写入装置

320：外围控制单元       330：ATA控制单元

340：写出写入控制器     350：ATA装置

360：多个外围设备       370：引脚

370a：共用引脚

具体实施方式

本发明提供一种引脚共用系统(pin sharing system)，用以将介于ATA装置与写出写入装置(I/O device)间的一共用引脚与一外围设备共用。

请参阅图1，图1为本发明的引脚共用系统100的方块图。引脚共用系统100包含一写出写入装置110、一外围控制单元120、一ATA控制单元130、一写出写入控制器140、一ATA装置150、以及一外围设备160。写出写入装置110通过多个引脚170连接至ATA装置150。多个引脚包含一共用引脚170a，为一装置数据引脚(Device Data pin，DD pin)，用以进行数据传输。共用引脚170a进一步连接至外围设备160，用以做为写出写入装置110、ATA装置150以及外围设备160的共用引脚。

外围控制单元120用以接收外围设备160所需的一引脚要求信号，并根据一排序原则，排定外围设备160中多个模块的一优先顺序(priority)并进而产生一优先顺序信号。ATA控制单元130用以接收ATA装置150运用这些引脚170所传送的信号，进而判断共用引脚170a的使用状态，而产生一ATA状态信号。写出写入控制器140根据ATA状态信号、引脚要求信号以及优先顺序信号，控制共用引脚170a由外围设备160使用的一使用时间。

请参阅图2，图2为本发明的另一实施例引脚共用系统200的方块图。引脚共用系统200包含一写出写入装置210、一外围控制单元220、一ATA控制单元230、一写出写入控制器240、一ATA装置250、一外围设备260。写出写入装置210通过多个引脚270连接至ATA装置250。多个引脚包含一共用引脚270a，为一装置地址引脚(Device Address pin，DA pin)，用以与外围设备260共用，进行地址传输。共用引脚270a进一步连接至外围设备260、用以做为写出写入装置210、ATA装置250以及外围设备260的共用引脚  至于引脚共用系统200中的其他的元件及功能则与图1所示的引脚共用系统100相似，在此不再赘述。

请参阅图3，图3为本发明的另一实施例引脚共用系统300的示意图。引脚共用系统300包含一写出写入装置310、一外围控制单元320、一ATA控制单元330、一写出写入控制器340、一ATA装置350、以及多个外围设备360。写出写入装置310通过多个引脚370连接至ATA装置350。多个引脚包含一共用引脚370a，用以进一步与多个外围设备360、362共用。外围控制单元320用以同时接收多个外围设备360、362所需的多个次引脚要求信号，而合成一引脚要求信号、并根据一排序原则，排定多个外围设备360、362的一装置优先顺序(priority)并进而产生一装置优先顺序信号ATA控制单元330用以接收ATA装置350运用多个引脚所传送的信号，进而判断共用引脚370a的使用状态，而产生一ATA状态信号。写出写入控制器340根据ATA状态信号.引脚要求信号以及优先顺序信号，控制共用引脚370a由多个外围设备360、362中的一外围设备所使用的时间。

请参阅图4，图4为本发明图1至图3实施例的系统结构与信号引脚图。本发明图1至图3的实施例可以综合于图4来加以说明，在图1至图3中相似功能的元件，于图4中会以相似的数字标示加以注明，以便于了解与比较。引脚共用系统400包含一写出写入装置410、一外围控制单元420、一ATA控制单元430、一ATA仲裁模块432、一写出写入控制器440、一ATA装置450、以及多个外围设备一460到外围设备N462等，外围设备可以是闪速存储器(flash memory)，但不以此为限。

写出写入装置410通过多个引脚470连接至ATA装置450，这些引脚470定义于标准的ATA信号协定中，包含(但不限于)CS0、CS1、DIOR、DIOW、DMACK.RESET、IORDY、INTRQ、DMARQ、装置地址引脚DA[2∶0]以及装置数据引脚DD[15∶0]，如果需要可以查阅相关的ATA信号协定，于此不多作赘述。本发明则利用其中的装置地址引脚DA[2∶0]以及装置数据引脚DD[15∶0]，来作为本发明所需的共用引脚470a.以便能被ATA装置450与外围设备一460到外围设备N462所共用，并实现本发明利用集成电路中有限的引脚来达到信号传输的目的。

为了使本发明的目的可以正确实现，ATA控制单元430必须慎选启动引脚共用或切换的时机。也就是说，写出写入装置410中的ATA控制单元430必须能接收ATA装置450经由引脚470所传送的信号，进而判断其中共用引脚470a的使用状态，以便能全盘掌握不同装置间的信号或数据传输，如此一来才能正确启动引脚共用或切换的时机。为了实现此一目的，当不同外围设备一460/外围设备N462，或是外围设备中的不同外围模块都要求执行引脚共用的功能时，外围控制单元420会依据这些外围模块间彼此工作处理的优先顺序所形成的排序原则(order of priority)，来决定先满足哪一个外围模块，因而产生一优先顺序信号，而ATA控制单元430中则包含有一ATA仲裁模块432，会根据此时多个引脚470的状态，作为是否通知写出写入装置410切换共用引脚470a的存取权予外围设备一460/外围设备N462的判断依据。例如在闪速存储器中，如果是要存取其中执行码的工作优先顺序就高于存取其中萤幕显示(OSD)数据的工作。

在ATA信号传输协定下，有一些信号或数据传输的过程相当适合作为本发明引脚共用的时机。例如：登记数据传输(Register transfer)、编程输出入数据传输(PIO data transfer)、当ATA装置释出装置数据总线(DD bus)时的多字直接存储器存取数据接收传输(Multiword DMA data-in transfer)、多字直接存储器存取数据送出传输(Multiword DMA data-out transfer)、当ATA装置释出装置数据总线(DD bus)时的超高速直接存储器存取数据接收传输(Ultra DMA dat a-in transfer)，直接存储器存取数据送出传输(Ultra DMAdata-out transfer)等数据传输模式，以及装置闲置状态(idle state)(这包含直接存储器存取数据接收传输已经终止)。上述的时机也可以称为ATA控制单元可进行控制的时机(host-controllable cycles)。

当装置处于ATA控制单元可进行控制的时机的状态时，是本发明用来启动引脚共用或切换的好时机，以便执行额外的外围设备数据的存取，这通常是在一组ATA数据(于八位Register/PIO数据传输模式为一组八位数据，其他数据传输模式则为一组十六位数据)开始传输之前或完成传输之后。以下将于图5至图12中说明本发明引脚共用的流程图以及相关时序图。

请参阅图5，图5为本发明引脚共用方法的流程图。参考图1的引脚共用系统100，本发明的引脚共用方法一般说来包含下列步骤：

步骤182：接收外围设备160所需的引脚要求信号；

步骤184：根据一排序原则，排定外围设备160中多个模块的一优先顺序(priority)并进而产生一优先顺序信号；

步骤186：接收ATA装置150运用这些引脚170所传送的信号，进而判断共用引脚170a的使用状态，而产生一ATA状态信号；

步骤188：根据该ATA状态信号、该引脚要求信号以及该优先顺序信号，控制共用引脚170a由外围设备160使用的一使用时间。

此外，可参考图4所示的引脚共用系统400，本发明另一实施例的引脚共用方法用于共用引脚470a与多个外围设备一460至外围设备N462的情况。与上述图5的引脚共用方法主要不同的处在于，另一实施例的引脚共用方法中进一步包含同时接收外围设备一460至外围设备N462所需的多个次引脚要求信号，而合成该引脚要求信号的步骤，以及根据该优先顺序，排定这些外围设备一460至外围设备N462的一装置优先顺序(peripheral priority)并进而产生一装置优先顺序信号的步骤。

请参阅图6，图6为本发明引脚共用方法于登记数据传输/编程输出入数据送入时(Register/PIO data-in transfer)的时序图。于时间t3引脚DIOR-的信号606扬起(asserted)之前，引脚CS0-/CS1-的信号602以及引脚DA[2∶0]的信号604已分别于时间t1与时间t2的时先行扬起，而在时间t5引脚DIOR-的信号606落下(de-asserted)之前，ATA装置450已经在时间t4将引脚DD[15∶0]的信号608传送出，如此便完成了一组ATA装置数据的读取。在引脚DIOR-的信号606落下后，就可以进行外围设备数据的传送。例如当写出写入装置410中的外围控制单元420在时间t6收到外围设备一460或/与N462所需的引脚要求信号，要求与ATA装置450进行引脚共用之时，外围控制单元420会送出一请求(request)信号610与优先顺序信号612至ATA控制单元430。ATA控制单元430则会在目前的ATA装置数据613完成传送之后，在时间t7回传一外围通知信号(Peripheral Ack)614至外围控制单元420，以便共用引脚DA[2∶0]与DD[1 5∶0]可以传送外围设备数据的相关信号616与618。在时间t8完成外围设备数据的传送后，外围通知信号614在时间t9落下，就可以恢复正常的ATA数据620读取。请参阅图7，图7为本发明引脚共用方法于登记数据传输/编程输出入数据送出时(Register/PIO data-outtransfer)的时序图。和图6相似，于时间t3引脚DIOW-的信号706扬起(asserted)之前，引脚CS0-/CS1-的信号702以及引脚DA[2∶0]的信号704已分别于时间t1与时间t2之时先行扬起，而在时间t5引脚DIOW-的信号706落下(de-aSSerted)之前，ATA装置450已经在时间t4将引脚DD[15∶0]的信号708传送出，如此便完成了一组ATA装置数据的写入。在引脚DIOW-的信号706落下后，就可以进行外围设备数据的传送。例如当写出写入装置410中的外围控制单元420在时间t6收到外围设备一460或/与N462所需的引脚要求信号，要求与ATA装置450进行引脚共用之时，外围控制单元420会送出一请求(request)信号710与优先顺序信号712至ATA控制单元430。ATA控制单元430则会在目前的ATA装置数据713完成传送之后，在时间t7回传一外围通知信号(Peripheral Ack)714至外围控制单元420，以便共用引脚DA[2∶0]与DD[15∶0]可以传送外围设备数据的相关信号716与718。在时间t8完成外围设备数据的传送后，外围通知信号714在时间t9落下，就可以恢复正常的ATA数据720写入。

由于登记数据传输/编程输出入数据送出时(Register/PIO data-outtransfer)，共用引脚470a全程由ATA控制单元430控制其输出致能(outputenable)，因此共用引脚DA[2∶0]与DD[15∶0]可以传送外围设备数据的相关信号716与718的时间，亦可于引脚DIOW-扬起之后。

请参阅图8，图8为本发明引脚共用方法于多字直接存储器存取数据送出传输(Multiword DMA data-out transfer)实施例的时序图。当ATA装置450扬起DMARQ引脚的信号803后，ATA控制单元430会使引脚CS0-/CS1-的信号802落下，并使DMACK-引脚的信号805扬起，引脚DIOW-的信号806扬起，引脚DD[15∶0]的信号808传送出要写入的ATA装置数据且引脚DIOW-的信号806落下，如此便完成了一组ATA装置数据的写入。在引脚DIOW-的信号806落下后，就可以进行外围设备数据的传送。例如当写出写入装置410中的外围控制单元420在时间t6收到外围设备一460或/与N462所需的引脚要求信号，要求与ATA装置450进行引脚共用之时，外围控制单元420会送出一请求(request)信号810与优先顺序信号812至ATA控制单元430。ATA控制单元430则会在目前的ATA装置数据813完成传送之后，在时间t7回传一外围通知信号(Peripheral Ack)814至外围控制单元420，以便共用引脚DD[15∶0]可以传送外围设备数据的相关信号818。在时间t8完成外围设备数据的传送后、外围通知信号814在时间t9落下，就可以恢复正常的ATA数据820 写入。

请参阅图9，图9为本发明引脚共用方法于多字直接存储器存取数据送出传输(Multiword DMA data-out transfer)另一实施例时的时序图。当ATA装置450扬起DMARQ引脚的信号903后，ATA控制单元430会使引脚CS0-/CS1-的信号902落下，并使DMACK-引脚的信号905扬起，引脚DIOW-的信号906扬起且引脚DD[15∶0]的信号908也扬起并传送出要写入的ATA装置数据，如此便完成了一组ATA装置数据的写入。与图8不同的是虽然引脚DI OW-的信号907仍是扬起的，还是可以进行外围设备数据的传送。此时如果写出写入装置410中的外围控制单元420在收到外围设备一460或/与N462所需的引脚要求信号，要求与ATA装置450进行引脚共用之时，外围控制单元420同样会送出一请求(request)信号910与优先顺序信号912至ATA控制单元430。ATA控制单元430则会回传一外围通知信号(Peripheral Ack)914至外围控制单元420，以便共用引脚DD[15∶0]可以传送外围设备数据的相关信号918。在完成外围设备数据的传送后，外围通知信号914落下，就可以恢复正常的ATA数据920写入。

请参阅图10，图10为本发明引脚共用方法于超高速直接存储器存取数据送出传输(Ultra DMA data-out)实施例的时序图。当ATA装置450扬起DMARQ引脚的信号1003后，ATA控制单元430会使引脚CS0-/CS1-的信号1002落下，并使DMACK-引脚的信号1005扬起，然后引脚STOP的信号1009会落下，而ATA装置450会使得DDMARDY引脚的信号1011扬起，以便于通知ATA控制单元430ATA装置450已经就绪准备传送数据。ATA控制单元430则会使得HSTROBE引脚的信号1006扬起并使得引脚DD[15∶0]就绪准备传送数据。ATA控制单元430会每隔一段时间使得HSTROBE引脚的信号以及引脚DD[15∶0]的信号扬起与落下。当HSTROBE引脚的信号扬起或落下后，一组组ATA装置数据(如1008、1013)就可以进行传送。如果写出写入装置410中的外围控制单元420在收到外围设备一460或/与N462所需的引脚要求信号，要求与ATA装置450进行引脚共用之时，外围控制单元420同样会送出一请求(request)信号1010与优先顺序信号1012至ATA控制单元430。ATA控制单元430则会回传一外围通知信号(Peripheral Ack)1014至外围控制单元420，以便共用引脚DD[15∶0]可以传送外围设备数据的相关信号1018。在完成外围设备数据的传送后，外围通知信号1014落下，当HSTROBE引脚的信号再次扬起或落下时，又可以继续传送ATA数据(例如1020)。

请参阅图11，图11为本发明引脚共用方法于超高速直接存储器存取数据送出传输(Ultra DMA data-out)另一实施例的时序图。图11的实施例大致与图10相似，与图10不同的是虽然引脚HSTROBE的信号1106仍是扬起的，还是可以进行外围设备数据1118的传送。

另外，因为在ATA/ATAPI规范标准中并未要求ATA装置450于每一组多字直接存储器存取数据送入传输(Multiword DMA data-in transfer)或超高速直接存储器存取数据送入传输(Ultra DMA data-in)的ATA装置数据传送后释放装置数据引脚470a。若是ATA外围设备能够配合释放装置数据引脚470a，则在多字直接存储器存取数据送入传输(Multiword DMA data-in transfer)或超高速直接存储器存取数据送入传输(Ultra DMA data-in)过程中，仍然是可以做到共用引脚470a提供给外围设备数据传输的使用。

请参阅图12，图12为本发明另一实施例中ATA控制单元执行引脚共用的处理流程图。引脚共用方法的流程图。参考图4的引脚共用系统400，本发明的引脚共用方法包含下列步骤：

步骤502：ATA控制单元430处于闲置状态；

步骤504：外围设备460/462是否发出引脚要求信号？是，到步骤506；否，到步骤510；

步骤506：与外围设备460/462共用该共用引脚470a；

步骤508：外围设备460/462完成工作或被要求停止工作；

步骤510：是否有ATA事件？是，到步骤512；否，到步骤502；

步骤512：准备执行一ATA命令；

步骤514：外围设备460/462是否发出引脚要求信号？是，到步骤516；否，到步骤520；

步骤516：与外围设备460/462共用该共用引脚470a；

步骤518：外围设备460/462完成工作或被要求停止工作；

步骤520：写出写入装置410与ATA装置450间进行ATA传输；

步骤522：外围设备460/462是否发出紧急的引脚要求信号？是，到步骤524；否，到步骤528；

步骤524：与外围设备460/462共用该共用引脚470a；

步骤526：外围设备460/462完成工作或被要求停止工作；

步骤528：写出写入装置410与ATA装置450间的ATA数据传输是否都已完成？是，到步骤530；否，到步骤520；

步骤530：ATA命令是否都已执行完毕？是，到步骤502；否，到步骤512。

本发明的引脚共用系统与方法包含外围控制单元、ATA控制单元以及写出写入控制器，可用以将介于ATA装置与写出写入装置(I/O device)间的一共用引脚与一外围设备共用或多个外围设备共用。至于该共用引脚则可为装置数据引脚或装置地址共用引脚。

经由以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及等效性的配置于本发明所欲申请的权利要求的范畴内。

Claims (10)

1.一种引脚共用系统，用以将一ATA装置与一写出写入装置间的多个引脚中一共用引脚与一外围设备共用，该系统包含：

一外围控制单元，用以接收该外围设备所需的一引脚要求信号，并根据一排序原则，排定该外围设备中多个模块的一优先顺序并进而产生一优先顺序信号；

一ATA控制单元，用以接收该ATA装置运用该多个引脚所传送的信号，进而判断该共用引脚的使用状态，而产生一ATA状态信号；以及

一写出写入控制器，用以根据该ATA状态信号、该引脚要求信号以及该优先顺序信号，控制该共用引脚由该外围设备使用的一使用时间。

2.如权利要求1所述的系统，其中该共用引脚为一装置数据引脚，用以与该写出写入装置进行数据传输。

3.如权利要求1所述的系统，其中该多个引脚包含一装置地址引脚，用以与该外围设备共用，用以与该写出写入装置进行地址传输。

4.如权利要求1所述的系统，其中该共用引脚进一步与多个外围设备共用。

5.如权利要求4所述的系统，其中该外围控制单元同时接收该多个外围设备所需的多个次引脚要求信号，而合成该引脚要求信号，并根据该优先顺序，排定该多个外围设备的一装置优先顺序并进而产生一装置优先顺序信号。

6.一种引脚共用方法，用以将一ATA装置与一写出写入装置间的多个引脚中一共用引脚与一外围设备共用，该方法包含：

接收该外围设备所需的一引脚要求信号；

根据一排序原则，排定该外围设备中多个模块的一优先顺序并进而产生一优先顺序信号；

接收该ATA装置运用该多个引脚所传送的信号，进而判断该共用引脚的使用状态，而产生一ATA状态信号；以及

根据该ATA状态信号、该引脚要求信号以及该优先顺序信号，控制该共用引脚由该外围设备使用的一使用时间。

7.如权利要求6所述的方法，其中该共用引脚为一装置数据引脚，用以与该写出写入装置进行数据传输。

8.如权利要求6所述的方法，其中该多个引脚包含一装置地址引脚，用以与该外围设备共用，用以与该写出写入装置进行地址传输。

9.如权利要求6所述的方法，其中该共用引脚进一步与多个外围设备共用。

10.如权利要求9所述的方法，进一步包含下列步骤：

同时接收该多个外围设备所需的多个次引脚要求信号，而合成该引脚要求信号；以及

根据该优先顺序，排定该多个外围设备的一装置优先顺序并进而产生一装置优先顺序信号。

Images