CN1003327B - 可编程通用同步字节检测器 - Google Patents

可编程通用同步字节检测器 Download PDF

Info

Publication number
CN1003327B
CN1003327B CN85108638.1A CN85108638A CN1003327B CN 1003327 B CN1003327 B CN 1003327B CN 85108638 A CN85108638 A CN 85108638A CN 1003327 B CN1003327 B CN 1003327B
Authority
CN
China
Prior art keywords
signal
byte
memory
mentioned
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN85108638.1A
Other languages
English (en)
Other versions
CN85108638A (zh
Inventor
约翰·W·布拉德里
爱德华·F·盖特森
布鲁斯·R·科特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Inc
Original Assignee
Bull HN Information Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull HN Information Systems Inc filed Critical Bull HN Information Systems Inc
Publication of CN85108638A publication Critical patent/CN85108638A/zh
Publication of CN1003327B publication Critical patent/CN1003327B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

由磁盘设备读出的信息包括有一些同步字节，以使控制器能与从磁盘接收到的信息流达到字节同步。信息流在一个移位寄存器中通过。固件控制一个多路转接器（它用于接收串行寄存器的并行输出信号）去选取高位的二进制“１”，从而使控制器能与信息流达到字节同步。

Description

可编程通用同步字节检测器
总的说来，本发明涉及到大容量的磁盘装置，更准确地说，是关于在一个磁盘控制器中的一些装置，这些装置在读操作期间能使控制器达到字节与从磁盘得到的一个串行信息流同步。
一个典型的数据处理系统可包括一个内存和接有一个磁盘控制器的一台中央处理器（CPU），该控制器是许多磁盘机的接口，第个磁盘机有好几片磁盘安装在同一个旋转轴上，每个磁盘表面都由一个可在径向定位的磁头掠过以读或写存于每个磁盘表面上涂敷的磁性材料中的信息，信息以同心圆的形式存在每条磁道的表面。
每条磁道被划为几个扇区每个扇区则含有代表该区的地址信息及数字字节信息。地址信息与数据字节信息均由一些“零”字节开头，后随以一个同步字符，再后面才随以信息。
当磁盘控制器访问磁盘上的一条磁道时，磁盘控制器就在数据信号线上收到一个串行的数据信息流和一个时钟信息流以使磁盘控制器能鉴别数据信息。信息是按数据字节的方式进行处理的，所以数据信息流必须被划分为数据字节，因此磁盘控制器要鉴别出同步字节以使磁盘控制器能将数据信息流分为数据字节。
除了扇区地址和数据字节信息以外，磁盘机还可包含有缺陷的磁道的信息，它们写在磁盘的一个盘表面上。有缺陷的磁道信息包含磁盘表面上这些单元的地址，在这些地址中不能贮存信息，这是由于磁盘表面某个区上的磁涂层不佳所造成的。
这种有缺陷的磁道信息由磁盘制造厂在测试磁盘时写在预先确定的磁道扇区上。这种有缺陷的磁道信息必须同一个同步字节开头，它可以和扇区地址和数据字节信息之前的同步字节相同，也可以不同，不同的制造厂也可能使用不同的同步字节。
早先的方法中，磁盘机有一个逻辑用以检出逻辑中的同步字节。如要改变逻辑以辨认另一种同步字节，则要求硬件作出变化，这是昂贵而又费时的，它还要求保留关于磁盘控制器能在那个磁盘机上处理信息的一些记录。
这在处理那些利用不同的同步字符写在另一个数据处理系统中的磁盘文件包时也引起问题。
下述与本申请同一日期提交并转让给与本申请同一受让人的美国专利申请与本申请有关，在此提及供参考。
“主存贮器和磁盘控制器存贮器共享的地址寄存器”作者JOHNW，BRADLEY、EDWARDF.GETSON，JR.、BRUCER.COTE
美国序号为675，715
申请日 1984.10.4
因此，本发明的一个目的是提供一种改进了的磁盘控制器。
本发明的另一个目的是提供一种改进了的辨认同步字节的装置。
本发明还有一个目的就是提供一种改进的响应固件信号的装置，能辨认不同的同步字节。
磁盘表面的每条磁道被分为若干扇区，每个扇区有一个地址段和一个数据字节段，每个地址段包含好几个零字节，后随以一个同步字节，再随以指明该扇区地址的地址信息。
数据字节段跟在地址段后面，它包含好几个零字节，然后随之一个同步字节再随以一个数据字节块。
一个控制器接到磁盘机上，并接收一个扇区标志信号，该信号指示扇区起始点正在所选中的磁头下面通过。控制器接收到的扇区标志信号确定固件的状态，以接受在NRZDAT+00信号上的一串信息流和一个循环的位时钟信号NRZCLK+00以确定控制器的状态，接受由一次磁盘读出操作时得到的信息流，以将其分为一个个由N个二进制数位构成的字节。该信息流加到一个移位寄存器24的串行输入端。移位寄存器24的并行输出信号加到相应的多路转接器（MUX）28-2的输入端上。
在时钟信号NRZCLK+00的上升沿通过串行寄存器24记录零位信息流时，控制器不动作，但是当同步字节通过串行寄存器24时，同步字符的高位“1”经过MUX28-2就产生一个同步选择信号SYNSEL+00。
在一个微程序器18和一个算术逻辑单元（ALU12控制下的固件使一组触发器14-2，14-4和14-6置位，产生出选择信号SYNSL1+00，SYNSL2+00和SYNSL4+00选择MUX28-2中的一个输入端。
固件选择那个将产生同步字节的高位“1”的MUX28-2的输入端，该字节在那个将8位的同步字节中的第7位装入移位寄存器时，在时钟信号下产生出同步选择信号SYNSEL+00。
同步选择信号SYNSEL+00在下一个时钟信号的上升沿使触发器28-7置位。触发器28-7与负或门28-5及反相器28-36一起产生一个一位的置位信号BITSET+00，它在延迟半个时钟周期后使触发器28-13置位，输出信号EDCSCK+在寄存器23中对同步字节和所有顺序的字节记时，以贮存在随机数据存贮器RAM8中。
计数器28-1被装入16进制的8，并与串行寄存器23接受到的信息同步地在16进制的8和下之间进行计算，从而使控制器的字节与来自磁盘机的信相流同步。
关于本发明的新颖性能在后面特别是在所附的权利要求中指明，但是参照下面的说明，结合图表可以更好地理解本发明的结构和运行。
图1表示磁盘控制器的方框图。
图2为详细的字节同步逻辑。
图3为同步逻辑的时间图。
参照图1，磁盘装置26包含有几片磁盘，安装在一个旋转轴上，每片盘的上、下表面涂敷有磁性材料，每个表面有一个读/写字头安装在一个沿径向递增移动的磁头架上，磁头可“浮”在其相应的磁盘表面上，将数据写入或自磁盘面读出。磁头每次递增的位移就确定一个磁道。
所有的磁头对每个增量位置就确定一个圆柱体，其中的每条磁道就是一个单元。
磁盘通常包含有711条磁道，每条磁道划分为46个扇区，每个扇区有一个后面跟着一个地址段的地址同步字节和一个后面跟着一个数据段的数据同步字节。地址段由一位标志位，二个磁道柱面号字节，一个磁道号字节，一个扇区号字节及二个循环的冗余检验字节。数据段有一个数据同步字节和256个数据字节，后面跟着以7个出错检测及校正（EDAC）字节，地址同步字节与数据同步字节可以同样的编码，也可以不同。
此外，磁盘机26制造厂家包含有一个扇区，为46个扇区之一，在其中写有该磁盘有缺陷的区域的位置，它们由一个售主同步字节开头。
为使系统对磁盘机26主存贮器2数据传送作好准备，由中央处理器4的数据总线16送出二个结构字到一个暂存器22中，该暂存器受微程序18和贮存在一个只读存贮器ROM16中的固件的控制。
微程序器18是典型的Am2910器件，其说明可见先进微器件公司（加州，桑尼凡尔市，汤普森区901号）出版“先进微器件双极型微处理器逻辑与接口数据手册-1980”。
二个结构字包含有柱面地址（用以指明711个柱面中那一个），磁头号（用以指明将从该柱面上那个磁道读出的磁头），及一个扇区号（用以指明从每个磁道的95个扇区中的那个扇区读出）。
然后一条包含有一个起始地址和一个读写范围的输入/输出指令被送到磁盘控制器中，起始地址在磁盘26写操作过程中是指要从内存2中读出的第一个数据字节的第一个单元的地址，在磁盘26读操作过程中则是指要写入的第1个字节在内存中的第一个单元地址。当该写范围值被递减到零时，数据传送即完成。该范围是要传送的数据字节数。
磁道柱面号，磁头号，扇区号，地址以及范围都在微程序器18和ROM16中的固件的控制下从中央处理器4经过数据总线16贮存在数据随机存贮器RAM8和暂存器22中。
现在假定要从磁盘机26间内存2作数据字节传送，一旦磁盘的磁头架定位在所指定的柱面上，磁头也已选择好，磁盘控制器1就等待一个扇区标志信号SECTMK加到测试多路转接器20，以确定微程序器18和算术逻辑单元（ALU）12的状态使之产生一些信号，这些信号经过同步选择寄存器14加到一个同步和数据周期读逻辑28上，它们也加到移位寄存器24上以读入从磁盘26来的数据信息与时钟信息。
磁盘控制器1的逻辑，接收数据信息一面查找地址同步字节，以使磁盘控制器1与数据信息流达到字节同步，跟着扇区标志信号SECTMK后面第一个字节即是来自那个被指定的磁道的扇区地址信息，这一地址信息与贮存在随机数据存贮器8中的地址信息进行比较。
每个依次从磁盘26中读出的扇区地址与贮存在随机数据存贮器8中的扇区地址进行比较，如果符合，那么逻辑电路便被置于测试数据同步字节的状态，并将数据段字节存入随机数据存贮器RAM8中。
一旦找到所要求地址的扇区，寄存器24便收到一个串行的数据信息流，配合同步和数据循环逻辑28，使数据字节对逻辑同步，并经过数据寄存器23将数据字节存入随机数据存贮器RAM8中，其起始地址比由输入/输出命令所指定的地址小二个单元。
这一数据传输由微程序器18起始，它与存贮在只读存贮器16中的固件一起使存在暂存器22中的字节范围值递减，该硬件控制地址寄存器10中的内容的递增与数据字节随机数据存贮器RAM8中的内容装入。当（字节）范围值等于零时，就指示所有要求的数据字节已被存贮在随机数据存贮器RAM8中了，然后微程序器18将起始地址2装入地址寄存器10，并开始由随机数据存贮器8到内存2的数据字节传送。地址寄存器10也经地址总线12访问内存2。这一操作在共同未决的相关申请中作了叙述。（该申请序号为675，715，标题为“一个共享内存和磁盘控制器的存贮器地址寄存器）。
在由内存2向磁盘26传送数据时，地址寄存器10还是由微程序器18装入起始地址，该地址通过地址总线加到随机数据存贮器RAM8和内存2中。数据字节由内存2读出并存放随机数据存贮器RAM8中。地址寄存器10的内容递增而字节范围值递减。当范围值等于零时，数据字节传送即完成。
算术逻辑单元（ALU）8，配合微程序器18和只读存贮器ROM16产生起始地址。ALU18由两个74S181逻辑元件组成。该逻辑单元说明于“设计工程师用TTL数据手册，第二版由德克萨斯仪器公司（德州达拉斯城）于1976年出版。
ALU8也将同步字节中的第一个二进制“1”装入同步选择寄存器14中。寄存器14的输出加到同步和数据循环读逻辑28中，设定逻辑28的状态以接收来自移位寄存器24的同步字节。如果同步字节是正确的，磁盘26就利用读/写信号继续从被访问的磁道扇区读取数据字节，并将其装入随机数据存贮器RAM8中。
出错检测与校正逻辑（EDAC）30产生EDAC字符，它写在数据段后面，用于检测并校正磁盘26读出过程中出现的错误。
图2为磁盘控制器1的详细逻辑，它能y认同步字节，并能与来自磁盘26的跟在同步字节后的数据信息流达到字节同步。
参照图2的逻辑图和图3的时间图，在磁盘读操作过程中，接收到来自磁盘装置26的数据信息流和一个与数据信息流同步的自由振荡方波时钟信号。数据信息流通过信号NRZDAT+00由移位寄存器24接收，时钟信号则通过信号NRZCLK+00接收并由反相器27变换为信号NRZCLK-00。数据信息流包含有一串二进制“0”数据信息，后面接着一些构成预先确定的同步字节的二进制“0”和二进制“1”。逻辑电路利用这个同步字节将跟在同步字节后面的数据信息装配成字节，以便存入随机数据存贮器RAM8中。
设一个十六进制的字节19（0001 1001）为同步字节。由于字节的数据位是高位先接收，因而第一个二进制“1”数据位就是第四个接收的数据位。由于来自ALU12的信号ALUOTS+00是高电位，所以算术逻辑单元（ALU）12受存贮在ROM16中的固件控制，使触发器14-6在来自译码器16-2的时间信号SRIA09+00的上升沿时被置位。由于信号ALUOT3+00和ALUOT4+00均为低电平，触发器14-2和14-4没有置位。译码器16-2将ROM16来的微字信号译码。分别由触发器14-2，14-4和14-6来的同步信号SYNSL1+00、SYNSL2+00和SYNSL4+00被加到多路转接器28-2的选择端以选取输入端4。清除总线信号CLRBUS-HI，使触发器14-2，14-4和14-6在固件控制下复位。
随着同步字节的各数据位通过移位寄存器24移位，前3个二进制“0”即作为输出信号SERD01+00、SERD02+00和SERD03+00出现，第一个二进制“1”数据位则作为输出信号SERD04+00出现。信号SERD04+00由MUX28-2选择并被加到“与”门28-4的输入端上，作为同步选择信号SYNSEL+00。在磁盘读操作过程中信号RGTVAL+00是高电平。注意，移位寄存器24是在时钟信号NRZCLK+00的上升沿将数据位移位的。在磁盘读操作时，字节写信号BYTWRT+00为低电平面而循环冗余检验信号CRCCWD-00为高电平。在写过程中移位寄存器24由信号GAPCYC-00复位。
“与”门28-4的输出信号SYNBYT+00为逻辑“1”，它被加到触发器28-8的D输入端，并在下一个时钟信号NRZCLK+00的上升沿，使触发器置位。这个时钟信号也将同步字节的最后一个数据位移入移位寄存器24，从而存入了整个同步字节。
触发器28-8由于加到其S端的信号SYDET-00为逻辑“0”而保持置位状态，在读操作结束时，并当读的门信号RGT×××-00变为高电平或循环冗余检验完成信号CRCCMP+00变为高电平时，触发器被复位，它们表示该扇区的地址段已正确读完。任一高电平信号也迫使“或非门”28-6的输出信号SYNCLR-00为低电平，从而使触发器28-8复位。
现在多路转接器MUX28-2由于加到它启动端的触发器28-8的输出信号SYNDET+00而不能正常工作。输出信号SYNDET+00使触发器28-10在下一个时钟信号NRZCLK+00的上升沿置位。产生数据循不信号DATCYC+00。在地址段末尾和数据段的末尾，触发器28-10由信号DATCYR-00复位。
信号SYNBYT+00使触发器28-7在时钟信号NRZCLK+00的上升沿置位。触发器28-7与触发器28-8一样，在同一个时钟周期置位，而在下一个时钟信号NRZCLK+00的上升沿复位。触发器28-7的输出信号BITCNS-00被加到负或门28-5上。输出信号BITSET-00依次被反相器28-31反相，信号BITSET+00加到触发器28-13上，该触发器在时钟信号NRZCLK-00的上升沿置位。这是在触发器28-7置位后的半个周期，但在高位的同步信号位从移位寄存器24移出之前。触发器28-13的输出信号EDCSCK+00加到寄存器23上，以存贮来自移位寄存器24的由信号线SERD00+00到SERD07+00传来的同步字节。触发器28-13保持置位经历一个NRZCLK-00时钟周期，它也由固件产生的一个BUSY××+00信号而复位。
触发器28-9在移位寄存器24接收同步字节的过程中保持置位状态。这使输出信号B1TCNL-00为低电平，从而使计数器28-1置为十六进制的8。触发器28-9由于输出信号B1TCNS-00为低电平，使得负或门28-5的输出信号BITSET-00为低电平而保持在置位状态。触发器28-7在信号SYNBYT+00变为低电平之后，于下一个时钟信号NRZCLK+00的上升沿被复位，这使信号B1TCNS-00变为高电平，从而使计数器28-1开始对NRZCLK+00时钟脉冲进行计数。现在，这一逻辑已处于字节同步状态，因为计数器28-1实质上是与移位寄存器来的下一字节的第一个数据的第一个数据位同步的。计数器28-1为74S161逻辑单元，其说明请见前面提到的“设计工程师用TTL数据手册”。
信号RAMWRT-00被加到数据读写存贮器RAM8上，当它为低电平时就开始写操作，这时寄存器23中的内容就存入数据读写存贮器RAM8中由图1中地址寄存器10的内容所指定的单元中。
在从磁盘26正常的读数据操作中，只有数据段字节被存入数据读写存贮器RAM8中。地址字节则与所要求存放在数据读写存贮器RAM8中的地址字节进行比较。
凭借信号IDTFLD+00为低电平，一个或非门28-19信号ALWPLL+00，一个与门28-21及信号RAMWRT-00为低电平，在数据读写存贮器RAM8中写入跟在同步字节后面的第一个数据字节。这时读的门信号RGT×××+00为高电平。虽然触发器28-12在数据周期信号DATCYC-00的下降沿被置位，但它由加到复位端的信号IDTFLD-FW通过固件而复位。
为了将连续的数据字节写入数据读写存贮器RAM8中，由于数据周期信号DATCYC+00为高电平而使触发器28-15在第一个数据字节周期内，在信号BYTCMP+00的上升沿被置位。由于信号EDCSCK+00为高电平，触发器28-23在时钟信号NRZCLK-00的上升沿被置位。触发器28-23在固件控制上由信号BUSYXX+00复位。如上所述，信号EDCSCK+00将存于移位寄存器24中的数据字节装入到寄存器23中。触发器28-23的输出信号BYTCP2+00被加到与门28-25上，产生输出信号DECRMT+10。因这是一个读操作，信号RGT×××+00为高电平，因计数器28-1标志一个完整的字节，该字节由信号BYTCMP+00的上升沿而被存于寄存器23中，该信号也使触发器28-15置位，信号CMPCYC+00为高电平。信号DATXFR+00由固件产生并加到与非门28-21上，使数据段字节写入数据读写存贮器RAM8，而防止地址段字节被写入其中。与门28-25的输出信号DECRMT+10被加到与非门28-21，使数据读写存贮器RAM8的写信号RAMWRT-00成为低电平，并持续一个NRZCLK-00时钟周期，以将存入在寄存器23中的数据字节写入数据读写存贮器RAM8中。触发器28-15和28-17在固件控制下由信号FRESET-00复位。这一过程对数据段中的每个字节都要重复，直至字节范围值被递减到零。
注意，因信号B1TCNS-00为高电平，计数器28-1对时钟周期信号NRZCLK+00进行计数。在紧跟着同步字节后的第一个字节末尾，计数器28-1从十六进制的8计数到十六进制的0，这时，在十六进制的F加1之后便产生一个进位信号。这使字节完成信号BYTCMP+00成为高电平，并通过反相器28-11产生低电平信号BYTCMP-00。低电平信号BYTCMP-00加负或门28-5上，借助信号B1TSET-00使触发器28-9置位，因而计数器28-1又一次恢复到十六进制的8，而不是保持在十六进制的0。所以计数器28-1按照从磁盘机26读出的第个字节的位，从十六进制的8到十六进制的F进行计数。
参照图3的时间图，信号NRZCLK+为来自磁盘装置26的自由振荡时钟信号。被同步到时钟信号的数据信号NRZDAT+表示移位寄存器23接受到的同步字节-十六进制的19。SERD07+则表示被同步在时钟信号NRZCLK+上升沿的同步字节。
多路转接器MUX28-2接收SERD04+信号并产生信号SYNSEL+00使触发器28-8置位，在下一个信号NRZCLK+的上升沿产生信号SYNDET+和BITLOD+，信号DATCYC+指示数据段的起始点。信号BITLOD+为高电平则使触发器28-9维持置位，使计数器28-1保持在十六进制的8。信号BITLOD+使触发器28-9在下一个NRZCLK+的上升沿复位，以使计数器28-1能与移位寄存器23收到的数据位进行同步计数，因而信号BYTCMP+就表示一个完整的数据字节已被存入移位寄存器23中。
信号BYTCMP+为高电平，使信号EDCSCK+在下一个上升沿成为高电平。信号EDCSCK+则使移位寄存器23中的内容送入寄存器24。
信号RAMWRT-将寄存器24中的内容写入数据读写存贮器RAM8中。注意同步字节，尽管它存于寄存器23中，但并不存入数据读写存贮器RAM8中。
信号CMPCYC+在整个数据段内为高电平，以控制RAMWRT-信号。
在介绍和描述了本发明的最佳实施例之后，对本技术领域中的专业人员会了解到，在本发明所申请的范围之内，可能作出许多变化和修改来改变所述的发明，即上面指出的许多元件也可能改变或用能提供同样作用的不同元件替代而仍属本发明所述权利要求的实质范围。所以发明只受权利要求所述的范围限制。

Claims (27)

1、将由位表示的一串信号流所代表的信息编为数据字节的装置，其中，上述位中的连续N个位代表一个字节，第一个字节是同步字节，后续的是数据字节，所述装置的特征在于：
（a）存储器（16），用于保存特定类型同步字节的一种表示;
（b）移位寄存器（24），用于接收上述信号流，并保存该流中的连续N个位;
（c）电路部件（28-2），用于接收存在上述储器器中的表示和存在上述寄存器中的位内容，根据上述表示和上述位内容的一致性来产生第一个输出信号（SYNSEL），表示在上述信号流中已检测到该特定类型的同步字节;
（d）由上述电路部件的上述输出信号而启动的计数器电路（28-1，5，9），当达到表示上述移位寄存器已接收到N位的计数值时，它发送第二个输出信号（BYTCMP）;
（e）连到上述移位寄存器上并由上述每一个第二输出信号启动的寄存器（23），用于存储上述移位寄存器的内容。
2、根据权利要求1的装置，其特征进一步在于：
（ⅰ）保在在上述存储器中的、代表上述特定类型同步字节中最高级“1”位的位置的表示;
（ⅱ）上述电路部件受上述表示的控制，根据上述表示所代表的位的位置输出上述移位寄存器中位的位置的内容，作为上述第一个输出信号。
3、根据权利要求1的装置，其特征在于：
移位寄存器，用于接收串行输入端上的位信号流，并响应来自磁盘机的周期时钟信号，以使所述信号流中的每位在周期时钟信号的每个上升沿处移入，所述位信号流的每一位顺序出现在每个输出信号中。
4、根据权利要求1的装置，其特征在于：
只读存贮器，用于存贮一系列微字;
微程序器，接到所述只读存贮器上并产生一序列地址信号，所述只读存贮器响应所述的地址信号序列，以读出代表微字的信号;
算术逻辑单元（ALU），接到所述的只读存贮器上并产生一系列地址信号，所述只读存贮器响应所述的地址信号序列，以读出代表微字的信号;
第二存贮器，连到所述只读存贮器和算术逻辑单元（ALU）上，它响应所述的一系列微字信号和一系列算术逻辑单元（ALU）信号中的一个，以产生一系列选择信号。
5、根据权利要求1的装置，其特征在于：
连到第二存贮器和移位寄存器的多路转换器，它响应许多选择信号，以选取预定的输出信号中的一个，从而接收同步字节中的高位二进制“1”，这是在所述周期时钟信号的上升沿、当具有8位的同步字节中的第七位被存入所述移位寄存器时进行的，该多路转换器还产生同步选择信号。
6、根据权利要求1的装置，其特征在于：
第三存贮器，它连到所述多路转换器，并响应同步选择信号和周期时钟信号的上升沿，产生第二个状态中的第一个信号;
位计数器，它连到第三存贮器并响应所述第二状态的第一个信号，以在所述位计数器中装入预定的值。
7、根据权利要求1的装置，其特征在于：
第四存贮器，它连到多路转换器，并影响同步信号和周期时钟信号的上升沿，以产生第一状态中的第二个信号，禁止多路转换器工作。
8、根据权利要求1的装置，其特征在于：
第五存贮器，它连到第四存贮器并响应所述第一状态中的第二个信号，产生第二状态中的第三个信号，所述位计数器响应第二状态中的第三个信号，对所述周期时钟信号计数，并与接收第个字节的移位寄存器同步地产生字节结束信号。
9、根据权利要求1的装置，其特征在于：
一个寄存器，它连到所述移位寄存器和所述位计数器并响应字节结束信号，以便将接收到的来自许多输出信号的每个字节贮存起来。
CN85108638.1A 1984-10-04 1985-10-04 可编程通用同步字节检测器 Expired CN1003327B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65771684A 1984-10-04 1984-10-04
US657,716 1991-02-19

Publications (2)

Publication Number Publication Date
CN85108638A CN85108638A (zh) 1986-10-08
CN1003327B true CN1003327B (zh) 1989-02-15

Family

ID=24638383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN85108638.1A Expired CN1003327B (zh) 1984-10-04 1985-10-04 可编程通用同步字节检测器

Country Status (11)

Country Link
US (1) US4663733A (zh)
EP (1) EP0176975A3 (zh)
KR (1) KR920001955B1 (zh)
CN (1) CN1003327B (zh)
AU (1) AU578976B2 (zh)
BR (1) BR8504891A (zh)
DK (1) DK451185A (zh)
ES (1) ES8705673A1 (zh)
FI (1) FI853831L (zh)
NO (1) NO853920L (zh)
YU (1) YU158785A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176976B1 (en) * 1984-10-04 1993-10-20 Bull HN Information Systems Inc. Disk controller with shared address register
EP0218955B1 (de) * 1985-09-30 1991-03-13 Siemens Aktiengesellschaft Verfahren zur bit- und bytesynchronen Datenübertragung über eine serielle Schnittstelle
US5684972A (en) * 1994-08-22 1997-11-04 Adaptec, Inc. Programmable servo burst sequencer for a disk drive
US5640538A (en) * 1994-08-22 1997-06-17 Adaptec, Inc. Programmable timing mark sequencer for a disk drive
US5640583A (en) * 1994-08-22 1997-06-17 Adaptec, Inc. Programmable servo burst decoder
KR0175371B1 (ko) * 1995-08-28 1999-03-20 김광호 전송 스트림의 동기 바이트 검출 회로
JPH1049984A (ja) * 1996-08-05 1998-02-20 Fujitsu Ltd 信号処理回路、信号処理装置、及び、ディスク装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3417377A (en) * 1966-09-13 1968-12-17 Burroughs Corp Shift and buffer circuitry
US3750104A (en) * 1971-10-12 1973-07-31 Burroughs Corp Method and apparatus for synchronizing a dynamic recirculating shift register with asynchronously rotating memories
US4210959A (en) * 1978-05-10 1980-07-01 Apple Computer, Inc. Controller for magnetic disc, recorder, or the like
US4405979A (en) * 1980-10-06 1983-09-20 Honeywell Information Systems Inc. Data processing system having apparatus in a communications subsystem for establishing byte synchronization
US4494156A (en) * 1982-05-14 1985-01-15 Media Systems Technology Selectable format computer disk copier machine
US4509121A (en) * 1982-09-30 1985-04-02 Honeywell Information Systems Inc. Apparatus for synchronizing a stream of data bits received over a single coaxial conductor
EP0176976B1 (en) * 1984-10-04 1993-10-20 Bull HN Information Systems Inc. Disk controller with shared address register

Also Published As

Publication number Publication date
FI853831L (fi) 1986-04-05
EP0176975A2 (en) 1986-04-09
CN85108638A (zh) 1986-10-08
AU4814985A (en) 1986-04-10
ES8705673A1 (es) 1987-05-01
KR860003555A (ko) 1986-05-26
AU578976B2 (en) 1988-11-10
ES547551A0 (es) 1987-05-01
FI853831A0 (fi) 1985-10-03
YU158785A (en) 1987-12-31
DK451185D0 (da) 1985-10-03
BR8504891A (pt) 1986-07-22
KR920001955B1 (ko) 1992-03-07
EP0176975A3 (en) 1989-01-18
DK451185A (da) 1986-04-05
NO853920L (no) 1986-04-07
US4663733A (en) 1987-05-05

Similar Documents

Publication Publication Date Title
US5072378A (en) Direct access storage device with independently stored parity
US3999163A (en) Secondary storage facility for data processing systems
EP0221763B1 (en) System for transferring digital data between a host device and a recording medium
EP0187027B1 (en) Transferring data between a disk and a central processing unit
KR970003316B1 (ko) 디스크 모방 시스템(disk emulation system)
CA1218162A (en) Multilevel controller for a cache memory interface in a multiprocessing system
US6606589B1 (en) Disk storage subsystem with internal parallel data path and non-volatile memory
US5528755A (en) Invalid data detection, recording and nullification
US5414570A (en) Tape marks recorded in user data blocks having identifications of the recorded tape marks
US5155835A (en) Multilevel, hierarchical, dynamically mapped data storage subsystem
EP0715735B9 (en) Ata interface architecture employing state machines
US4958351A (en) High capacity multiple-disk storage method and apparatus having unusually high fault tolerance level and high bandpass
EP0278134A1 (en) High capacity disk storage system having unusually high fault tolerance level and bandpass
US4885683A (en) Self-testing peripheral-controller system
US4521850A (en) Instruction buffer associated with a cache memory unit
US5335328A (en) Methods for recording and reading data from a record member having data in any one of a plurality of block formats including determining length of records being transferred
WO1994019746A1 (en) Flash solid state drive emulating a disk drive to processing elements
CN86107763B (zh) 具有相邻地址空间的存贮器系统
CN1022724C (zh) 非同步通道/直接存取存储器设备通信系统
CN1003327B (zh) 可编程通用同步字节检测器
CA1322613C (en) High speed read/modify/write memory system and method
EP0039665B1 (en) A method and apparatus for tracing a sequence comprising a series of transfers of binary message words
CN1004946B (zh) 磁盘控制器
EP0080878A2 (en) Cache memory and method of control for use with magnetic disks
JPS61255451A (ja) デ−タ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee