KR0175371B1

KR0175371B1 - 전송 스트림의 동기 바이트 검출 회로

Info

Publication number: KR0175371B1
Application number: KR1019950026877A
Authority: KR
Inventors: 신정철
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-08-28
Filing date: 1995-08-28
Publication date: 1999-03-20
Also published as: KR970014402A; US5708689A

Abstract

이 발명은 전송 스트림의 동기 바이트 검출 회로에 관한 것으로서, 클럭이 발생할 때마다 전송 패킷을 1 바이트씩 입력받는 쉬프트 레지스터와, 상기 쉬프트 레지스터로부터 입력받은 값과 16 진수값 47(OX47)을 비교하는 제1 비교수단과, 상기 제1 비교 수단에서 출력되는 값과 리셋 신호를 입력받아 논리합 연산을 하여 제1 카운터의 값을 결정하는 논리합 수단과, 클럭이 발생할 때마다 상기 제1 비교 수단의 결과값에 따라 0가 되거나 1씩 증가하는 제1 카운터와, 상기 제1 카운터의 값과 10 진수 값을 188을 비교하는 제2 비교 수단과, 상기 제1 비교 수단과 상기 제2 비교 수단의 출력값을 입력받아 논리곱 연산을 하여 제2 카운터의 값을 증가시키는 논리곱 수단과, 상기 제1 비교 수단의 출력이 1이고 상기 제2 비교 수단의 출력이 1인 경우 상기 논리곱 수단에 의해 증가되는 제2 카운터와, 상기 제2 카운터의 값과 10 진수값 2를 비교하는 제3 비교 수단과, 상기 제1 비교 수단의 출력값과 상기 제3 비교 수단의 출력값을 비교하여 동기 바이트 검출 플레그의 값을 결정하는 제4 비교 수단으로 구성되어, 엠펙 2 시스템 디코더에서 전송 스트림을 파싱(Parsing)할 때의 동기 바이트를 검출하는 효과를 가진 전송 스트림의 동기 바이트 검출 회로에 관한 것이다.

Description

전송 스트림의 동기 바이트 검출 회로

제1도는 이 발명의 실시예에 따른 전송 스트림의 동기 바이트 검출 회로의 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 쉬프트 레지스터 2 : 제1XNOR게이트

3 : OR게이트 4 : 제1카운터

5 : 제2XNOR게이트 6 : 제1AND게이트

7 : 제2카운터 8 : 제3XNOR게이트

9 : 제2AND게이트

이 발명은 전송 스트림의 동기 바이트 검출 회로에 관한 것으로서, 더욱 상세하게 말하자면 엠펙 2(MPEG2, Moving Picture Expert Group 2)시스템 디코더에서 전송 패킷(Transport Packet)의 첫번째에 위치한 동기 바이트(SNYC BYTE)를 검출하는 전송 스트림(Transport Stream)의 동기 바이트 검출(Detect)회로에 관한 것이다.

다중 매체 분야에의 응용 기술의 국제 표준안으로 추진되고 있는 엠펙(MPEG)은 화질 개선 및 고속 처리가 요구되는 보다 많은 응용 분야를 포함시키기 위해 시스템의 요구 조건을 보다 완화하여 전송률을 약 1내지 15Mbps의 전송속도로 하고 있다.

엠펙(MPEG)은 화상 압축 뿐만 아니라 관련된 오디어 압축 및 화상의 동기에 대한 주제를 다루고 있다. 즉, 엠펙(MPEG) 비디오는 약 1.5Mbps의 화상 신호의 압축에 대해 다루고 있으며, 오디오는 채널당 64,128,192Mbps 전송 속도를 갖는 디지털 오디오 신호의 압축에 대해 다루고 있다.

엠펙(MPEG) 시스템은 여러개의 압축된 오디오 및 비디오 신호의 다중화 및 동기 문제를 다룬다.

여기서, 1.5Mbps를 넘지 않는 이유는 현재 널리 사용되고 있는 디지털 저장 매체의 접근 속도가 이를 넘지 못하고 있기 때문이다.

엠펙(MPEG)에서 인코더(Encoder)의 규정은 하고 있지 않으나, 디코더(Decoder)에 대해서는 연산 정도나 처리의 방법을 세밀하게 규정하고 있다.

출력 화상은 원래 1,5Mbps에서는 상당히 무리가 있고, 인코더에서 생성하는 모션 벡터(Motion Vector)의 예측 정도나 화면의 내용에 따라 변화하는 파라메터(Parameter)의 설정에 의해 크게 변한다.

최초에 엄펙 1이 등장한 무렵의 화상은 상당히 불럭 변형이 눈에 띄었으나, 최근에는 상당히 선명한 화면이 되고 있다.

엠펙 2 비디오의 방식은 부호와의 입력 비트율(Bit Rate)이 엠펙 1과 같이 1.5Mbps라고 규정하고 있지 않고 추정이 4 내지 5Mbps로 되어 있을 뿐이다.

이것은 바꾸어 말하면 좋은 화질을 선택할 수 있다는 것이다.

그리고 화면 크기도 고품위 텔레비전(HDTV)을 포함한 여러 가지 크기의 화면이 표준으로 되어 있다.

이 발명의 목적은 엠펙 2 시스템 디코더에서 전송 스트림을 파싱(Parsing)할 때의 동기 바이트를 검출하는 전송 스트림의 동기 바이트 검출 회로를 제공하기 위한 것이다.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 클럭이 발생할 때마다 전송 패킷을 1 바이트씩 입력받아 제1비교 수단으로 출력하는 쉬프트 레지스터와, 상기 쉬프트 레지스트로부터 입력받은 값과 16진수값 47(OX47)을 비교하는 제1비교수단과, 상기 제1비교 수단에서 출력되는 값과 리셋 신호를 입력받아 논리합 연산을 하여 제1카운터의 값을 결정하는 논리합 수단과, 클럭이 발생할 때마다 상기 제1비교 수단의 결과값에 따라 0가 되어나 1씩 증가하는 제1카운터와, 상기 제1카운터의 값과 10진수값 188을 비교하는 제2비교 수단과, 상기 제1비교 수단과 상기 제2비교 수단의 출력값을 입력받아 논리곱 연산을 하여 제2카운터의 값을 증가시키는 논리곱 수단과, 상기 제1비교 수단의 출력이 1이고 상기 제2비교 수단의 출력이 1인 경우 상기 논리곱 수단에 의해 증가되는 제2카운터와, 상기 제2카운터의 값과 10진수값 2를 비교하는 제3비교 수단과, 상기 제1비교 수단의 출력값과 상기 제3비교 수단의 출력값을 비교하여 동기 바이트 검출 플레그의 값을 결정하는 제4비교 수단으로 이루어진다.

상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.

첨부한 제1도에 도시되어 있듯이 이 발명의 실시예에 따른 전송 스트림의 동기 바이트 검출 회로의 구성은, 클럭(Clock) 발생할 때마다 전송 패킷(Transport Packet)을 1 바이트씩 입력받아 제1XNOR게이트(2)로 출력하는 쉬프트 레지스터(Shift Register)(1)와, 상기 쉬프트 레지스터로(1)부터 입력받은 값과 16진수 진수값47(OX47)을 비교하는 제1 XNOR 게이트(2)와, 상기 제 1XNOR 게이트(2)에서 출력되는 값과 리셋 신호(Reset)를 입력받아 논리합 연산을 하여 제1카운터(Count)(4)의 값을 결정하는 OR게이트(3)와, 클럭(Clock)이 발생할 때마다 상기 제1XNOR 게이트(2)의 결과 값에 따라 0이 되거나 1씩 증가하는 제1카운터(4)와, 상기 제1카운터(4)의 값과 10진수 값 188을 비교하는 제2XNOR 게이트(5)과, 상기 제1XNOR 게이트(2)과 상기 제2XNOR 게이트(5)의 출력값을 입력받아 논리곱 연산을 하여 제2카운터(7)의 값을 증가시키는 제1AND 게이트(6)와, 상기 제1XNOR 게이트(2)의 출력이 1이고 상기 제2XNOR 게이트(5)의 출력이 1인 경우 상기 제1AND 게이트(6)에 의해 증가되는 제2카운터(7)와, 상기 제2카운터(7)의 값과 10진수값 2를 비교하는 제3XNOR 게이트(8)과, 상기 제1XNOR 게이트(2)의 출력값과 상기 제3XNOR 게이트(8)의 출력값을 비교하여 동기 바이트 검출 플레그(SYNC Byte Detect Flag)의 값을 결정하는 제2AND 게이트(9)로 이루어진다.

상기한 구성에 의한, 이 발명의 실시예에 따른 전송 스트림의 동기 바이트 검출회로의 작용은 다음과 같다.

엠펙 2(MPEG2, Moving Picture Expert Group 2) 전송 스트림은 188바이트의 전송 패킷의 연속으로 구성되어 있으며, 전송 패킷의 첫번째 바이트는 동기 바이트(SYNC Byte)로 구성되어 있다.

스트림이 온(on)되어 전송 스트림을 분석하기 위해서는 전송 패킷의 첫번째 바이트인 동기 바이트를 찾아 시작점을 알아야 한다.

리셋(Reset) 신호가 액티브(active)가 되면 제1카운터(4)와 제2카운터(7)는 0이 된다.

클럭(Clock)이 발생할 때마다 전송 패킷이 1바이트씩 쉬프트 레지스터(1)로 전달된다.

제1XNOR 게이트(2)는 상기 쉬프트 레지스터(1)에 전달된 값과 16진수값 47(OX47)을 입력받아 비교하여 같으면 제1 카운터(4)의 값을 '00000000'로 만들고, 같지 않으면 제1카운터(4)은 1씩 증가한다.

제1카운터(4)의 값이 계속 증가하여 188이 되면 제2 XNOR 게이트(5)는 논리 '1'을 출력한다.

상기 제2 XNOR 게이트(5)의 출력이 논리 '1' 일때 상기 제1XNOR 게이트(2)의 출력이 논리 '1'이면 처음의 동기 바이트 이후 188 바이트를 지나 다시 동기 바이트를 검출함을 나타내며, 제2카운터(7)의 값을 증가시킨다.

제2 카운터(7)의 값이 증가하여 10진수 2가 되면 제3XNOR 게이트(8)는 논리 '1'을 출력시킨다.

제3XNOR 게이트(8)가 논리 '1'을 출력시킬 때 제1XNOR 게이트(2)의 출력이 논리 '1' 이면 제2AND 게이트(9)는 동기 바이트 검출 플래그를 '1'로 만들어 전송 스트림의 분석을 시작할 수 있도록 한다.

이는 최초 동기 바이트 검출 이후 16진수값 47(OX47)이 연속적으로 2번 188바이트 만큼 떨어져 있는 것을 찾는 것으로 처음 검출한 것이 올바른 동기 바이트인지 알 수 없기 때문에 처음 이후 2번 연속 188 바이트 떨어진 것을 검출하면 실제 동기 바이트가 아닌 것을 동기 바이트로 검출하는 오류를 막을 수 있다.

이상에서와 같이 이 발명의 실시예에서, 엠펙 2 시스템 디코더에서 전송스트림을 파싱(Parsing)할 때의 동기 바이트를 검출하는 효과를 가진 전송스트림의 동기 바이트 검출 회로를 제공할 수 있다.

이 발명의 이러한 효과는 엠펙(MPEG)의 응용 분야인 종합정보통신망(ISDN), 근거리 통신망(LAN) 분야에 이용될 수 있다.

Claims

클럭이 발생할 때마다 전송 패킷을 1 바이트씩 입력받아 제1 비교 수단으로 출력하는 쉬프트 레지스터와, 상기 쉬프트 레지스터로부터 입력받은 값과 16 진수값 47(OX47)을 비교하는 제1 비교수단과, 상기 제1 비교 수단에서 출력되는 값과 리셋 신호를 입력받아 논리합 연산을 하여 제1 카운터의 값을 결정하는 논리합 수단과, 클럭이 발생할 때마다 상기 제1 비교 수단의 결과값에 따라 0가 되거나 1씩 증가하는 제1 카운터와, 상기 제1 카운터의 값과 10 진수 값 188을 비교하는 제2 비교 수단과, 상기 제1 비교 수단과 상기 제2 비교 수단의 출력값을 입력받아 논리곱 연산을 하여 제2 카운터의 값을 증가시키는 논리곱 수단과, 상기 제1 비교 수단과 상기 제2 비교 수단의 출력값을 입력받아 논리곱 연산을 하여 제2 카운터의 값을 증가시키는 논리곱 수단과, 상기 제1 비교 수단의 출력이 1이고 상기 제2 비교 수단의 출력이 1인 경우 상기 논리곱 수단에 의해 증가되는 제2 카운터와, 상기 제2 카운터의 값과 10 진수값 2를 비교하는 제3 비교 수단과, 상기 제1 비교 수단의 출력값과 상기 제3 비교 수단의 출력값을 비교하여 동기 바이트 검출 플레그의 값을 결정하는 제4 비교 수단을 포함하여 이루어지는 것을 특징으로 하는 전송 스트림의 동기 바이트 검출 회로.
제1항에 있어서, 상기한 제1 내지 제3 비교 수단은 XNOR 게이트로 이루어지는 것을 특징으로 하는 전송 스트림의 동기 바이트 검출 회로.
제1항에 있어서, 상기한 제4 비교 수단은 AND 게이트로 이루어지는 것을 특징으로 하는 전송 스트림의 동기 바이트 검출 회로.
상기한 논리합 수단은 OR 게이트로 이루어지는 것을 특징으로 하는 전송 스트림의 동기 바이트 검출 회로.
제1항에 있어서, 상기한 논리곱 수단은 AND 게이트로 이루어지는 것을 특징으로 하는 전송 스트림이 동기 바이트 검출 회로.