NO853920L - Bitgruppedetektor for programmerbar universell synkroniser ing. - Google Patents

Description

Denne oppfinnelse vedrører generelt området for magnetplateanordninger for masselager, og nærmere bestemt . apparatur i en m agnetpl at e styre - innretning som setter styreinnretningen i stand til å gå i bitgruppesynkronisering med en seriemessig strøm av bits som mottas fra en magnetplateanordning under en magnetplateleseoperasjon.

Et typisk databehandlingssystem kan omfatte et hovedlager og en sentralprosessorenhet (CPU) koplet til en magnetplatestyreinnretning som danner grensesnitt med et antall magnetplateanordninger. Hver magnetplateanordning omfatter et antall magnetplater montert på en roterende aksel. Hver magnetplates overflate traverseres av et magnetisk hode som kan indekses i en radiell retning til faste posisjoner for å lese eller skrive informasjon som lagres i det magnetiske materialet som er belagt på hver magnetplateoverflate. Informasjonen lagres i konsentriske spor på overflaten av hvert sport.

Hvert av sporene er organisert i sektorer. Hver sektor omfatter adresseinformasjon som identifiserer sektor og databitgruppeinformasjonen. Både adresseinformasjonen og databitgruppeinformasjonen foregås av et antall av NULL-bitgrupper fulgt av et synkroniseringstegn, etterfulgt av informasjonen.

Når magnetplatestyreinnretningen adresserer et spor på magnetplaten, mottar magnetplatestyreinnretningen en seriemessig av databits på en datasignallinje og en strøm av klokkebits for å sette magnetplatestyreinnretningen i stand til å identifisere nevnte databits. Informasjon behandles i form av databitgrupper. Strømmen av databits må derfor organiseres i databitgrupper. Magnetplatestyreinnretningen forsøker derfor å identifisere synkroniseringsbitgruppen for å sette magnetplatestyreinnretningen i stand til å separere databitstrømmen i databitgrupper.

I tillegg til sektoradresse og databitgruppeinformasjonen, kan magnetplateanordningen omfatte informasjon om defekt spor som stives på en overflate av en magnetplate hos magnetplateanordningen. Slik informasjon om defekte spor omfatter de steder på overflaten av en magnetplate på hvilke informasjon ikke kan lagres. Dette kan skyldes mangler i det magnetisk belegget på et område av en magnetplates overflate.

Denne informasjon vedrørende defekte. spor skrives på en forutbestemt sporsektor av magnetplateanordningens produsent når magnetplateanordningen testes. Denne informasjon om defekt spor må forutgås av en synkroniseringsbitgruppe som kan eller ikke trenger å være den samme som synkroniseringsbitgruppene som går forut for sektoradresse og databitgruppeinformasjonen. Dessuten kan forskjellige produsenter anvende forskjellige synkroniseringsbitgrupper.

De tidligere kjente magnetplatedrivanordninger omfattet logikken for detektering av synkroniseringsbitgruppen i logikken. For å endre logikken til å gjenkjenne en annen synkroniseringsbitgruppe var det påkrevet med en maskinvareendring som var kostbar, tidskrevende og også nødvendiggjorde at registreringer ble gjort med hensyn til hvilken magnetplatestyreinnretning som kunne behandle informasjon på hvilken magnetplated ri vanordning.

Dette ga også et problem med å behandle magnetplatepakker (utskiftbare av bruken) som var blitt skrevet på et annet databehandlingssystem under anvendelse av et forskjellig synkroniseringstegn.

Det er følgelig et formål med oppfinnelsen å tilveiebringe en forbedret magnetplatestyreinnretning.

Det er et annet formål med oppfinnelsen å tilveiebringe forbedret apparatur for å gjenkjenne en synkroniseringsbitgruppe.

Det er et ennu ytterligere formål med oppfinnelsen å tilveiebringe forbedret apparatur som kan reagere på fastvaresignaler for gjen-kjennelse av forskjellige synkroniseringsbitgrupper.

Hvert spor som en overflate av en magnetplate er oppdelt i sektorer. Hver sektor har et adressefelt og databitgruppefelt. Hvert adressefelt omfatter et antall av nullbitgrupper fulgt av en synkroniseringsbitgruppe, etterfulgt av adresseinformasjon som angir sektoradressen. Databitgruppefeltet følger adressefeltet og omfatter et antall av null-bitgrupper fulgt av synkroniseringsbitgruppen, etterfulgt av en blokk av databitgrupper.

En styreinnretning er koplet til magnetplatedrivanordningen og mottar et sektormarkørsignal som indikerer at starten av en sektor passerer under det valgte hodet. Sektormarkørsignalet som mottas av styreinnretningen setter fastvaren i stand til å motta en strøm av bits over signal NRZDAT+00 og et syklisk bitklokkesignal NRZCLK+00 for å sette styreinnretningen i stand til å motta nevnte bits under en lesning fra magnetplateoperasjonen for å organisere nevnte bits i bitgrupper.

Strømmen av bits tilføres en serieinngang på et skiftregister 24. Parallelle utgangssignaler fra skiftregisteret 24 tilføres sine respektive inngangsterminaler på en multiplekser (MUX) 28-2.

Styreinnretningen foretar seg intet mens strømmen av nullbits klokkes gjennom serieregisteret 24 ved stigningen av NRZCLK+00 klokkesignalet. Ettersom synkroniseringsbitgruppen imidlertid passerer gjennom serieregisteret 24, genererer den høyere ordens EN-bit i synkroniseringstegnet synkroniseringsvalgsignalet SYNSEL+00 via MUX 28-2.

Fastvaren under styringen fra en mikrosekvensenhet 18 og en aritmetisk logikkenhet (ALU) 12 setter kombinasjonene av vippene (flops) 14-2, 14-4 og 14-6 til å generere valgsignaler SYNSL1+00, SYNSL2+00 og SYNSL4+00 til å velge en av inngangsterminalene hos MUX 28-2.

Fastvaren velger den inngangsterminalen på MUX 28-2 som vil resultere i at høyere ordens EN-bit i synkroniseringsbitgruppen genererer synkroniseringsvalgsignalet SYNSEL+00 på det klokkesignalet som lastet den syvende av de åtte bits i synkroniseringsbitgruppen inn i skiftregisteret.

Synkroniseringsvalgsignalet SYNSEL+00 setter en vippe (flop) 28-7 når det neste bitklokkesignalet oppstår. Vippen 28-7 genererer, i forbindelse med en negativ ELLER-port 28-5 og en inverterer 28-36 et bitsettesignal BITSET+00 som setter en vippe 28-13, halvparten av en klokkesyklus senere. Utgangssignalet EDCSCK+ klokker synkroniseringsbitgruppen og samtlige påfølgende bitgrupper inn i et register 23 for lagring i en data RAM 8.

En teller 28-1 lastes med hexadesimal 8 og teller mellom hexadesimal 8 og F synkront med de bits som mottas av serieregisteret 23 hvorved styreinnretningen plasseres i bitgruppesynkronisering med strømmen av bits fra magnetplateanordningen.

De nye trekk som er kjennetegnende for oppfinnelsen er angitt nærmere

i de vedlagte patentkrav. Selve oppfinnelsen både hva angår organisering og operasjon, kan imidlertid best forstås med henvisning til den etter-følgende beskrivelse i forbindelse med tegningene.

Fig. 1 viser et blokkskjema over magnetplatestyreinnretningen.

Fig. 2 viser den detaljerte bitgruppesynkroniseringslogikken.

Fig. 3 viser et tidsdiagram over synkroniseringslogikken.

Idet det henvises til fig. 1 omfatter en magnetplateanordningen 26 et antall magnetplater montert på en roterende spindel som har øvre og nedre overflater av hver magnetplate belagt med et magnetisk materiale. Et les/skrivhode for hver overflate er montert på en vogn som beveger seg radielt i inkrementer, idet hodene tillates å "flyte" over deres respektive overflate og skrive data på eller lese data fra magnetplatens overflate. Hver inkrementerte posisjon for et hode definerer et spor. Samtlige hoder definerer en sylinder hvor hvert spor er et element for den inkrementerte posisjonen.

En magnetplate inneholder vanligvis 711 spor, idet hvert spor er oppdelt

i 46 sektorer. Hver sektor inneholder en adressesynkroniseringsbitgruppe etterfulgt av et adressefelt og en datasynkroniseringsbitgruppe etterfulgt av et datafelt. Adressefeltet omfatter en flaggbitgruppe, to sylinder-nummerbitgrupper, en spornummerbitgruppe, en sektornummerbitgruppe og to sykliske redundanskontrollbitgrupper. Datafeltet omfatter en datasynkroniseringsbitgruppe og 256 databitgrupper etterfulgt av 7 feildetekterings og korrigerings (EDAC) bitgrupper. Adressesynkroniseringsbit-

gruppen og datasynkroniseringsbitgruppen kan eller trenger ikke å ha den samme koden.

I tillegg inkluderer produsenten av magnetplateanordningen 26 en av de 46 sektorene i hvilke er skrevet stedet for defekte områder på magnet-plateoverflaten som går forut for en kjøpers synkroniseringsbitgruppe.

For å forberede systemet for magnetplateanordnings 26 hovedlager 2 dataoverføring, sendes to konfigurasjonsord av den sentrale prosessorenheten 4 over databussen 16 til et midlertidig lager (scratch pad memory) 22 under styringen fra mikrosekvensenheten 18 og fastvare lagret i en ROM 16.

Mikrosekvensenheten 18 er vanligvis en Am 2910 anordning beskrevet i "The Advanced Micro Devices Bipolar Microprocessor Logic and Interface Data Book - 1980", utgitt av Advanced Microdevices Inc., 901 Thompson Place, Sunnyvale, California 94086, USA.

De to konfigurasjonsordene omfatter synlinderadressen som angir en av 711 sylindre, hodenummeret som angir hodet som vil lese spore på sylinderen og et sektornummer som vil lese en av 95 sektorer pr. spor.

En inngangs/utgangsinstruksjon sendes så til magnetplatestyreinnretningen som omfatter en startadresse og et område. Startadressen er adressen for det første stedet i hovedlageret 2 fra hvilket den første databitgruppen leses under en skriveoperåsjon for magnetplateanordningen 26 eller inn i hvilken den første bitgruppen skrives under en leseoperasjon for magnetplateanordningen 26. Dataoverføringen fullføres når området er blitt dekrementert til NULL. Området er det antallet av databitgruppe som skal overføres.

Sylindernummeret, hodenummeret, sektornummeret, adressen og området lagres i data RAM 8 og i et midlertidig lager 22 fra den sentrale prosessorenheten 4 via en databuss 16 under styringen fra mikrosekvensenheten 18 og fastvaren i ROM 16.

Antatt nå en databitgruppeove r føring fra magnetplateanordningen 26 til hovedlageret 2, vil, såsnart magnetplatehodets vogn er plassert til den angitte sylinder og hodet er valgt, magnetplatestyreinnretningen 1 vente på et sektormarkørsignal SECTMK som tilføres en testmultiplekser 20 for å sette mikrosekvensenheten 18 og en aritmetisk logikkenhet (ALU) 12 i stand til å generere signaler som tilføres en synkronisering og data-syklusleselogikk 28 via et synkroniseringsvelgingsregister 14 og også tilføres et skiftregister 24 for å lese nevnte databits og klokkebits som mottas fra magnetplateanordningen 26.

Logikken i magnetplatestyreinnretningen 1 mottar de databits som ser etter adressesynkroniseringsbitgruppen for å tillate at magnetplatestyreinnretningen 1 kommer i bitgruppesynkronisering med databitstrømmen. De første bitgruppene vil være adresseinformasjonen fra den sektoren hos det angitte spor som etterfølger sektormarkørsignalet SECTMK. Denne adresseinformasjon sammenlignes med den adresseinformasjon som er lagret i data RAM 8.

Hver sektoradresse som i tur leses fra magnetplateanordningen 26 sammenlignes med den sektoradressen som er lagret i data RAM 8. Når det er overensstemmelse, vil logikken bli satt i stand til å teste med hensyn til datasynkroniseringsbitgruppen og lagre datafeltbitgruppene i data RAM 8.

Såsnart den adresserte sektoren finnes, mottas en seriestrøm av databits fra skiftregisteret 24, og i forbindelse med synkroniserings og data-. sykluslogikken 28, synkroniserer databitgruppene til logikken og lagrer databitgruppene via et dataregister 23 i data RAM 8, idet det startes med to steder mindre enn adressen angitt av inngangs/utgangskommando-en.

Denne dataoverføring initisieres av en mikrosekvensenhet 18 som sammen med den fastvare som lagres i et leselager 16 dekrementerer området som er lagret i det midlertidige lageret 22. Maskinvaren styrer inkrementer-ingen av innholdet i et adresseregister 10 og lastingen av databitgrupper inn i data RAM 8. Når området er lik null, som indikerer at samtlige av de fordrete databitgrupper er lagret i data RAM 8, laster mikrosekvens enheten 18 så adresseregisteret 10 med startadresse -2 og starter databitgruppeoverføringen fra data RAM 8 til hovedlageret 2. Adresseregisteret 10 adresserer også hovedlageret 2 over adressebussen 12. Denne operasjon er beskrevet i Norsk patentsøknad nr. 853919.

For overføringen fra hovedlageret 2 til magnetplateanordningen 26, blir adresseregisteret 10 påny lastet av mikrosekvensenheten 18 med startadressen som tilføres både data RAM 8 og hovedlageret 2 over adresse-^-bussen 12. Datbitgrupper leses fra hovedlageret 2 og lagres i data RAM 8. Adresseregisteret 10 inkrementeres og området dekrementeres. Databitgruppeoverføringen avsluttes når området er lik null.

Den aritmetiske logikkenheten (ALU) 8 i forbindelse med mikrosekvensenheten 18 og ROM 16 genererer startadressestedet. ALU 8 utgjøres av to 74S181 logiske elementer beskrevet i "The TTL Data Book for Design Engineers", Second Edition, utgitt i 1976 av Texas Instruments Inc., Dallas, Texas, USA.

ALU 8 laster også synkroniseringsvalgregisteret 14 med stedet for den første binære EN-bit i synkroniseringsbitgruppen. Utmatningen fra registeret 14 tilføres synkronisering og datasyklusleselogikken 28 for å sette logikken 28 i stand til å motta synkroniseringsbitgruppen fra skiftregisteret 24. Hvis synkroniseringsbitgruppen er korrekt, brukes et les/skrivsignal av magnetplateanordningen 26 til å fortsette lesningen av databitgrupper fr-a den adresserte sektoren av sporet og å laste disse bitgrupper inn i data RAM 8.

Feildetekterings og korrigeringslogikken (EDAC) 30 genererer EDAC-tegn som skrives etter datafeltet og anvendes til å detektere og korrigere feil under lesningen fra magnetplateanordningens 26 operasjon.

Fig. 2 viser den detaljerte logikk for magnetplatestyreinnretningen 2 som gjenkjenner synkroniseringsbitgruppen og kommer i bitgruppesynkronisering med strømmen av databits som mottas fra magnetplateanordningen 26 som følger synkroniseringsbitgruppen.

Idet det henvises til det logiske skjema i fig. 2 og tidsdiagrammet i fig. 3, blir en strøm av databits og et frittløpende firkantbølgebitklokkesignal synkronisert til databitstrømmen mottatt fra magnetplateanordningen 26 under magnetplateleseoperasjonen. Strømmen av databits mottas av skiftregisteret 24 via signal NRZDAT+00 og klokkesignalet mottas via signal NRZCLK+00 og inverteres av en inverter 27 til signal NRZCLK-00. Strømmen av databits innbefatter en streng av binære NULL-databits etterfulgt av et antall binære NULL og binære EN-bits som utgjør en forutbestemt synkroniseringsbitgruppe. Synkroniseringbitgruppen anvendes av logikken til å samle de databits som etterfølger synkroniseringsbitgruppen i bitgrupper for lagring i data RAM 8.

Anta en bitgruppe heksadesimal 19 (0001 1001) er synkroniseringsbitgruppen. Ettersom databits'ene i bitgruppen mottas med høyere orden først, er den første binære EN-databit som mottas den fjerde databiten. Derfor blir den aritmetiske logikkenheten (ALU) 12 satt av fastvaren lagret i ROM 16 i stand til å sette vippen (flop) 14-6 når taktsignalet SRIA09+00 oppstår fra en dekoder 16-2 ettersom signal ALUOT5+00 fra ALU 12 er høyt. Vippene 14-2 og 14-4 settes ikke, ettersom signalene ALUOT3+00 og ALUOT4+00 er lave. Dekoderen 16-2 dekoder mikroord-signalene fra ROM 16. Synkroniseringssignalene SYNSL1+00, SYNSL2+00 og SYNSL4+00 fra henholdsvis vippene 14-2, 14-4 og 14-6, tilføres valgterminalen på en multiplekser 28-2 til valginngangsterminalen 4. Et slettebuss-signal CLRBUS-HI tilbakestiller vippene 14-2, 14-4 og 14-6 under fastvarestyring.

Ettersom databits'ene i synkroniseringsbitgruppen forskyves gjennom skiftregisteret 24, fremtrer de første 3 binære NULL-bits som utgangssignaler SERDOl+00, SERD02+00 og SERD03+00, og den første binære EN-databit fremtrer som utgangssignalet SERD04+00. Signal SERD04+00 velges av MUX 28-2 og tilføres en OG-port 28-4 inngangsterminal som synkroniseringsvalgsignalet SYNSEL+00. Signalet RGTVAL+00 er høyt under magnetplateleseoperasjonen. Bemerk at skiftregisteret 24 forskyver databits når klokkesignalet NRZCLK+00 oppstår. Under opera-sjonen med lesning fra magnetplaten, er bitgruppeskrivesignalet BYTWRT+00 lavt og det sykliske redundanskontrollsignalet CRCCWD-00 er høyt. Skiftregisteret 24 tilbakestilles av signalet GAPCYC-00 under en sk riveoperas jon.

OG-portens 28-4 utgangssignal SYNBYT+00 ved logiske EN tilføres D-inngangsterminalen på en vippe 28-8 som blir satt når det neste klokkesignalet NRZCLK+00 oppstår. Dette klokkesignal forskyver også den siste databiten i synkroniseringsbitgruppen inn i skiftregisteret 24 som nå lagrer hele synkroniseringsbitgruppen.

Vippene 28-8 forblir satt av signal SYNDET-00 på logisk NULL som tilføres S-terminalen. Vippene 28-8 tilbakestilles ved slutten av lese-operasjonen når lesestyresignalet RGTXXX-00 går høyt eller det sykliske redundanskontroll komplette signalet CRCMP+00 går høyt, som angir at adressefeltet i sektoren er blitt lest riktig. Enten det ene eller det andre signalet i høy tilstand tvinger en NELLER-ports 28-6 utgangssignal SYNCLR-00 lavt til å tilbakestille vippen 28-8.

MUX 28-2 settes nå ut funksjon av vippens 28-8 utgangssignal SYNDET+00 tilført klarterminalen. Utgangssignalet SYNDET+00 bevirker en vippe 28-10 til å bli satt når klokkesignalet NRZCLK+00 som genererer datasyklussignalet DATCYC+00 oppstår neste gang. Vippen 28-10 tilbakestilles av signalet DATCYR-00 ved slutten av adressefeltet og ved slutten av datafeltet.

Signal SYNBYT+00 bevirker en vippe 28-7 til å bli satt når klokkesignalet NRZCLK+00 oppstår. Vippen 28-7 settes på den samme klokkesyklus som vippen 28-8. Vippen 28-7 tilbakestilles når klokkesignalet NRCCLK+00 oppstår neste gang. Utgangssignalet BITCNS-00 fra vippen 28-7 tilføres en negativ ELLER-port 28-5. Utgangssignalet BITSET-00 blir i sin tur invertert av inverterer 28-31. Signal BITSET+00 tilføres en vippe 28-13 som settes når klokkesignalet NRZCLK-00 oppstår. Dette er en halv klokkesyklus etter settingen av vippen 28-7, men før den høyere ordens synkroniseringsbit forskjøvet ut av skiftregisteret 24. Utgangssignalet EDCSCK+00 fra vippen 28-13 tilføres et register 23 for å lagre den synkroniseringsbitgruppen som mottas fra skiftregisteret 24 over signal-linjene SERDOO+00 t.o.m. SERD07+00. Vippen 28-13 forblir satt under en NRZCLK-00 klokkesyklus. Vippen 28-13 tilbakestilles også av fastvaren som genererer et BUSYXX+00 signal.

Vippen 28-9 forblir satt ettersom skiftregisteret 24 mottar synkroniseringsbitgruppen. Dette medfører at utgangssignalet BITCNL-00 er lavt, hvorved telleren 28-1 tvinges til hexadesimal 8. Vippen 28-9 holdes satt av utgangssignalet BITCNS-00 som er lavt, hvilket tvinger utgangssignalet BITSET-00 fra negativ-ELLER-porten 28-5 lavt. Vippen 28-7 tilbakestilles neste gang NRZCLK+00 klokkesignalet oppstår etter signal SYNBYT+00 går lavt. Dette tvinger signal BITCNS-00 høyt, hvilket starter telleren 28-1 til å telle NRCCLK+00 klokkepulser. Logikken er nå i bitgruppesynkronisering ettersom telleren 28-1 essensielt synkron med den første databiten i den neste bitgruppen som mottas av skiftregisteret 24. Telleren 28-1 er et 74S161 logisk element beskrevet i tidligere nevnte "TTL Data Book for Design Engineers".

Signal RAMWRT-00 tilføres data RAM 8 og når det er lavt bevirker en skriveoperasjon i hvilken inneholdet i register 23 lagres i et sted i data RAM 8 angitt av innholdet i adresseregister 10, fig. 1.

For den normale les dataoperasjon fra magnetplateanordningen 26, lagres kun datafeltgruppene i data RAM 8. Adressebitgruppene sammenlignes med de ønskede adressebitgruppene lagret i data RAM 8.

Den første databitgruppen som etterfølger synkroniseringsbitgruppen skrives inn i data RAM 8 via signal IDTFLD+00 lavt, et NELLER-port 28-19 signal ALWPLL+00, en OG-port 28-21 og signal RAMWRT-00 lavt. Lesstyresignalet RGTXXX+00 er høyt på dette tidspunkt. Selv om vippen 28-12 ble satt ved fallet av datasyklussignalet DATCYC-00, ble det tilbakestillet av fastvare via signal IDTFLD-FW tilført tilbakestillings-terminalen.

For skriving av påfølgende databitgrupper inn i data RAM 8, settes

vippen 28-15 under den første databitgruppesyklusen når BYTCMP+00 signalet oppstår, ettersom datasyklussignalet DATCYC+00 er høyt. En vippe 28-23 settes når klokkesignalet NRZCLK-00 oppstår, ettersom signal EDCSCK+00 er høyt. Vippen 28-23 tilbakestilles under fastvarestyring

ved hjelp av signal BUSYXX+OO. Som beskrevet ovenfor lastet signal EDCSCK+00 databitgruppen lagret i skiftregisteret 24 inn i register 23. Vippens 28-23 utgangssignal BYTCP2+00 tilføres en OG-port 28-25 til å generere utgangssignalet DECRMT+10. Signal RGTXXX+00 er høyt ettersom dette er en lesoperasjon og signal CMPCYC+00 er høyt, ettersom teller 28-1 angir at en fullstendig bitgruppe er lagret i register 23 når signalet BYTCMP+00 som setter vippen 28-15 oppstår. Signal DATXFR+00 genereres av fastvaren og tilføres en NAND-port 28-21 for å tillate datafeltbitgruppen og blir skrevet inn i data RAM 8 og for å hindre adressefeltbitgruppene i å bli skrevet inn i data RAM 8. Utgangssignalet DECRMT+10 fra OG-port 28-25 tilføres NAND-port 28-21 for å tvinge data RAM 8 skrivesignal RAMWRT-00 lavt under en NRZCLK-00 klokkeperiode for å skrive databitgruppen lagret i register 23 inn i data RAM 8. Vippene 28-15 og 28-17 tilbakestilles under fastvarestyring av signal FRESET-00. Denne prosess gjentas for hver databitgruppe i datafeltet inntil området er blitt dekrementert til NULL.

Bemerk at ettersom signal BITCNS-00 er høyt, tellet telleren 28-1 NRZCLK+00 klokkesykluser. Ved slutten av den første bitgruppen som etterfølger synkroniseringsbitgruppen, generert teller 28-1 når den tellet fra hexadesimal 8 til hexadesimal 0 en menteoverføring etter inkremen-tering av hexadesimal F. Dette genererte bitgruppe komplett signalet BYTCMP+00 høyt og signal BYTCMP-00 lavt via en inverterer 28-11. Signal BYTCMP-00 lavt tilført negativ-ELLER-porten 28-5 setter vippen 28-9 via signal BITSET-00. Derfor blir telleren 28-1 påny tilbakestillet til hexadesimal 8 i stedet-for å forbli på hexadesimal 0. Telleren 28-1. teller derfor fra hexadesimal 8 til hexadesimal F for bits'ene i hver bitgruppe lest fra magnetplateanordningen 26.

Idet det henvises til tidsdiagrammet i fig. 3, viser signalet NRZCLK+ det frittløpende klokkesignalet fra magnetplateanordningen 26. Datasignalet NRZDAT+ som er tidsknyttet til klokkesignalet viser synkroniseringsbitgruppe taktgivningshexadesimal 19 som mottas av skiftregisteret 23. Synkroniseringsbitgruppen er vist på SERD07+ idet den synkroniseres til signalets NRZCLK+ oppståelse.

MUX 28-2 mottar SERD04+ og genererer signal SYNSEL+00 til å sette vippe 28-8 til å generere signaler SYNDET+ og BITLOD+ når signal NRZCLK+ oppstår neste gang. Signal DATCYC+ angir begynnelsen av datafeltetet. Signal BITLOD+ høyt tvinger vippen 28-9 til å forbli satt, hvilket tvinger telleren 28-1 til å forbli på hexadesimal 8. Signal BITLOD+ bevirker vippen 28-9 til å tilbakestille når NRZCLK+ oppstår neste gang for å tillate telleren 28-1 å telle synkront med de databits som mottas av skiftregisteret 23, slik at signal BYTCMP+ angir at den fullstendige databitgruppen lagres i skiftregisteret 23.

Signal BYTCMP+ høyt resulterer i signal EDCSCK+ høyt når det oppstår neste gang. Signal EDCSCK+ bevirker innholdet av skiftregisteret 23 inn i registeret 24.

Signal RAMWRT- skriver innholdet i registeret 24 inn i data RAM 8. Bemerk at synkroniseringsbitgruppen, selv om den er lagret i registeret 23, ikke lagres i data RAM 8.

Signal CMPCYC+ er høyt for hele datafeltet for å styre signal

RAMWRT-.

Idet det er vist og beskrevet en foretrukket utførelsesform av oppfinnelsen, vil fagfolk forstå at mange variasjoner og modifikasjoner kan foretas for å påvirke den beskrevne oppfinnelse og forsatt ligge innenfor omfanget av den angitte oppfinnelse. Således kan mange av de ovenfor angitte elementer endres eller erstattes av forskjellige elementer som vil gi det samme resultatet og falle innenfor den angitte oppfinnelses ide. Det er derfor hensikten kun å begrense oppfinnelsen som angitt ved omfanget av patentkravene.

Claims (9)

1. Magnetplatestyreinnretning for mottagelse av en strøm av bits fra en magnetplateanordning og omfattende apparatur for å organisere nevnte strøm av bits i bitgrupper, idet nevnte bitgrupper omfatter en forutbestemt synkroniseringsbitgruppe etterfulgt av et flertall databitgrupper, karakterisert ved at nevnte apparatur omfatter: skiftregistermiddel for mottagelse av signaler som er representative for nevnte strøm av bits og generering av et flertall utgangssignaler som indikerer nevnte bitsignaler lagret i nevnte skiftregistermiddel, prosessormiddel for generering av et flertall valgsignaler for å velge en høyere ordens binær EN-bit i nevnte forutbestemte synkroniseringsbitgruppe, multipleksermiddel koplet til nevnte prosessormiddel og nevnte skiftregistermiddel og som reagerer på nevnte flertall av valgsignaler for å velge nevnte høyere ordens binære EN-bit og generere et synkroniseringsvalgsignal, kontrollbitgruppemiddel koplet til nevnte multipleksermiddel og som reagerer på nevnte synkroniseringsvalgsignal for å generere et bitgruppe komplettsignal for hver bitgruppe lagret i nevnte skiftregistermiddel, og første lagermiddel koplet til . nevnte kontrollbitgruppemiddel og nevnte skiftregistermiddel og som reagerer på hver opptreden av nevnte bitgruppe komplettsignal for lagring av hver av nevnte flertall av databitgrupper mottatt fra nevnte flertall av utgangssignaler, idet nevnte prosessormiddel genererer en > annen kombinasjon av nevnte . flertall av valgsignaler for å sette nevnte prosessormiddel i stand til å velge et av nevnte flertall av utgangssignaler som er representative for en annen av et flertall av synkroniseringsbitgrupper.

2. Apparatur som angitt i krav 1, karakterisert ved at nevnte skiftregistermiddel omfatter: et skiftregister for mottagelse av nevnte strøm av bitsignaler på en serieinngangsterminal og hvor nevnte skiftregister reagerer på et syklisk bitklokkesignal mottatt fra nevnte magnetplateanordning for å forskyve i hver av nevnte strøm av bitsignaler hver gang nevnte sykliske bitklokke signal oppstår, idet hvert av nevnte strøm av bitsignaler fremkommer suksessivt på hver av nevnte flertall av utgangssignaler.

3. Apparatur som angitt i krav 2, karakterisert ved at nevnte prosessormiddel omfatter: leselagermiddel for lagring av et flertall mikroord, mikrosekvensdannermiddel koplet til nevnte leselagermiddel og som genererer en sekvens av adressesignaler, idet nevnte leselagermiddel reagerer på nevnte sekvens av adressesignaler til å utlese signaler som er representative for nevnte flertall av mikroord, aritmetisk logikkenhet (ALU) middel koplet til nevnte leselagermiddel og som reagerer på nevnte flertall av mikroordsignaler for generering av et flertall av ALU-signaler, og andre lagermiddel koplet til nevnte leselagermiddel og nevnte ALU-middel og som reagerer på et av nevnte flertall av mikroordsignaler og nevnte flertall av ALU-signaler for generering av et flertall av valgsignaler.

4. Apparatur som angitt i krav 3, karakterisert ved at nevnte multipleksermiddel omfatter: en multiplekser koplet til nevnte andre lagringsmiddel og nevnte skiftregister og som reagerer på nevnte flertall av valgsignaler for å velge nevnte forutbestemte av nevnte utgangssignaler for mottagelse av nevnte høyere ordens binære EN-bit i nevnte synkroniseringsbitgruppe-når nevnte sykliske bitklokkesignal oppstår som en syvende bit i nevnte synkroniseringsbitgruppe som har åtte bits lagres i nevnte skiftregister, idet nevnte multiplekser genererer nevnte synkroniseringsvalgsignal.

5. Apparatur som angitt i krav 4, karakterisert ved at nevnte kontrollbitgruppemiddel omfatter: tredje lagringsmiddel koplet til nevnte multiplekser og som reagerer på nevnte synkroniseringsvalgsignal og at nevnte sykliske bitklokkesignal oppstår for generering av et første signal i en andre tilstand, og en bitteller koplet til nevnte tredje lagringsmiddel og som reagerer på. nevnte første signal i nevnte andre tilstand for å laste en forutbestemt telling i nevnte bitteller.

6. Apparatur som angitt i krav 5, karakterisert ved at nevnte kontrollbitgruppemiddel dessuten omfatter: fjerde lagringsmiddel koplet til nevnte multiplekser og som reagerer på nevnte synkroniseringssignal og at nevnte sykliske bitklokkesignalet oppstår for generering av et andre signal i en første tilstand for å sette nevnte multiplekster ut av operasjon.

7. Apparatur som angitt i krav 6, karakterisert ved at nevnte kontrollbitgruppemidde dessuten omfatter: femte lagringsmiddel koplet til nevnte fjerde lagringsmiddel og som reagerer på nevnte andre signal i en første tilstand for å generere et tredje signal i en andre tilstand, idet nevnte bitteller reagerer på nevnte tredje signal i nevnte andre tilstand for telling av antallet av nevnte sykliske bitklokkesignaler og å generere nevnte bitgruppe komplettsignal synkront med nevnte skiftregister som mottar nevnte hver bitgruppe.

8. Apparatur som angitt i krav 7, karakterisert ved at nevnte første lagringsmiddel omfatter: et register koplet til nevnte skiftregister og nevnte bitteller og som reagerer på nevnte bitgruppe komplettsignal for lagring av nevnte hver bitgruppe mottatt fra nevnte flertall av utgangssignaler.

9. Apparatur for mottagelse av en strøm av databits for organisering i bitgrupper, karakterisert ved : første middel for mottagelse av datasignaler som er representative for nevnte strøm av databits og som sekvensmessig genererer et flertall parallelle utgangssignaler ettersom nevnte databitsignaler forskyves gjennom nevnte første middel, andre middel koplet til nevnte første middel for å velge et forutbestemt av nevnte flertall av parallelle utgangssignaler, tredje middel koplet til nevnte andre middel og som reagerer på en første binær EN-bit i nevnte strøm av databits mottatt over nevnte forutbestemte av nevnte flertall av parallelle utgangssignaler for generering av en sekvens av bitgruppe komplettsignaler ettersom på hverandre følgende databits i nevnte strøm av databits mottas av nevnte første middel, og fjerde middel koplet til nevnte første middel og nevnte tredje middel og som reagerer på nevnte sekvens av nevnte bitgruppe komplettsignaler for lagring av en sekvens av nevnte bitgrupper mottat fra nevnte flertall av parallelle utgangssignaler, idet nevnte andre middel reagerer på mikroordsignaler fra et femte middel til å velge et annet av nevnte flertall av parallelle utgangssignaler når nevnte første binære EN-bit er i en forskjellig forutbestemt posisjon av nevnte strøm av databits.