CH698719B1 - Verfahren für die Montage von Halbleiterchips auf einem Substrat. - Google Patents

Verfahren für die Montage von Halbleiterchips auf einem Substrat. Download PDF

Info

Publication number
CH698719B1
CH698719B1 CH2272007A CH2272007A CH698719B1 CH 698719 B1 CH698719 B1 CH 698719B1 CH 2272007 A CH2272007 A CH 2272007A CH 2272007 A CH2272007 A CH 2272007A CH 698719 B1 CH698719 B1 CH 698719B1
Authority
CH
Switzerland
Prior art keywords
wafer table
drive
semiconductor chips
phi
delta
Prior art date
Application number
CH2272007A
Other languages
English (en)
Inventor
Christian Saner
Original Assignee
Oerlikon Assembly Equipment Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oerlikon Assembly Equipment Ag filed Critical Oerlikon Assembly Equipment Ag
Priority to CH2272007A priority Critical patent/CH698719B1/de
Priority to PCT/EP2008/051234 priority patent/WO2008095865A1/de
Priority to TW97104183A priority patent/TW200847318A/zh
Publication of CH698719B1 publication Critical patent/CH698719B1/de

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Für die Montage auf einem Substrat werden die Halbleiterchips (2) von einem Wafertisch (1) bereitgestellt. Der Wafertisch ist entlang zweier Antriebsachsen (4, 6) verschiebbar und um eine Drehachse (7) drehbar. In einer Einrichtungsphase wird der Wafertisch so orientiert, dass eine Kante (9) der Halbleiterchips (2) und die erste Antriebsachse (4) einen vorbestimmten Winkel ? einschliessen, der im Bereich zwischen 30° und 60° liegt. In der anschliessenden Montagephase wird der Wafertisch jeweils gleichzeitig entlang der beiden Antriebsachsen bewegt, um den nächsten Halbleiterchip bereitzustellen.

Description


  Verfahren für die Montage von Halbleiterchips auf einem Substrat

  

[0001]    Die Erfindung betrifft ein Verfahren für die Montage von Halbleiterchips auf einem Substrat der im Oberbegriff des Anspruchs 1 genannten Art.

  

[0002]    Die Montage der Halbleiterchips erfolgt mittels eines Montageautomaten, der in der Fachwelt als Die Bonder bekannt ist. Die Halbleiterchips werden auf einer von einem Rahmen gehaltenen Folie, die in der Fachwelt als Tape bekannt ist, bereitgestellt. Die Halbleiterchips haften auf der Folie. Der Rahmen mit der Folie wird auf einem Wafertisch eingespannt, der in zwei orthogonalen Richtungen verschiebbar ist. Der Wafertisch wird taktweise verschoben, so dass ein Halbleiterchip nach dem anderen an einem ersten Ort A bereitgestellt wird. Der bereitgestellte Halbleiterchip wird dann vom Bondkopf des Montageautomaten aufgenommen und an einem zweiten Ort B auf einem Substrat plaziert. Geeignete Vorrichtungen und Verfahren sind beispielsweise bekannt aus CH 694 745, EP 923 111, EP 1 049 140, EP 1 587 138 oder WO 9 732 460.

   Aus der US 5 516 026 und der EP 971 390 ist ein um eine Achse drehbarer Wafertisch bekannt. Der Rahmen wird bei allen diesen Vorrichtungen so auf dem Wafertisch eingespannt, dass die Kanten der Halbleiterchips parallel zu den beiden Antriebsachsen des Wafertisches ausgerichtet sind.

  

[0003]    Der Erfindung liegt die Aufgabe zugrunde, den Durchsatz eines solchen Montageautomaten zu erhöhen.

  

[0004]    Die genannte Aufgabe wird erfindungsgemäss gelöst durch die Merkmale der Ansprüche 1 und 2.

  

[0005]    Die Erfindung basiert auf der Erkenntnis, dass die Zeitspanne, die der Wafertisch benötigt, um den nächsten Halbleiterchip bereitzustellen, verkürzt werden kann, wenn der Wafertisch in einer Einrichtungsphase, d.h. vor dem Montageprozess, so orientiert wird, dass die Halbleiterchips unter einem vorbestimmten Winkel [phi] schräg zu den beiden Antriebsachsen verlaufen, so dass in der anschliessenden Montagephase der Wafertisch jeweils entlang beider Antriebsachsen verschoben werden muss, um den nächsten Halbleiterchip bereitzustellen. Der optimale Wert für den Winkel [phi] hängt von den äusseren Umständen ab. Die beiden Antriebsachsen verlaufen typischerweise in zwei zueinander orthogonalen Richtungen. Falls die beiden Antriebsachsen den Wafertisch mit etwa gleicher Geschwindigkeit zu verschieben vermögen, dann ist der Winkel [phi] = 45[deg.] der optimale Winkel.

   Falls die beiden Antriebsachsen den Wafertisch jedoch mit unterschiedlicher Durchschnittsgeschwindigkeit verschieben, dann ist der Winkel [phi] dann optimal, wenn beide Antriebssysteme etwa die gleiche Zeitspanne [Delta]t benötigen, um den Wafertisch zu verschieben und den nächsten Halbleiterchip bereitzustellen.

  

[0006]    Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels und anhand der Zeichnung näher erläutert. Die Figuren sind schematisch und nicht massstäblich gezeichnet.
<tb>Fig.1<sep>zeigt einen Wafertisch, der Halbleiterchips für die Montage auf einem Substrat bereitstellt,


  <tb>Fig. 2<sep>zeigt einen Ausschnitt aus der Fig. 1in vergrösserter Darstellung.

  

[0007]    Die Fig. 1 zeigt schematisch und in Aufsicht einen Wafertisch 1, der Halbleiterchips 2 für die Montage auf einem Substrat bereitstellt. Ein erster Antrieb 3 ermöglicht die Bewegung des Wafertisches 1 entlang einer ersten linearen Antriebsachse 4. Ein zweiter Antrieb 5 ermöglicht die Bewegung des Wafertisches 1 entlang einer zweiten linearen Antriebsachse 6, die mit der ersten Antriebsachse 4 einen vorbestimmten Winkel [phi] einschliesst. Ein dritter, nicht sichtbarer Antrieb 7 ermöglicht die Drehung des Wafertisches 1 um eine Drehachse 7, die senkrecht zu der von den beiden Antriebsachsen 4 und 6 aufgespannten Ebene verläuft. Im Beispiel verläuft die Drehachse 7 senkrecht zur Zeichenebene.

  

[0008]    Die Halbleiterchips 2, die gemeinsam auf einem Wafer hergestellt und dann durch Sägen in die einzelnen Halbleiterchips getrennt wurden, haften auf einer Folie 8, die von einem Rahmen gehalten wird. Der Rahmen ist auf dem Wafertisch 1 eingespannt. Die Abstände zwischen den Zentren der rechteckförmigen Halbleiterchips 2 sind bezeichnet mit L1 und L2. Die Halbleiterchips 2 sind in Reihen und Kolonnen angeordnet, wobei der Abstand zwischen den Reihen gleich dem kürzeren Abstand L2 und der Abstand zwischen den Kolonnen gleich dem Abstand L1 ist. Erfindungsgemäss wird der Wafertisch 1 so orientiert, dass eine Kante 9 der Halbleiterchips 2 mit der ersten Antriebsachse 4 einen vorbestimmten Winkel [phi] einschliesst. Im Betrieb wird der Wafertisch 1 taktweise verschoben, um jeweils einen Halbleiterchip 2 an einem vorbestimmten Ort bereitzustellen.

   Weil die Halbleiterchips 2 nun aber schräg zu den Antriebsachsen 4 und 6 ausgerichtet sind, muss der Wafertisch 1 bei jedem Vorschub in beiden Richtungen bewegt werden, d.h. der erste Antrieb 3 muss den Wafertisch 1 um die Distanz [Delta]x und der zweite Antrieb 5 muss den Wafertisch 1 um die Distanz [Delta]y verschieben. Diese Bewegungen erfolgen gleichzeitig. Der vom Wafertisch 1 bereitgestellte Halbleiterchip 2 wird vom Chipgreifer des Bondkopfs des Montageautomaten aufgenommen und auf dem Substrat platziert. Der Chipgreifer ist um seine Längsachse drehbar und dreht den aufgenommenen Halbleiterchip in die richtige Lage, bevor der Halbleiterchip 2 auf dem Substrat abgesetzt wird.

  

[0009]    Die Montage der Halbleiterchips 2 erfolgt also gemäss den Verfahrensschritten:
<tb>1.<sep>In einer Einrichtungsphase:
Orientieren des Wafertisches 1 so, dass eine Kante 9 der Halbleiterchips 2 und die erste Antriebsachse einen vorbestimmten Winkel [phi] einschliessen. Der Winkel [phi] liegt typischerweise in einem Bereich von 30[deg.] bis 60[deg.].


  <tb>2.<sep>In einer anschliessenden Montagephase:
Gleichzeitiges Bewegen des Wafertisches 1 entlang der beiden Antriebsachsen 4 und 6, um den nächsten Halbleiterchip 2 am vorgesehenen Ort bereitzustellen, und
Aufnehmen des bereitgestellten Halbleiterchips 2 durch den Chipgreifer, drehen des Halbleiterchips 2 in eine vorbestimmte Drehlage (unter Berücksichtigung eines allfälligen, vorher ermittelten Lagefehlers) und platzieren des Halbleiterchips 2 auf dem Substrat.

  

[0010]    Die Fig. 2 zeigt einen Ausschnitt der Fig. 1in vergrösserter Darstellung. Aus dieser Figur ist deutlich ersichtlich, dass die Distanzen [Delta]x und [Delta]y kürzer sind als die Distanzen L1 und L2. Der optimale Wert finden Winkel [phi] hängt von verschiedenen äusseren Faktoren ab. Im Folgenden werden zwei Beispiele vorgestellt:

Beispiel 1

  

[0011]    Die beiden Antriebsachsen 4 und 6 verlaufen rechtwinklig zueinander, d.h. der Winkel [phi] beträgt [phi] = 90[deg.], und die beiden Antriebe 3 und 5 vermögen den Wafertisch 1 mit etwa gleicher Geschwindigkeit zu verschieben. In diesem Fall beträgt der optimale Winkel [phi] = [theta]/2 = 45[deg.], d.h. die Kante 9 der Halbleiterchips 2 verläuft parallel zu der Winkelhalbierenden 10 der beiden Antriebsachsen 4 und 6 und die Distanzen [Delta]y und [Delta]x sind gleich gross und betragen

 <EMI ID=2.1> 


  

[0012]    Die Abarbeitung der Halbleiterchips 2 erfolgt bevorzugt Reihe um Reihe entlang dem in der Fig. 1mit gestrichelter Linie dargestellten Pfad 11, weil die Distanz L2 kürzer als die Distanz L1ist. Allerdings ergibt sich auch dann eine markante Verkürzung der Taktzeit, wenn der Winkel [phi] nicht genau 45[deg.] beträgt, sondern im Bereich von etwa 40[deg.] bis 50[deg.] liegt.

Beispiel 2

  

[0013]    Die beiden Antriebsachsen 4 und 6 verlaufen rechtwinklig zueinander, aber der Antrieb 5 ist langsamer als der Antrieb 3. Der Wafertisch 1 wird deshalb bevorzugt so orientiert, dass der erste Antrieb 3 den Wafertisch 1 um die Distanz [Delta]x entlang der ersten Antriebsachse 4 in derjenigen Zeitspanne [Delta]t verschiebt, in der der zweite Antrieb 5 den Wafertisch 1 um die Distanz [Delta]y entlang der zweiten Antriebsachse 6 verschiebt. Wenn also der erste Antrieb 3 während der Verschiebung um die Distanz [Delta]x die Durchschnittsgeschwindigkeit v1und der zweite Antrieb 5 während der Verschiebung um die Distanz [Delta]y die Durchschnittsgeschwindigkeit v2 erreicht, dann wird der Wafertisch 1 im Verfahrenschritt 1 in der Einrichtungsphase bevorzugt so orientiert, d.h. der Winkel [phi] so festgelegt, dass die Gleichung

 <EMI ID=3.1> 
annähernd erfüllt ist.

   Die Grössen [Delta]x und [Delta]y bezeichnen dabei die Distanzen, die der Wafertisch 1 zurücklegen muss, um von einem Referenzpunkt auf dem Halbleiterchip (beispielsweise dem Mittelpunkt des Halbleiterchips) zum Referenzpunkt des nächsten benachbarten Halbleiterchips in der gleichen Reihe zu gelangen. Auch hier ergibt sich eine deutliche Verkürzung der Taktzeit, wenn der Winkel [phi] die Gleichung (2) nicht genau erfüllt, sondern in einem Bereich zwischen [phi]0- 5[deg.] bis [phi]0 + 5[deg.]

  

[0014]    liegt, wobei der Winkel [phi]0so gewählt ist, dass die Gleichung

 <EMI ID=4.1> 
erfüllt ist.

Claims (3)

1. Verfahren für die Montage von Halbleiterchips (2) auf einem Substrat, bei dem die Halbleiterchips von einem Wafertisch (1) bereitgestellt werden, wobei der Wafertisch (1) entlang zweier Antriebsachsen (4, 6) verschiebbar und um eine Drehachse (7) drehbar ist, wobei die beiden Antriebsachsen einen vorbestimmten Winkel (9) einschliessen, dadurch gekennzeichnet, dass in einer Einrichtungsphase der Wafertisch (1) so orientiert wird, dass eine Kante (9) der Halbleiterchips (2) und die erste Antriebsachse (4) einen vorbestimmten Winkel 9 einschliessen, der im Bereich zwischen 30[deg.] und 60[deg.] liegt, und dass in einer anschliessenden Montagephase der Wafertisch (1) jeweils gleichzeitig entlang der beiden Antriebsachsen (4, 6) bewegt wird, um den nächsten Halbleiterchip (2) bereitzustellen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Winkel [phi] im Bereich zwischen 40[deg.] und 50[deg.] liegt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Winkel 9 in einem Bereich zwischen [phi]0 -5[deg.] bis [phi]0+5[deg.] liegt, wobei der Winkel [phi]0 so gewählt ist, dass die Gleichung
<EMI ID=5.1>
erfüllt ist, wobei die Grösse [Delta]x die Distanz bezeichnet, um die der Wafertisch (1) jeweils entlang der ersten Antriebsachse (4) verschoben wird, die Grösse [Delta]y die Distanz bezeichnet, um die der Wafertisch jeweils entlang der zweiten Antriebsachse (6) verschoben wird, die Grösse v1 die während der Verschiebung um die Distanz [Delta]x auftretende Durchschnittsgeschwindigkeit der ersten Antriebsachse (4) und die Grösse v2 die während der Verschiebung um die Distanz [Delta]y auftretende Durchschnittsgeschwindigkei der zweiten Antriebsachse (6) bezeichnen.
CH2272007A 2007-02-06 2007-02-06 Verfahren für die Montage von Halbleiterchips auf einem Substrat. CH698719B1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CH2272007A CH698719B1 (de) 2007-02-06 2007-02-06 Verfahren für die Montage von Halbleiterchips auf einem Substrat.
PCT/EP2008/051234 WO2008095865A1 (de) 2007-02-06 2008-02-01 Verfahern zur montage von halbleiterchips auf ein substrat
TW97104183A TW200847318A (en) 2007-02-06 2008-02-04 Method for mounting semiconductor chips on a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH2272007A CH698719B1 (de) 2007-02-06 2007-02-06 Verfahren für die Montage von Halbleiterchips auf einem Substrat.

Publications (1)

Publication Number Publication Date
CH698719B1 true CH698719B1 (de) 2009-10-15

Family

ID=39511029

Family Applications (1)

Application Number Title Priority Date Filing Date
CH2272007A CH698719B1 (de) 2007-02-06 2007-02-06 Verfahren für die Montage von Halbleiterchips auf einem Substrat.

Country Status (3)

Country Link
CH (1) CH698719B1 (de)
TW (1) TW200847318A (de)
WO (1) WO2008095865A1 (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152133A (en) * 1981-03-13 1982-09-20 Shinkawa Ltd Die bonding method
JPS60161630A (ja) * 1984-02-02 1985-08-23 Toshiba Corp 半導体ペレツト位置決め装置
JP3529820B2 (ja) * 1994-02-02 2004-05-24 株式会社東芝 半導体ペレットのピックアップ方法
US6830989B1 (en) * 1999-08-27 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method and apparatus for handling arrayed part

Also Published As

Publication number Publication date
TW200847318A (en) 2008-12-01
WO2008095865A1 (de) 2008-08-14

Similar Documents

Publication Publication Date Title
DE10349847B3 (de) Positionierungsvorrichtung und -Verfahren für die Übertragung elektronischer Bauteile
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
EP1747706B1 (de) Träger mit lotkugelelementen und ein verfahren zum bestücken von substraten mit kugelkontakten
DE102009034230B4 (de) Frequenzeinstellvorrichtung
DE10133448A1 (de) Ausrichtungsverfahren und -vorrichtung zum Ausrichten eines Schneidmessers
DE10004436A1 (de) Greifer für eine Aufnahmevorrichtung einer Handhabungsvorrichtung für IC-Module
DE10334577B3 (de) Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens
WO2000068994A1 (de) Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls
DE69926137T2 (de) Verfahren und vorrichtung zur befestigung eines bauelementes
DE3234744C2 (de) Einrichten zum Halten mehrerer, jeweils mit integrierten Schaltkreisen versehenen Halbleiterplättchen beim Kontaktieren mit auf einem filmförmigen Substrat ausgebildeten Streifenleitern
DE19920445B4 (de) Stapelbaustein aus Halbleiterbausteinen mit integrierter Schaltung ultrahoher Dichte sowie Verfahren zum Herstellen desselben
DE102013111540A1 (de) Höckergehäuse und Verfahren zu seiner Herstellung
CH698719B1 (de) Verfahren für die Montage von Halbleiterchips auf einem Substrat.
DE4113034A1 (de) System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern
EP2140746B1 (de) Bestückautomat und verfahren zum bestücken von substraten mit bauelementen
WO2002091812A1 (de) Verfahren und bestückungssystem zum bestücken eines substrats mitelektronischen bauteilen
EP0497128B1 (de) Vorrichtung zum Bestücken von Leiterplatten
DE102020200817B3 (de) Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
EP0787421B1 (de) Rundtischmaschine zum bestücken von substraten mit bauelementen
DE102008035425B3 (de) Bestückautomat zum Bestücken von Substraten mit Bauteilen
DE102016223710B4 (de) Verfahren und Vorrichtung zur Herstellung einer Beleuchtungseinrichtung
DE3810486A1 (de) Verfahren zum herstellen kundenspezifischer elektrischer schaltungen, insbesondere gedruckter schaltungen
DE102013105660B3 (de) Bestückungsvorrichtung und Verfahren zum Aufbringen von elektrischen und/oder optoelektrischen Bauteilen auf Substrate
DE10214347A1 (de) Vorrichtung zum Ver- und/oder Bearbeiten von Halbleiterchips- oder Bauelementen sowie Transfer- und Wendemodul
WO2004093515A1 (de) Vorrichtung zum ver- und/oder bearbeiten von halbleiterchips- oder bauelementen sowie transfer- und wendemodul

Legal Events

Date Code Title Description
PL Patent ceased