CH674689A5 - - Google Patents
Download PDFInfo
- Publication number
- CH674689A5 CH674689A5 CH172488A CH172488A CH674689A5 CH 674689 A5 CH674689 A5 CH 674689A5 CH 172488 A CH172488 A CH 172488A CH 172488 A CH172488 A CH 172488A CH 674689 A5 CH674689 A5 CH 674689A5
- Authority
- CH
- Switzerland
- Prior art keywords
- information
- error
- memory
- read
- parity
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1032—Simple parity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54575—Software application
- H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873716594 DE3716594C2 (de) | 1987-05-18 | 1987-05-18 | Schaltungsanordnung für Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Speichereinrichtungen, in denen gespeicherte Informationsportionen auf ihre Richtigkeit überprüft werden |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH674689A5 true CH674689A5 (cs) | 1990-06-29 |
Family
ID=6327786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH172488A CH674689A5 (cs) | 1987-05-18 | 1988-05-09 |
Country Status (2)
| Country | Link |
|---|---|
| CH (1) | CH674689A5 (cs) |
| DE (1) | DE3716594C2 (cs) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4942575A (en) * | 1988-06-17 | 1990-07-17 | Modular Computer Systems, Inc. | Error connection device for parity protected memory systems |
| CA2021834C (en) * | 1989-10-06 | 1993-12-21 | Louis B. Capps, Jr. | Personal computer memory bank parity error indicator |
| US5177744A (en) * | 1990-09-04 | 1993-01-05 | International Business Machines Corporation | Method and apparatus for error recovery in arrays |
| EP0876045B1 (en) * | 1997-04-28 | 2003-09-10 | Nortel Networks Limited | Method and system for verifying and storing call related records in a telecommunications network |
| US7565586B2 (en) * | 2006-05-25 | 2009-07-21 | Honeywell International Inc. | Method and apparatus for latent fault memory scrub in memory intensive computer hardware |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3328893A1 (de) * | 1983-08-10 | 1985-02-21 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer fernmeldeanlagen, insbesondere fernsprechvermittlungsanlagen, mit datensicherung durch paritaetsbits |
-
1987
- 1987-05-18 DE DE19873716594 patent/DE3716594C2/de not_active Expired - Fee Related
-
1988
- 1988-05-09 CH CH172488A patent/CH674689A5/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3716594A1 (de) | 1988-12-01 |
| DE3716594C2 (de) | 1995-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0238841B1 (de) | Fehlergesicherte, hochverfügbare Multiprozessor-Zentralsteuereinheit eines Vermittlungssystemes und Verfahren zum Speicherkonfigurationsbetrieb dieser Zentralsteuereinheit | |
| DE3125048C2 (cs) | ||
| DE2060643C3 (de) | Schaltungsanordnung zur Korrektur von Einzelfehlern | |
| DE2619159C2 (de) | Fehlererkennungs- und Korrektureinrichtung | |
| DE2942998C2 (de) | Fehler-Korrektur- und Erkennungs-Anordnung | |
| DE3209679C2 (cs) | ||
| EP0922254B1 (de) | Fehlererkennung in einem speichersystem | |
| DE2157829C2 (de) | Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern | |
| EP0219917B1 (de) | Vermittlungsanlage mit Fehlerkorrektur | |
| DE19829234A1 (de) | Prüfverfahren für einen Halbleiter-Datenspeicher und Halbleiter-Datenspeicher | |
| DE2456709A1 (de) | Schaltung zur fehlererkennung und -korrektur | |
| DE69904618T2 (de) | Detektionstechnik von speicherabschnittfehlern und einzel-, doppel und triplebitfehlern | |
| DE60215687T2 (de) | Fehlerkorrektion von multibit-baueinheiten mit unbeschränkter erkennung von doppelfehlern | |
| EP0615211B1 (de) | Verfahren zum Speichern sicherheitsrelevanter Daten | |
| DE2655653C2 (de) | Anordnung zur Feststellung der richtigen Zuordnung von Adresse und Speicherwort in einem wortorganisierten Datenspeicher | |
| DE3716594C2 (de) | Schaltungsanordnung für Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Speichereinrichtungen, in denen gespeicherte Informationsportionen auf ihre Richtigkeit überprüft werden | |
| DE69924012T2 (de) | Verfahren und vorrichtung für speicherdata-fehlerdetektion und speichermodul-fehlerdetektion | |
| EP0922253B1 (de) | Fehlererkennung in einem speichersystem | |
| EP0353660B1 (de) | Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen | |
| DE2915113A1 (de) | Busvorrichtung fuer ein datenverarbeitendes system | |
| DE3433679C2 (cs) | ||
| DE19635237A1 (de) | Speichersystem | |
| DE2153116A1 (de) | Funktionsueberwachter informationsspeicher, insbesondere integrierter halbleiterspeicher | |
| EP0491073B1 (de) | Verfahren und Schaltungsanordnung zur Datensicherung in Speichereinheiten | |
| EP0922252B1 (de) | Fehlererkennung in einem speichersystem |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased |