CH620778A5 - - Google Patents

Description

Die vorliegende Erfindung betrifft eine Steuereinheit für den Anschluss von Eingabe/Ausgabegeräten an eine Datenverarbeitungsanlage, welch letztere eine Zentraleinheit, einen Hauptspeicher, eine Eingabe/Ausgabe-Kanaleinheit sowie eine aus einer Mehrzahl paralleler Einzelleitungen bestehende Schnittstellen-Sammelleitung zwecks Verbindung der genannten Anlage mit einer oder mehreren Steuereinheiten zur gleichzeitigen Übertragung verschiedener Arten von Datensignalen umfasst.

Die Erfindung bezweckt statt der relativ unflexibel operierenden und teuren Steuereinheiten für Eingabe/Ausgabe (EA)-Geräte eine bessere Lösung aufzuzeigen, in der ein einziger Aufrufmechanismus prioritätsabhängige Zykluszuordnungen und Unterbrechungsanforderungen für den Zentralprozessor behandelt. Gleichzeitig sind Massnahmen zur Sicherung der seriellen Aufrufweiterleitung trotz Abtrennung einzelner E/A-Geräte getroffen.

Die Steuerung der Datenübertragung zwischen dem Speicher der zentralen Verarbeitungseinheit und peripheren EA-Geräten über eine Eingabe/Ausgabe-Sammelleitung oder Schnittstelle kann viele Formen annehmen. Zur Eingabe/Aus-gabe-Steuerungfür die Datenverarbeitung gehören die Steuerung durch direkte Programminstruktionen für jede Datenübertragung, die Einleitung von Datenübertragung durch einen Zentralprozessor und die nachfolgende Datenübertragung unter Steuerung des Peripheriegerätes ohne Benutzung des Zentralprozessors sowie eine Logikschaltung zur Behandlung von Unterbrechungsanforderungen von Peripheriegeräten, um dem zentralen Prozessor den Gerätezustand des Peripheriegerätes mitzuteilen. In verschiedene derartige Konzepte sind Steuermechanismen eingeschlossen, die es den Peripheriegeräten gestatten, eine Unterbrechungsverarbeitung im Zentralprozessor dadurch einzuleiten, dass sie den Prozessor direkt über das Gerät und den die Behandlung erfordernden Zustand informieren, oder die Unterbrechungsanforderung kann den Zentralprozessor auch auffordern, ein Aufrufsignal an alle angeschlossenen Geräte der Reihe nach abzugeben, um hinterher Information an den Zentralprozessor zu übertragen, die das die Unterbrechung auslösende Gerät und seinen Zustand bezeichnet. In Anlagen, die für jede Datenübertragung zwischen einem Peripheriegerät und dem Hauptspeicher eine direkte Programmsteuerung benutzen, sind im allgemeinen Schnittstellen vorgesehen, die aufgrung der Programminstruktion die sequentielle Übertragung von Adressbefehlen und/oder Daten an das Peripheriegerät verlangen.

In Datenverarbeitungsanlagen, die nicht nur die direkte Programmsteuerung von Datenübertragung sondern auch prioritätsgesteuerte Datenübertragungen vorsehen, braucht man im allgemeinen verschiedene Formen von Programminstruktionen. Auch wenn verschiedene Formen von Einleitungsinstruktionen nicht erforderlich sind, so brauch man doch verschiedene Formen von Steuerinformation für die Peripheriegeräte, die durch die Steuereinheit des Peripheriegerätes erkannt und unterschiedlich verarbeitet werden müssen. Jede Steuereinheit in einem Peripheriegerät muss daher eine Speziallogik haben. Wenn die Eingabe/Ausgabe-Steuerung ausserdem asynchrone Anforderungen der Unterbrechung zwecks Bedienung durch den Prozessor verarbeiten soll, muss in der Steuereinheit des Peripheriegerätes eine weitere Schaltung vorgesehen werden.

Während der prioritätsgesteuerten Operationen zur Datenübertragung, in denen eine Steuereinheit im Peripheriegerät mit genügend Information versehen wurde, um die weitere Benutzung der Schnittstellensammelleitung einzuleiten und zu steu-

3 620 778

ern, zwecks Steuerung der Speichereinheit unabhängig vom block (IDCB) zur Einleitung von EA-Operationen gemäss der

Prozessor, können bestimmte Ausnahmebedingungen vor Erfindung ;

Abschluss der Datenübertragung auftreten, die eine Spezialbe- Fig. 8 die Darstellung von Informationen in einem direkten handlung durch den Zentralprozessor erfordern, bevor die Gerätesteuerblock, übertragen an die Steuereinheit eines PeriDatenübertragung wieder eingeleitet werden kann. 5 pheriegerätes und die zugehörige Zeiteinteilung;

Normalerweise müssen Eingabe/Ausgabe-Steuereinrich- Fig. 9 die Wechselwirkung und den Inhalt einer EA-Opera-

tungen, die zur Handhabung der direkten Programmsteuerung, tionsinstruktion, eines direkten Datensteuerblocks (IDCB),

zur prioritätsgesteuerten Datenübertragung oder zur Übertra- eines Datensteuerblocks (DCB) und von übertragenen Daten;

gung durch Unterbrechungsanforderung über eine gemeinsame Fig. 10 den Inhalt eines Datensteuerblocks und eines Steu-

Schnittstelle geeignet sind, jede dieser Situationen ausschliess- 10 erwortes in einem Datensteuerblock, die im Hauptspeicher lieh auf der Schnittstellensammelleitung ausführen, wodurch sie einer Datenverarbeitungsanlage gespeichert sind und mit denen verhindern, dass irgendeine andere Form von Anforderung EA-Operationen gesteuert werden ;

verarbeitet wird. Fig. 11 die Leitungen eine EA-Schnittstellensammelleitung

In herkömmlichen Anlagen gemäss U.S.-Patent Nr. und die zugehörige Taktierung bei der Übertragung von Daten

3 836 889 wurde eine Aufruflogik vorgesehen, um auf eine 15 auf der Basis der prioritätsgesteuerten Zykluszuordnung zwi-

unbekannte Unterbrechungsanforderung reagieren zu können, sehen der Speichereinheit einer Datenverarbeitungsanlage und die die Priorität der Unterbrechungsanforderung signalisiert. der Steuereinheit eines Peripheriegerätes ;

Die Eingabe/Ausgabe-Steuerlogik reagiert mit einem seriellen Fig. 12 die Leitungen einer EA-Schnittstellensammelleitung

Aufrufsignal vom Zentralprozessor, kombiniert mit einer Iden- und die Taktierung zum Aufrufen der Steuereinheiten von tifizierung der Priorität der aufrufenden Unterbrechungsanfor- 20 Peripheriegeräten, um weitere Übertragungen auf der Schnitt-

derung, um die Wahl durch die richtige Steuereinheit des Peri- stellensammelleitung einzuleiten ;

pheriegerätes für die nachfolgende Benutzung der Schnittstel- Fig. 13 eine allgemeine Darstellung des Konzeptes eines von lensammelleitung auszulösen. Die Prioritätsunterbrechungsan- Steuereinheit zu Steuereinheit eines Peripheriegerätes seriell forderung von der Steuereinheit eines Peripheriegerätes kann weitergeleiteten Aufrufsignals, das eine Einheit für die Benut-

durch einen zentralen Prozessor modifiziert werden. In diesen 25 zung der Schnittstellensammelleitung auswählt ;

herkömmlichen Anlagen kann die Änderung der Prioritätsstufe Fig. 14 wichtige Bestandteile der vorliegenen Erfindung einer Steuereinheit eines Peripheriegerätes jedoch nur vorge- zum Empfang von Aufrufsignalen von der Steuereinheit eines nommen werden, wenn das angeschlossene Gerät dieser Steuer- vorhergehenden Peripheriegerätes, das Belegen des Schnitteinheit nicht durch einen früheren Befehl belegt ist. Ausserdem stelle und entsprechende Rückmeldung an die EA-Steuerlogik musste in herkömmlichen Anlagen, die sowohl prioritätsgesteu- 30 einer Datenverarbeitungsanlage;

erte Datenübertragung als auch Unterbrechungsanforderungs- Fig. 15 eine Darstellung der Hauptbestandteile einer

Verarbeitung auführen, eine separate Logik innerhalb der Steuereinheit eines an eine EA-Schnittstellensammelleitung

Steuereinheit des Peripheriegerätes und eine Eingabe/Aus- angeschlossenen Peripheriegerätes ;

gabe-Steuerlogik des Zentralprozessors vorgesehen werden, um Fig. 16 in einem Blockdiagramm die Hauptbestandteile der die beiden Formen der erforderlichen Kommunikation einzu- 35 Kanalschnittstellenlogik, die die Schnittstellensammelleitung leiten. mit der Steuereinheit des Peripheriegerätes verbindet ;

Bekannte Anlagen, die ein serielles Aufrufsignal zum Wäh- F'S* ^ die Hauptbestandteile eines Mikroprozessors, der in len einer von mehreren Steuereinheiten der Peripheriegeräte einem bevorzugten Ausführungsbeispiel der Erfindung als Teil enthalten, die alle eine Bedienung anfordern, verlangen die der Steuereinheit eines Peripheriegerätes verwendet wird ;

Benutzung einer Logik innerhalb einer jeden Steuereinheit, um 40 Fig. 18 in einem Blockdiagramm die Verbindung verschie-

das serielle Aufrufsignal an nachfolgende Geräte weiterzuleiten, dener Datensammelleitungen eines Mikroprozessors und einer

In diesen Anlagen ist natürlich ein richtiges Funktionieren der EA-Schnittstelle innerhalb der Gerätesteuerlogik einer Steuer-

Aufrufweiterleitung nicht möglich, wenn eine einzelne Steuer- einheit eines Peripheriegerätes ;

einheit eines Peripheriegerätes oder überhaupt ein Gerät von Fig. 19 in einem detaillierten logischen Diagramm die Art,

der Eingabe/Ausgabe-Sammelleitung abgetrennt ist. 45 in der die Steuereinheit eines Peripheriegerätes eine Unterbre-

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnun- chungsanforderung an eine zentrale Verarbeitungseinheit unter gen dargestellt und wird anschliessend näher beschrieben. Es Verwendung der Schnittstellensammelleitung einleitet ;

zeigen: Fig. 20 einen Lageplan der Fign. 20A und 20B, die in einem

Fig. 1 in einem Blockdiagramm die Hauptbestandteile einer sn detaillierten logischen Diagramm die Art darstellen, in der die die vorliegende Erfindung nutzenden Datenverarbeitungsan- Steuereinheit eines Peripheriegerätes eine von mehreren Unter-

■ . brechungsanforderungen in den Leitungen einer EA-Sammel-

Fig. 2 die räumliche Anordnung einer die vorliegende Eri in- leitunS entsprechend einer Prioritätsstufe erregt und die gegen-

dung nutzenden Datenverarbeitungsanlage ; wärti8e Prioritätsstufe eines Gerätes mit den Aufrufidentifiz.e-

Fig. 3 die Leitungen einer Eingabe/Ausgabe-Schnittstellen- „ rungssignalen vergleicht, die auf der EA-Sammelleitung von der

Sammelleitung, die die EA-Steuerlogik (Kanal) in der zentralen EA-Steuerlogik einer zentralen Verarbeitungseinheit empfan-

Verarbeitungseinheit (CPU) und eine Steuereinheit in einem Sen wurden ;

Peripheriegerät gemäss der Erfindung verbindet; Fig. 21 einen Lageplan der Fign. 21A und 21B, die in einem

Fig. 4 in einem Blockdiagramm die Hauptbestandteile der detaillierten logischen Diagramm Einrichtungen zum Empfang,

EA-Steuerlogik einer Datenverarbeitungsanlage ; 60 zur Weiterleitung und zur Annahme eines Aufrufes der Steuer-

Fig. 5 bestimmte Register und Datensammelleitungen einer einheit eines Peripheriegerätes darstellen ;

zentralen Verarbeitungseinheit die bei der Verwirklichung der Fig. 22 die Zusammengehörigkeit der Fign. 22A und 22B,

vorliegenden Erfindung benutzt werden ; die in einem detaillierten logischen Diagramm die Prioritäts-

Fig. 6 bestimmte Register und Sammelleitungen der zentra- Unterbrechungsbestimmungslogik der EA-Steuerlogik dar-

len Verarbeitungseinheit, die mit der vorliegenden Erfindung 55 stellen ;

zur Behandlung von Adressinformation verwendet werden ; Fig. 23 die Zusammengehörigkeit der Fign. 23 A und 23B,

Fig. 7 die Darstellung einer Programminstruktion für eine die in einem detaillierten logischen Diagramm die Aufrufrei-

Datenverarbeitungsanlage und einen direkten Gerätesteuer- henfolgesteuerung der EA-Steuerlogik darstellen ;

1

620 778

Fig. 24 die Zusammengehörigkeit der Fign. 24A und 24B, die in einem detaillierten logischen Diagramm die Schnittstel-lenleitsteuerung der EA-Steuerlogik zeigen.

Fig. 25 in einem detaillierten logischen Diagramm die durch Fehlerbedingungen in der Schnittstellenleitsteuerung der EA- 5 Steuerlogik erzeugten Steuerungen;

Fig. 26 in einem detaillierten logischen Diagramm die Schnittstellenprüfsteuerung der EA-Steuerlogik und

Fig. 27 den Inhalt und die Wechselwirkung von verketteten Datensteuerblocks, Daten und restlicher Zustandsinformation io von einem die prioritätsgesteuerte Zykluszuordnung benutzenden Peripheriegerät.

Daten Verarbeitungsanlage

Der die Erfindung umgebende Rahmen ist in Fig. 1 gezeigt. 15 Die vorliegende Erfindung wird in einer Datenverarbeitungsanlage benutzt, die eine zentrale Verarbeitungseinheit oder Zentraleinheit (CPU) 30, einen Hauptspeicher 31 zum Speichern von Daten, Maschineninstruktionen und Eingabe/Ausgabe-Steuerinformation und eine EA-Steuerlogik (Kanal) 32 enthält. 20 Die Erfindung betrifft die Steuerung der Übertragung von Daten und Steuerinformation an EA-Geräte 33 über Peripheriegeräte-Steuereinheiten oder EA-Anschlusseinheiten 34, die eine EA-Schnittstellensammelleitung 35 benutzen, welche die verschiedenen Einheiten für die Übertragung von Daten, 25 Adressinformation und Steuerinformation parallel verbindet. Ausserdem ist eine Aufrufsignalleitung 36 dargestellt, die die Peripheriegeräte-Steuereinheiten 34 in Reihe miteinander verbindet, um ein bestimmtes EA-Gerät 33 zum Anschluss an die EA-Schnittstelle 35 während eines bestimmten Übertragungs- 30 zyklus auszuwählen.

Die vorliegende Datenverarbeitungsanlage ist als Anordnung in Fig. 2 dargestellt. Dazu gehören eine Stromversorgung 37, eine Kartenreihe 38 mit mehreren steckbaren Karten 39, die diejenigen Schaltungen enthalten, welche die verschiedenen 35 Einheiten der Datenverarbeitungsanlage bilden.

Drei Karten 40,41, und 42 enthalten Schaltungen, welche die Zentraleinheit 30 bilden. Verschiedene Teile der EA-Steuerlogik 32 sind auf diese letzteren Karten verteilt. Eine Anzahl von Speicherkarten 43, abhängig von der gewünschten Spei- 40 chergrösse, wird in die Kartenreihe 38 eingesteckt. Die in Fig. 1 gezeigte EA-Anschlusseinheit 34 ist dargestellt durch jede einer gewählten Anzahl Karten 44. Wenn weitere EA-Geräte an die Anlage angeschlossen werden sollen, muss eine Versorgungsund Trennkarte 45 eingebaut werden. Die Versorgungskarte 45 45 hat die Funktion, die EA-Schnittstellenleitungen 35 in einem weiteren Gestell mit Strom zu versorgen und die in Fig. 2 gezeigten Bauteile abzutrennen, falls die Stromversorgung in diesem Gestell defekt sein sollte und dadurch normalerweise die EA-Schnittstelle 35 unwirksam gemacht würde. 50

Die Karte 42 enthält einen Festwertspeicher (ROS) mit einer Mikroprogramm-Steuereinrichtung für die Datenverarbeitungsanlage. Die Adresskarte (ADR) 41 enthält alle durch Programm zugänglichen Bauteile wie Daten- und Zustandsregi-ster und bildet Adressen für den Zugriff zum Speicher 31 und zu55 den EA-Geräten 33. Die Datenkarte 40 übernimmt alle arithmetischen und logischen Operationen und leitet die Daten von und zu der EA-Schnittstelle 35 und dem Speicher 31.

so

Schnittstellenleitungen

In Fig. 3 sind Verbindungen für die EA-Steuerlogik (Kanal 32) gezeigt die auf die Adresskarte 41, die Datenkarte 40 und die Festwertspeicherkarte 42 verteilt ist. Weiterhin ist eine EA-Anschlusseinheit 34 der Fig. 1 für ein Peripheriegerät 33 gezeigt. Die Schnittstellensammelleitung 35 nach dem Erfindungsgedanken kann eine beliebige Anzahl verschiedener Geräte 33 bedienen. Nach einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung hat jedoch jede EA-Anschlusskarte 44, die eine Peripheriegeräte-Steuereinheit 34 darstellt, eine Schaltung, die in Kanallogik 46 und einem Mikroprozessor 47 aufgeteilt ist. Zusätzlich zu dieser Schaltung ist eine Gerätelogik 48 vorhanden, die in ihrer Ausführung von dem jeweils zu steuernden Gerät 33 abhängt.

Anschliessend wird die Arbeitsweise einer Peripheriegeräte-Steuereinheit 34 nach einem bevorzugt Ausführungsbeispiel der Erfindung und die Arbeitsweise eines Mikroprozessors 47 beschrieben. Die Schaltungen 46 und 47 können jedoch auch nur aus Kombinations- und Sequenzlogik bestehen. Es gibt drei Grundformen der Kommunikation zwischen einem EA-Gerät 33 und der EA-Steuerlogik 32, die abhängig vom Typ des Gerätes 33 die Benutzung von bis zu 81 Leitungen der EA-Schnittstelle 35 erfordern. Zwei Formen der Kommunikation werden eingeleitet durch eine Programminstruktion, die bezeichnet ist mit Operate IO(OIO). Diese beiden Formen der Kommunikation dienen primär dem Datenaustausch und sind benannt als direkte Programmsteuerübertragung (DPC) oder prioritätsgesteuerte Zyklusübertragung (CS). Bei der DPC-Übertragungsform bewirkt jede OIO-Instruktion die Übertragung einer Informationseinheit zwischen dem Speicher 31 und dem EA-Gerät 33 in beiden Richtungen. Die Übertragungsform des prioritätsgesteuerten Zyklus wird durch den Prozessor 30 eingeleitet und umfasst die Übertragung der EA-Befehlsin-formation an die Steuereinheit 34 des Peripheriegerätes zur nachfolgenden Verwendung durch diese Steuereinheit bei der Steuerung der Übertragung mehrerer Dateneinheiten zwischen der Speichereinheit 31 und dem Peripheriegerät 33. Diese Übertragung ist unabhängig von anderen Operationen des Prozessors 30 und erfolgt gleichzeitig mit diesen. Die dritte Form der erforderlichen Kommunikation zwischen dem Prozessor 30 und dem Perpheriegerät 33 ist die Einleitung von Programmunterbrechungsfolgen im Prozessor 30 aufgrund von Anforderungen der Prozessorbedienung durch ein Peripheriegerät 33.

Die Wechselwirkung der EA-Steuerlogik 32, der Schnittstellensammelleitung 35 und Peripheriegeräte-Steuereinheit 34 für diese Formen der Kommunikation werden jetzt im einzelnen beschrieben.

Jede der 81 Leitungen der EA-Schnittstelle 35 werden jetzt kurz anhand der Darstellung in Fig. 3 definiert. Es gibt zwei für den Betrieb wesentliche bidirektionale Sammelleitungen, und zwar einmal eine 17-Bit grosse bi-direktionale Adressammellei-tung 49 und zum anderen eine EA-Datensammelleitung 50, die einen Umfang von 16 Bits plus zwei Paritätsbits hat. Die Steuerkommunikation auf der EA-Sammelleitung 35 aufgrund der Dekodierung einer OIO-Instruktion zur Übertragung von Daten oder EA-Steuerinformation auf der Datensammelleitung 50 verlangt die Benutzung der Adressammeileitung 49. Andere für die Steuerung der Übertragung notwendigen Schnittstellenleitungen sind die Adressleitung 51, die Adressrückleitung 52, die Bedingungscode-Eingangsleitung 53 und die Datenabfrage-leitung 54, die in der zur Steuerung der Kommunikation richtigen Reihenfolge erregt werden. Während der Kommunikation in prioritätsgesteuerten Zykluszuordnung werden Daten auf der Datensammelleitung 50 und Adressinformation für den Speicher 31 auf der Adressammelleitung 49 von der Peripheriegeräte-Steuereinheit 34 übertragen. Weiterhin werden bei dieser Art von Übertragung auf der Schnittstellensammelleitung 35 an Leitungen noch benötigt eine Leitung für ein Bedienungsleitsignal 55, ein Bedienungsrückleitsignal 56, ein Eingabe/Ausgabe-Anzeigesignal 57, ein Wort/Byte-Anzeigesignal 58 und eine Vier-Bit grosse Statussammelleitung 59, die auf die Festwertspeicherkarte 42 und die Adresswertkarte 41 verteilt ist. Wenn in den Zentralprozessor 30 und den Speicher 31 eine Speicherschutzeinrichtung eingebaut ist, wird über die Bedingungscode-Sammelleitung 53 während dieser Übertragung ein Speicher1

5

schutzschlüssel von der Peripheriegeräte-Steuereinheit 34 an die Speicherschutzeinrichtung übertragen.

Normalerweise gehört zur Übertragung von prioritätsgesteuerter Zykluszuordnungsinformation zwischen der EA-Steuerlogik 32 und der Peripheriegeräte-Steuereinheit 34 eine ein- 5 zelne Übertragung, der die Wahl eines anderen Gerätes für weitere Operationen folgt. Eine zusätzliche Übertragungsart kann ausgeführt werden und würde bezeichnet durch ein sogenanntes Bündelrückleitungssignal auf der Leitung 60. Das Bün-delrückleitungssignal auf der Leitung 60 erregt die Steuerungen 10 sowohl in der Peripheriegeräte-Steuereinheit 34 als auch in der EA-Steuerlogik 32 und gestattet aufgrund einer Wahl des Peripheriegerätes 33 mehrere Übertragungen von prioritätsgesteuerten Zykluszuordnungsinformationen auf der EA-Sammellei-tung 35, bevor ein anderes Peripheriegerät gewählt wird. 15

Eine dritte Grundform der Kommunikation bringt mit sich die Forderung der EA-Steuerlogik 32 zu signalisieren, dass ein bestimmtes Peripheriegerät 33 den Zentralprozessor 30 unterbrechen will. Von den Schnittstellenleitungen 35 sind hiervon hauptsächlich betroffen eine Anforderungseingangsleitung 61 2o und eine Aufrufbezeichnungssammelleitung 62. Einer Gerätesteuereinheit kann beispielsweise durch einen Vorbereitungsbefehl eine bestimmte von vier möglichen Prioritätsunterbre-chungsstufen zugeordnet sein, nach dem Erfindungsgedanken können jedoch auch bis zu 16 verschiedene Stufen vorgesehen 2s sein. Wenn ein Gerät 33 eine Unterbrechungsbedienung wünscht, erregt ein Teil der Kanalschnittstellenlogikschaltung 46 der Peripheriegeräte-Steuereinheit 34 eine bestimmte von vier Leitungen auf der Sammelleitung 61 und zeigt eine Unterbrechungsanforderung an. Die erregte Leitung auf der Sammel- 30 leitung 61 gehört zu der zugeordneten Prioritätsunterbre-chungsstufe. Eine weitere Leitung in der Sammelleitung 61 ist bezeichnet als Bit 16 und wird erregt, um der EA-Steuerlogik 32 den Übertragungsbedarf seitens eines Peripheriegerätes 33 in Form einer Prioritätsgesteuerten Zykluszuordnung zur Über- 35 tragung mitzuteilen.

Wenn ein bestimmtes Gerät 33 entweder eine Prioritätsun-terbrechungsanforderung oder eine prioritätsgesteuerte Zykluszuordnung auf der Sammelleitung 61 signalisiert hat, bestimmen die Unterbrechungssteuerlogik, in der EA-Steuerlogik, 32 und 40 der Prozessor 30, welche Anforderung einer Prioritätsstufe oder einer prioritätsgesteuerten Zykluszuordnung anerkannt werden kann, um die Verbindung zwischen der EA-Steuerlogik 32 und dem Gerät 33 herzustellen. Die Aufrufbezeichnungssammelleitung 62 ist mit binärer Information kodiert, um anzugeben, 45 welche Unterbrechungsprioritätsstufe anerkannt wird, oder sie signalisiert einen bestimmten Binär-Code auf der Aufrufbezeichnungssammelleitung 62, der anzeigt, dass jede prioritätsgesteuerte Zykluszuordnungsanforderung anerkannt wird.

Als Teil der Wahl eines Gerätes 33, dem die Verbindung 50 mit der EA-Sammelleitung 35 gestattet werden soll aufgrund einer Unterbrechungsanforderung oder der Anforderung einer prioritätsgesteuerten Zykluszuordnung, erzeugt die EA-Steuer-logik 32 ein Aufrufsignal 63 und ein Aufrufvorsignal 64. Die Aufrufsignale 63 und 64 werden seriell durch alle Peripheriege- 55 räte-Steuereinheiten 34 geleitet, die an die Schnittstellensammelleitung 35 angeschlossen sind. Als Teil der Gerätewahl zur Verwendung der Sammelschiene 35 treten die Aufrufsignale 63 und 64 mit der kodierten Information auf der Aufrufbezeichnungssammelleitung 62 in Wechselwirkung und wählen Steuer- M) einheit 34 eines bestimmten Peripheriegerätes. Wenn diese eine Aufrufidentifizierung auf der Sammelschiene 62 erkennt, die ihrer gegenwärtigen Prioritätsunterbrechungsstufe entspricht,

oder wenn sie eine prioritätsgesteuerte Zykluszuordnungsübertragung verlangt und den speziellen Identifizierungs-Code (,s erkennt und ausserdem die Aufrufsignale 63 und 64 empfängt, ist die Wahl gemacht und diese Tatsache wird der EA-Steuerlogik, 32 auf einer Aufruf-Rückmeldeleitung 65 zurückgemeldet.

620 778

Der Empfang der Aufrufsignale 63 und 64 durch eine Peripheriegeräte-Steuereinheit 34 veranlasst diese, wenn der richtige Code auf der Aufrufbezeichnungssammelleitung 62 nicht erkannt wird, die Aufrufsignale 63 und 64 an Steuereinheiten 34 nachfolgender Peripheriegeräte weiterzuleiten.

Die weiteren bisher noch nicht beschriebenen Leitungen der Schnittstellensammelleitung 35 sind eine Maschinenprüfsignal-leitung 29 zum Anhalten eines früher gestarteten Gerätes, zwei Leitungen 66 zur Steuerung und Übertragung einer ersten Programmladung (IPL) von einem Gerät 33 zum Speicher 31, eine Stromeinschalt-Rückstelleitung 67, mit der die gesamte Logik, in den Peripheriegeräte-Steuereinheiten 34 in einem bekannten Zustand zurückgestellt wird sowie eine Anlagerück-stelleitung 68 zum Einschalten bekannter Bedingungen aufgrund von Prozessorsteuerungen.

Für den Rest der Beschreibung und die verbleibenden Zeichnungen werden Signalleitungen und Sammelschienen, wie in Fig. 3 dargestellt, bezeichnet. Jede Referenz auf ein bestimmtes binäres Bit auf einer grösseren Sammelschiene wird bezeichnet durch Sammelschienennummer, Gedankenstrich und Bitnummer. Eine Leitung mit der Beschriftung 16 auf der Sammelschiene 61 wird beispielsweise bezeichnet mit 61—16.

Allgemeine Beschreibung der CPU-EA-Steuerlogik

Die Hauptfunktionsteile der EA-Steuerlogik 32, dargestellt in Fig. 1, sind in Fig. 4 gezeigt. Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung kann in einem Zentralprozessor 30 gesehen werden, dessen logische Einrichtung die Wichtigkeit eines bestimmten im Prozessor 30 ausgeführten Programmes angibt. Anforderungen nach der Ausführung eines Programmes von grösserer oder kleinerer Bedeutung als die der laufenden Programmstufe bestimmen die Reaktion des Prozessors 30 auf ein solche Anforderung. Als Teil der EA-Steuerlogik 32 ist eine Unterbrechungslogik 69 vorgesehen, um die Bedeutung einer Unterbrechungsanforderung von EA-Geräten, signalisiert auf der Sammelleitung 61, mit dem Bedeutungsgrad des gegenwärtig im Prozessor 30 laufenden Programmes zu vergleichen, der angezeigt wird in einem laufenden Stufenregister 70. Wie in vielen anderen Datenverarbeitungsanlagen können die Möglichkeiten einer bestimmten wirksam werdenden Unterbrechung modifiziert werden durch die Verwendung einer in einem Register 71 enthaltenen Unterbrechungsmaske. Der Inhalt des laufenden Stufenregisters 70 und des Unterbrechungsmaskenregisters 71 kann durch Daten auf der Prozessordatensammelleitung 72 entsprechend den programmierten Anweisungen verändert werden. Je nach den Einstellungen des laufenden Stufenregisters 70, des Unterbrechungsmaskenregister 71 und der angeforderten Unterbrechungsstufe auf der Sammelleitung 61 kann der Festwertspeichersteuerung des Prozessors 30 auf einer Leitung 73 die Forderung mitgeteilt werden, den Prozessor 30 so zu steuern, dass er die Arbeit auf der laufenden Stufe nicht fortsetzt und eine Unterbrechung einleitet.

Nach den notwendigen Verwaltungsfunktionen im Prozessor 30 gibt die Festwertspeichersteuerung ein Signal auf die Leitung 74 zurück, das anzeigt, dass eine Unterbrechungsanforderung oder eine prioritätsgesteuerte Zykluszuordnungsanforderung, angezeigt auf der Sammelleitung 61-16, anerkannt werden kann.

Zu diesem Zeitpunkt kennen der Prozessor 30 und daher auch die im Speicher 31 gespeicherten Programme die Identität desjenigen Gerätes noch nicht, das die anerkannte Anforderung abgegeben hat. Die EA-Steuerlogik 32 enthält daher weiterhin eine Aufruf-Reihenfolgesteuerung 75, die ein Aufrufsignal auf die Leitung 63 zusammen mit kodierter Information auf die Aufrufbezeichnungssammelleitung 62 gibt, die anzeigt, ob eine prioritätsgesteuerte Zykluszuordnungsanforderung honoriert oder eine bestimmte anerkannte Prioritätsunterbrechungsstufe

620 778

identifiziert wird. Aufgrund eines Signales auf der Aufrufrückleitung 65, das angibt, dass ein Peripheriegerät 33 das Aufrufsignal 63 aufgenommen hat, leitet die Aufruf-Reihenfolgesteuerung 75 den notwendigen Austausch von Signalen zwischen der EA-Steuerlogik 32 und der Steuereinheit 34 des Peripheriege- 5 rätes ein.

Die Steuerung der Signalübertragung und ihre Reaktion darauf erfolgen in der EA-Steuerlogik 32 in einer sogenannten Schnittstellenleitsteuerung 76.

Wenn aus Gründen der Unterbrechung oder der prioritäts- 10 gesteuerten Zykluszuordnung eine Aufruffolge eingeleitet wurde, wie es oben beschrieben wurde, werden in der Schnittstellenleitsteuerung 76 zuerst einmal die Bedienungsleitung 55, die Bedienungsrückleitung 56 und die Datenabfrageleitung 54 erregt und deren Signale beantwortet. Wenn die Übertragungen 15 in der prioritätsgesteuerten Zykluszuordnung gewählt wurden, werden verschiedene Zykluszuordnungs-Statusinformationen auf der Sammelleitung 59 in die Steuereinheit 34 des Peripheriegerätes übertragen, die die verschiedenen Bedingungen der prioritätsgesteuerten Zykluszuordnungsoperation anzeigen. 20

Wenn die Schnittstellenleitsteuerung 76 die Informationsübertragung einleiten und steuern soll, wird vom Instruktionsregister des Prozessors 30 ein Signal auf der Leitung 77 empfangen, das die Dekodierung einer Instruktion Operate IO anzeigt. Die Beantwortung des Signals auf der Leitung 77 verlangt die 25 Erregung und Beantwortung der Adressleitung 51, der Adress-rückleitung 52 und der Datenabfrageleitung 54. Ausserdem wird die Antwort auf jede OIO-Instruktion von der Steuereinheit 34 des adressierten Peripheriegerätes signalisiert durch Information auf der Bedingungs-Code-Eingangssammelleitung 30 53, die in die Sperrschaltungen 78 eingegeben wird zur Darstellung in den Stufenstatusregistern im Prozessor 30 auf den drei Leitungen 79.

Wenn Übertragungen in der prioritätsabhängigen Zykluszuordnung erfolgen, wird auf den Leitungen 80 ein Speicher- 35 schutzschlüssel an die Speicherschutzeinrichtung gesendet.

Die Schnittstellenprüfsteuerlogik 81 erzeugt verschiedene Signale und spricht auf verschiedene Signale an, die die Richtigkeit der Operation der EA-Steuerlogikfolge auf einer Leitung 82, andere EA- und gerätebezogene Fehler auf der EA-Prüflei- 40 tung 83 anzeigen, und sie reagiert auf ein Signal auf einer Leitung 84, das die Erkennung eines Paritätsfehlers während einer Datenübertragung in der prioritätsabhängigen Zyklusanordnung anzeigt. Die Bezeichnung PSW bezieht sich auf das Prozessorstatuswort im Prozessor 30. Das PSW kann durch die 45 Programmsteuerung abgefühlt werden, um verschiedene Fehler und Ausnahmebedingungen im Datenverarbeitungssystem zu überwachen und anzuzeigen.

Die Zeiteinteilung zwischen der EA-Steuerlogik 32 und der 50 Speichereinheit 31 wird generell auf den Leitungen 85 gesteuert. Der Abschluss einer EA-Folge wird dem Prozessor 30 auf einer Leitung 86 signalisiert und die Steuerung der Schaltglieder im Prozessor mit der Beschriftung A, B und C die für die Datenübertragung erforderlich ist, wird auf drei Leitungen 87 55 signalisiert. Die Dekodierung einer EA-Halteinstruktion durch den Prozessor 30 wird der Schnittstellensteuerung 76 auf einer Leitung 88 signalisiert und jede Forderungszurückstellung der EA-Steuerung wird vom Prozessor 30 auf einer Leitung 89 signalisiert. Während der prioritätsabhängigen Zykluszuord- 60 nungsoperationen wird jeder an der Schnittstelle in der Datenübertragung in die Speichereinheit 31 erkannte Paritätsfehler auf einer Leitung 90 signalisiert. Verschiedene andere Leitungen von und zum Prozessor 30 wurden in Fig. 4 benannt und erklären sich entweder selbst oder sind für ein Verständnis der fi5 Arbeitsweise der vorliegenden Erfindung nicht erforderlich. In den Fign. 5 und 6 sind verschiedene in einem Prozessor 30 für die Durchführung von EA-Operationen enthaltene Register und Sammelleitungen gezeigt. Alle Sammelleitungen und Register haben einen Umfang von 16 binären Bits. An die Prozessorsammelleitung 72 ist eine Anzahl anderer Einheiten wie arithmetische und logische Einheit, Arbeitsspeicher und zusätzliche Register angeschlossen, die primär mit Datenverarbeitungsfunktionen befasst sind.

Daten von der Speichereinheit 31 werden auf einer Sammelleitung 91 empfangen und auf einer Sammelleitung 92 in den Speicher 31 eingegeben. Wenn vom Speicher 31 empfangene Daten primär im Prozessor 30 benutzt werden sollen, werden sie im Speicherdatenregister der CPU (CPU SDR) 93 empfangen, und wenn Daten zwischen Peripheriegeräten 33 und dem Speicher 31 während prioritätsgesteuerter Zykluszuordnungsoperationen übertragen werden, werden sie in ein Zykluszuordnungs-Speicherdatenregister (CS SDR) 94 eingegeben.

In Fig. 5 ist auch ein Operationsregister 95 gezeigt, das Programmbefehle von der Speichereinheit 31 auf der Sammelleitung 91 und CPU SDR 93 empfängt, die für die Steuerung von Systemoperationen zu dekodieren sind. Von besonderem Interesse für die vorliegende Erfindung ist dabei die Dekodierung eines Befehles mit der Bezeichnung Operate IO(OIO)

Wenn ein OIO-Befehl eine direkte Übertragung von Programmsteuerdaten von der Speichereinheit 31 in ein Peripheriegerät 33 bewirken soll, werden die Daten von der Speichereinheit 31 auf der Sammelleitung 91 in das CPU SDR 93 eingegeben, auf die Prozessor-Sammelleitung 72 über eine weitere Sammelleitung 96 übertragen, in eines der CPU-Register 97 eingegeben und der EA-Datensammelleitung 50 auf einer Sammelleitung 98 präsentiert aufgrund der Erregung eines Schnittstellen-Schaltgliedes A 99, das auf Steuersignale von der EA-Steuerlogik, 32 anspricht. Die direkte Programmsteuerung der Datenübertragung von einem EA-Gerät 33 zur Speichereinheit 31 erfolgt, indem man Daten auf der EA-Datensammelleitung 50 an die Prozessorsammelleitung 72 gibt durch Erregung der bei 100 dargestellten Schaltglieder, Eingabe der Daten in das CPU SDR 93 von einer Sammelleitung 101 und Übertragung der Daten in die Speichereinheit 31 auf der Sammelleitung 92.

Zur Datenübertragung vom EA-Gerät 33 zur Speichereinheit 31 während prioritätsgesteuerter Zykluszuordnungsoperationen gehört die Datenübertragung von der EA-Datensammel-schiene 50 in das CS SDR 94 auf einer Sammelleitung 102 durch Erregung des Schnittstellen-Schaltgliedes B 103 und die anschliessende Datenübertragung vom CS SDR 94 an die Speichereinheit 31 auf der Sammelschiene 92.

Bei Ausgabeübertragungen in prioritätsabhängigen Zuordnungszyklen werden Daten von der Speichereinheit 31 auf der Sammelleitung 91 in das CS SDR 94 übertragen und anschliessend das Schnittstellen-Schaltglied C 104 erregt, um die Daten auf einer Sammelleitung 105 an die EA-Datensammelleitung 50 zu geben.

Die Erzeugung der Paritätsbits 106, die in die Daten von der EA-Datensammelleitung 50 aufzunehmen sind, oder die Signalisierung von Paritätsfehlern auf der Leitung 84 erfolgt im Schnittstellenparitätsprüfgenerator 107 während der EA-Operationen.

Fig. 6 zeigt die Sammelschienen und Register des Prozessors 30, die für die Übertragung von Adressinformation zwischen EA-Geräten 33 und der Speichereinheit 31 gebraucht werden. Adressen werden an die Speichereinheit 31 gegeben auf einer Sammelschiene 108 entweder vom CPU-Speicheradressregister (CPU SAR)109 oder bei Übertragungen in prioritätsgesteuerter Zykluszuordnung von einem Zykluszuordnungs-Speicher-adressregister (CSSAR) 110.

Als Teil der vorliegenden Erfindung erfolgt die Wahl eines bestimmten EA-Gerätes 33 und die Übertragung von Befehlen an das Gerät über die EA-Adressammeileitung 49. Diese Infor-

7

620 778

mation wird an die EA-Adressammeileitung 49 von einem weiteren CPU-Register 111 gegeben, das die Information von der Prozessorsammelleitung 72 empfängt.

Taktierung und Formate OIO-IDCB-DCB 5

Fig. 7 zeigt die zwei Worte umfassende oder 32-Bit grosse Instruktion Operate IO (OIO), die im Operationsregister 95 der Fig. 5 dekodiert ist und alle EA-Operationen vom Prozessor 30 einleitet. Es handelt sich um einen priviligierten Befehl und er kann nur im Überwachungszustand geholt werden. Wenn dieser Befehl im Problemzustand geholt wird, wird eine Prüfung für die Verletzung eines priviligierten Programmes eingeschaltet und eine Klassenunterbrechung vorgenommen.

Die durch diesen Befehl erzeugte effektive Adresse zeigt auf einen direkten Gerätesteuerblock (IDCB) im Speicher 31 und j adressiert ihn. Der IDCB enthält ein Kommandofeld (Bits 0 bis 7), ein Geräteadressfeld (Bits 8 bis 17) und das direkte Datenfeld (Bits 16 bis 31).

Im Befehlsfeld bezeichnen die ersten vier Stellen (Bits 0 bis 3) die Befehlsart und die zweiten vier Stellen (Bits 4 bis 7)

bilden einen Modifier. Die Befehlsarten sind Lesen, Lesen ID, Lesezustand, Schreiben, Vorbereiten, Steuern, Geräterückstellung, Start, Startzykluszuordnungszustand und Halt EA. Das Geräteadressfeld enthält die Adresse des Gerätes 33. Die Adressen für das Gerät 33 sind durch Schalter oder Überbrük- ,5 kungen auf jeder EA-Anschlusskarte 34 wählbar.

Für direkte Programmsteueroperationen (DPC) enthält das direkte Feld des IDCB im Speicher 21 das von der Speichereinheit an das EA-Gerät 33 zu übertragende Wort oder das Wort vom Gerät 33, das im Speicher 31 zu speichern ist. Für Zyklus- 30 Zuordnungsoperationen enthält das direkte Feld die Adresse eines Gerätesteuerblocks (DCB) im Speicher 31.

Der Lesebefehl überträgt ein Wort oder Byte aus dem adressierten Gerät 33 in das direkte Feldwort des IDCB. Wenn ein Byte übertragen wird, wird es in die Bits 24 bis 31 des 35 Datenworts gesetzt.

Der ID-Lesebefehl überträgt ein Bezeichnungswort vom Gerät 33 in das direkte Feld des IDCB. Das Gerätebezeichnungswort enthält physikalische Information über das Gerät und wird durch Diagnoseprogramme zur Tabellierung einer 40 Systemkonfiguration benutzt. Dieses Wort hat mit dem zur Unterbrechungsverarbeitung gehörenden ID-Unterbrechungs-wort nichts zu tun.

Der Statuslesebefehl überträgt ein Gerätestatuswort vom Gerät 33 in das direkte Feld IDCB. Der Inhalt des Status- 45 wortes ist geräteabhängig.

Der Schreibbefehl überträgt ein Datenwort oder Datenbyte in das adressierte Gerät 33 vom direkten Feld des IDCB. Wenn ein Byte zu übertragen ist wird es in die Bits 24 bis 31 des ^ Datenwortes gesetzt und die Bits 16 bis 23 werden ignoriert.

Der Vorbereitungsbefehl überträgt ein Wort an das adressierte Gerät 33, das seine Unterbrechungsstufe steuert. Das Wort wird aus dem zweiten Wort des IDCB übertragen, in dem die Bits 16 bis 26 Nullen, die Bits 27 bis 30 ein Stufenfeld und 55 Bit 31 ein I-Bit sind. Eine Prioritätsunterbrechungsstufe wird dem Gerät 33 durch das Stufenfeld zugeordnet. Das I-Bit (Gerätemaske) steuert die Geräteunterbrechungsmöglichkeit. Wenn das I-Bit gleich I ist, darf das Gerät unterbrechen.

Der Steuerbefehl leitet eine Steueraktion im adressierten 60 Gerät 33 ein. Ein Wort oder Byte kann aus dem direkten Feld des IDCB in das adressierte Gerät übertragen werden oder nicht, abhängig von den Forderungen des Gerätes. Der Geräte-rückstellbefehl stellt das adressierte Peripheriegerät 33 zurück. Eine ausstehende Unterbrechung von diesem Gerät wird 65 gelöscht. Die Gerätemaske (I-Bit) wird nicht verändert.

Der Startbefehl leitet eine prioritätsabhängige Zykluszuordnungsoperation für das adressierte Gerät 33 ein. Das zweite

Wort oder das direkte Feld des IDCB wird an die Peripherie-geräte-Steuereinheit 34 übertragen.

Es enthält eine 16-Bit grosse Adresse des Speichers 31 eines Gerätesteuerblocks (DCB), mit der die Peripheriegeräte-Steuereinheit 34 weitere Operationen steuert.

Der Startbefehl für prioritätsgesteuerte Zykluszuordnung leitet eine Zykluszuordnungsoperation für das adressierte Gerät 33 ein. Mit diesem Befehl soll Statusinformation bezüglich der früheren Zykluszuordnungsoperation gesammelt werden. Das direkte Feld des IDCB wird an die Peripheriegeräte-Steuereinheit 34 übertragen und enthält eine 16-Bit-Adresse eines DCB. Der EA-Haltebefehl ist ein an die EA-Steuerlogik, 32 gerichteter Befehl zum Anhalten jeglicher EA-Aktivität auf der EA-Schnittstelle 35. Zu diesem Befehl gehören keine Daten. Jede ausstehende Geräteunterbrechung wird gelöscht. Die Zuordnung der Prioritätsunterbrechungsstufen und die Gerätemasken (I-Bits) bleiben unverändert.

Fig. 8 zeigt den Inhalt des Registers 97 der Fig. 5 und des Registers 111 der Fig. 6 und die Taktierung der Signale auf den verschiedenen Leitungen der Schnittstelle 35. Damit ist der erste Vorgang beim Dekodieren einer OIO-Programminstruk-tion dargestellt, sowohl für DPC Lesen als auch Schreiben, die Übertragung der DCB-Adresse für die Zykluszuordnungsoperationen oder die Übertragung der Unterbrechungsstufencodes für einen Vorbereitungsbefehl. Die Datensammelleitung 50 wird erregt mit den Daten, die zwischen dem Gerät 33 und dem direkten Feld des IDCB im Speicher 31, der durch die Instruktion Operate IO adressiert wurde, übertragen werden.

Die Adresssammelleitung 49, Bits 0 bis 15, enthält das erste Wort des IDCB. Die Adressammelleitung 49 ist aktiv vor dem Anstieg des Adresstores 51 und bis zum Abfall der Adresstor-rückleitung 52. Die Gleichheit zwischen der verdrahteten Geräteadresse und den Bits 8 bis 15 der Adressammelleitung 49, wobei Bit 16 auf binär 1 steht, stellt die erste Wahl einer Peripheriegeräte-Steuereinheit 34 dar. Bit 16 wird der Adresssammelleitung 49 hinzugefügt durch die Schnittstellenleitsteuerung 76 der Fig. 4 von einem Dekodierer 112 zur Unterscheidung der Benutzung der Adressammelleitung 49 für EA-Ope-rationen von anderen Operationen, die die Adressammelleitung 49 benutzen.

Das Adresstor 51 ist das Ausgabekennzeichen, mit dem dem Gerät 33 angezeigt wird, dass es auf die erste Wahl antworten und die durch den Befehl (Bits 0 bis 7 Adressammelleitung) vorgeschriebene Operation beginnen soll.

Die Adresstorrückleitung 52 ist das Kennzeichen, das von der Peripheriegeräte-Steuereinheit 34 angehoben wird, um der EA-Steuerlogik 32 zu signalisieren, dass sie das Adresstorsignal 51 empfangen hat, die Adresse erkannt hat und Statusinformation auf der Bedingungscode-Eingangssammelleitung 53 aktiviert hat. Dieses Kennzeichen muss innerhalb einer bestimmten Zeitgrenze nach dem Ansteigen des Adresstores 51 am Ausgang des Kanales ansteigen.

Wenn das nicht geschieht, wird der Bedingungscode Null an die EA-Steuerlogik 32 zurückgegeben und die Folge ist beendet. Das Adresstorsignal 51 fällt ab und die Adressammelleitung 49 wird gelöscht.

Die Bedingungscode-Eingangssammelleitung 53 ist ein drei Bit grosses binärkodiertes Feld. Das EA-Gerät 33 leitet den Zustand auf den Kanal auf dieser Sammelleitung während der Kennzeichenzeit der Adresstorrückleitung. Die Bedingungscode-Bits werden in das Statusregister für die laufende Stufe (LSR) der CPU 30 gesetzt. Die Bedingungscodewerte und ihre Bedeutung sind in der nachstehenden Tabelle 1 aufgeführt.

Tabelle 1

CC-Wert Bedeutung 0 Gerät nicht angeschlossen

620 778

8

CC-Wert Bedeutung Die Einstellung von Bit 2 teilt dem Gerät die Richtung der

Datenübertragung mit; 0 = Ausgabe (Hauptspeicher zum

1 Belegt Gerät) und 1 = Eingabe (Gerät zum Hauptspeicher). Für

2 Belegt nach Rückstellung bidirektionale Datenübertragungen unter einer DCB-Opera-

3 Befehlsrückweisung s tion muss dieses Bit auf Eins gesetzt werden. Für Steueropera-

4 Eingreifen erforderlich tionen ohne Datenübertragung muss das Bit auf 0 gesetzt

5 Schnittstellendatenprüfung werden.

6 Steuergerät belegt Wenn Bit 3 gleich Eins ist, erfolgt die Datenübertragung im

7 Zufriedenstellend Stossbetrieb. Diese Betriebsart ordnet den Kanal und die EA-

io Schnittstelle dem Gerät zu, bis die letzte zu diesem DCB

Der Datenabfrageimpuls 54 ist ein durch die EA-Steuerlo- gehörende Datenübertragung beendet ist.

gik 32 erzeugtes Signal und kann durch das Gerät dazu benutzt Wenn Bit 4 gieich Eins ist> wird ein ReCord mit falscher werden, an das Gerät gesendete Daten zu registrieren. Der Länge nicht berichtet. Das Gerät fährt im Betrieb fort. Records Datenabfrageimpuls 54 fällt mit dem Abfall des Adresstores 51 rmt falscher Länge gehören zu folgenden Klassen; (1) ein ab- ... 15 Record, der länger ist als die vorgeschriebene Zahl und (2) ein

Anhand der Fign. 9,10 und 11 werden weitere Einzelheiten Record, der kürzer ist als die vorgeschriebene Zahl. Die der prioritätsgesteuerten Zykluszuordnungsoperationen für Berichterstattung von Records mit falscher Länge kann für eine

Eingabe/Ausgabe beschrieben. In Abbildung 9 führt die Deko- oder beide Klassen unerdrückt werden, abhängig vom einzelnen dierung einer OIO-Instruktion mit der Speichereinheiten- Gerät.

adresse 200 dazu, dass der Prozessor 30 von der Stelle 200 im 2Q Die Bits 5 bis 7 sind der Zykluszuordnungsadressschlüssel. Speicher 31 die zwei Wörter des IDCB 113 adressiert und Dieser Schlüssel wird vom Gerät während der Datenübertra-

ansteuert. Der IDCB wird an die Peripheriegeräte-Steuerein- ■ gungen gegeben und sichert die Berechtigung zum Speicherzu-heit 34 übertragen, die durch den Geräteadressteil des IDCB grjff gemäss der in Fig. 8 gezeigten Folge gewählt wurde. Das direkte Bits 8 bis 15 können zur Beschreibung von für ein bestimm-

Feld des IDCB bezeichnet und liefert die Adresse der Stelle ,5 tes Qergt spezifischen Funktionen benutzt werden.

eines Gerätesteuerblocks (DCB) 114 in der Speichereinheit 31. Die Parameterwörter 1 bis 3 sind geräteabhängige Steuer-

Der Befehl Zykluszuordnung starten oder Startzykluszuord- wörter und werden nach Bedarf implementiert. Wenn von nungsstatus wird in der Peripheriegeräte-Steuereinheit 34 deko- einem Gerät die Unterdrückung falscher Längen (SIL) benutzt diert und leitet eine erste Zykluszuordnungsoperation mit der wirdi schreibt das parameterwort 4 eine sechzehn-Bit grosse Adressinformation 500 zur Speichereinheit 31 ein, um den 30 Speichereinheitenadresse vor, die Statusadresse genannt wird. DCB 114 an die Peripheriegeräte-Steuereinheit 34 zu übertra- Diese Adresse zeigt auf einen Reststatusblock, der gespeichert gen. Der DCB-Inhalt bezeichnet die von der Datenübertragung wirdj wenn foIgende zwei Bedingungen erfüllt sind; (1) Das betroffene Adresse im Speicher 31 und das ist nach Darstellung SIL_Bit (ßit 4 des DCB-Steuerwortes) ist auf Eins gesetzt und in Fig. 9 die Adresse 800, wodurch ein Datenbereich 115 aHe Datenübertragungen für den laufenden DCB wurde definiert ist. Der Umfang der zu übertragenden Daten wird 35 fehlerfrei beendet angegeben durch ein Byte-Zahlenfeld. Am Ende der durch den . _ , ,, , ......

DCB 114 gesteuerten Übertragung kann ein weiterer DCB 116 D,ie Gr°sse.des Reststatutsblocks schwankt abhangig vom an die Peripheriegeräte-Steuereinheit 34 übertragen werden, einzLe. ne" Gerat *WISche" e'" und d,rel Wortern" ^S.erste W°r,1

um das früher gewählte Peripheriegerät 33 weiterzusteuern. enthalt die Rest-Bytezahl. Maximal zwei weitere Worter enthal-Nach Darstellung in Fig. 9 enthält der DCB 114Steuerinforma- 40 ten gerateabhangige Statusmformation tion, die die Adresse im Speicher 31 des verketteten DCB 116 Wenn e'n Ger£" d,e Unterdrückung falscher Langen nicht liefert, und im Speicher 31 an der Adresse 600 beginnt. benutzt',st d,e Bedeutung des Gerateparameterwortes 4 gerate-

„r.„ , t p» ii i ♦ .j.jj abhängig und hat dieselbe Bedeutung wie die Parameterwörter

Wahrend der Zykluszuordnungsoperation wird jedes der ^ ^ 3

acht Wörter, die einen DCB bilden, an die vorher gewählte ^ das DCB.Verkett bit (Bit 0 des Steuerwortes)

Peripheriegerate-Steuereinheit 34 auf der Basis der Zykluszu- 45 Ejns ; ibt das p^^wort 5 eine 16-Bit grosse ordnungsanforderung ubertragen. Fig^lO zeigt den Inhalt eines ^ t icheradresse des nächsten DCB in der Kette an. Wenn entweder im Speicher 31 enthaltenen DCB oder eines durch j- -w f «. • u* n

* die Verkettung nicht angezeigt ist, ist dieses Parameterwort eine Peripheriegerate-Steuereinheit 34 aufgrund der Benutzung .. ,, r °

der IDCB-Information, die wiederum aufgrund einer OIO- ^era ea an^^*

Instruction übertragen wurde, empfangen DCB. Der DCB ist 50 Das Zahlenwort enthält eine 16-Bit grosse ganze Zahl ohne ein acht Wörter grosser Steuerblock, der im Überwachungsbe- Vorzeichen, die die Anzahl von für den laufenden DCB zu reich des Speichers 31 steht. Er beschreibt die spezifischen übertragenden Daten-Bytes darstellt. Die Zahl ist vorgegeben

Parameter der Zykluszuordnungsoperation. Die Peripheriege- in Bytes und liegt zwischen 0 und 65 535. Sie muss auch gerade räte-Steuereinheit 34 holt den DCB mit dem Speicherschutz- sein für die Startoperation bei der Zykluszuordnung. Das schlüssel Null. Anschliessend wird der Inhalt des Steuerwortes 55 Datenadresswort enthält die Hauptspeicheranfangsadresse für eines jeden DCB beschrieben. die Datenübertragung.

Wenn Bit 0 gleich Eins ist, wird eine DCB-Verkettungsope- Die Zykluszuordnungseinrichtung gestattet den Datenser-

ration angezeigt. Nach zufriedenstellendem Abschluss der lau- vice von und zum EA-Gerät 33 während die CPU 30 eine fenden DCB-Operation unterbricht das Gerät nicht (ausgenom- andere Verarbeitung durchführt. Dieser überlappte Betrieb men PCI-Unterbrechungen), sondern holt stattdessen den näch- ft0 gestattet die Einleitung einer mehrfachen Datenübertragung sten DCB in der Kette. durch eine EA-Betriebsinstruktion. Die CPU führt die EA-

Wenn Bit 1 gleich Eins ist, gibt das Gerät eine program- Betriebsinstruktion aus und arbeitet dann am Instruktionsstrom mierte gesteuerte Unterbrechung (PCI) bei Abschluss des SCB- weiter, während das EA-Gerät nach Bedarf Datenzyklen des Abrufes. Eine laufende PCI behindert die zum DCB gehören- Hauptspeichers 31 abnimmt. Die Operation endet immer mit den Datenübertragungen nicht. Wenn die PCI aussteht, wenn ,)5 einer Prioritätsunterbrechung vom Gerät. Ein Aufrufkennzei-das Gerät auf die nächste, eine Unterbrechung auslösende chen 63 wird vom Kanal erzeugt, um den Wettbewerb zwischen

Bedingung trifft, wird die PCI-Bedingung vom Gerät nicht mehreren, eine prioritätsgesteuerte Datenübertragung anfor-

beachtet und durch die neue Unterbrechungsbedingung ersetzt. dernden Geräten aufzulösen. Das Aufrufkennzeichen löst auch

9 620 778

den Wettbewerb nach Prioritätsunterbrechungen auf derselben 2. Für die zweite Bedingung werden die Bits auf einer

Stufe auf. geräteabhängigen Basis zurückgestellt.

Alle Zykluszuordnungsoperationen umfassen bestimmte Fig. 11 zeigt die benutzten Schnittstellenleitungen 35 und

Einrichtungen, die auf der Basis des Gerätemerkmals vorgese- die Taktierung während der Zykluszuordnungsoperationen,

hen sind: s Vor dieser Operation hatte das Gerät eine Zykluszuordnungs-

1. Stossbetrieb anforderung (Bit 16 auf der Anforderungseingangsleitung 61)

2. Kommandoverkettung an die EA-Steuerlogik, 32 gesendet, die mit der Aufruffolge

3. Datenverkettung antwortete und dieses Gerät nahm den Aufruf an.

4. Programmierte gesteuerte Unterbrechung (PCI) Das Bedienungsleitsignal 55 wird durch die EA-Steuerlogik

5. Übertragung von Speicheradressen und Daten wortweise io 32 angehoben, um dem Gerät 33, das den Aufruf 64 annahm oder byteweise. und die Aufrufrückgabe 65 signalisierte, anzuzeigen, dass die

Alle Zykluszuordnungsoperationen enden mit einer Priori- Datenübertragungen beginnen können.

tätsunterbrechung. Der Zykluszuordnungsstartbefehl dient der Wenn das Gerät das Bedienungsleitsignal 55 abfuhlt, sendet Datenübertragung. Der Zykluszuordnungs- Statusstartbefehl es das Bedienungsleits.gnal 56 an den Kanal 32, um anzuzeigen, soll die restlichen Parameter vom Gerät holen, wenn die vorher-15 dass es die notwendigen Daten und Steuermformationen auf die gehende Zykluszuordnungsoperation durch einen Fehler oder EA-Schnittstelle 35 gesetzt hat. Alle vom Gerät fur die Übereine Ausnahmebedingung beendet wurde. Das DCB- Format ist tragung vorgesehenen Daten werden spätestens beim Anstieg dasselbe wie für eine normale Zykluszuordnungsoperation und dieser Kennzeichenleitung aktiviert. Diese Kennzeichenleitung die Wörter 1 bis 5 sind dabei auf Null gesetzt. kann fruhestens mit dem Bedienungsleitsignal 55 und dem

2o Datenabfragesignal 54 abfallen, wenn sie am Ausgang des EA-

Während der Zykluszuordnungs-Statusstartoperation wer- Gerätes erscheinen.

den Daten in den Hauptspeicher 31 übertragen, beginnend an Die Adressammelleitung 49 enthält die Adresse der Spei-der im DCB angegebenen Datenadresse. Diese Daten bestehen chereinheit 31, die für das zu übertragende Datenwort benutzt aus den restlichen Parametern und geräteabhängiger Statusin- wird. Der Inhalt der Adressammelleitung wird an das Zykluszu-formation. Das erste übertragene Wort enthält die Hauptspei- 25 0rdnungs-SAR 110 in der Adresskarte 41 geleitet. Ein Speicheradresse der letzten versuchten Zykluszuordnungsübertra- cherzyklus findet statt und das Wort wird in das Zykluszuord-gung, die zu einem Startbefehl gehört. nungs-SDR 94 gesetzt. Die Datensammelleitung 50 enthält das

Wenn während der Zykluszuordnungs-Statusstartoperation übertragende Wort.

ein Fehler auftritt wird diese Adresse nicht geändert. Die restii- Die Bedingungscode-Eingangssammelleitung 53 enthält che Adresse kann eine Datenadresse, eine DCB-Adresse oder 30 den während des Zugriffs zum Speicher 31 zu benutzende eine Reststatus-Blockadresse sein und wird nur durch die Rück- Adressschlüssel. Die Bedingungscode-Eingangsbits 0,1,2 ent-

stellung bei Stromeinschaltung gelöscht. Bei Ausführung der sprechend den Bits 0,1,2 des Adressschlüssels. Diese Sammel-

Zykluszuordnungsübertragungen wird sie auf die laufende leitung wird mit dem Ansteigen des Bedienungsleitungsrücksi-

Zykluszuordnungsspeicheradresse fortgeschrieben. Für Wort- gnals 56 aktiviert und bis zum Abfallen des Bedienungsleitsi-

übertragungen zeigt die Restadresse auf das werthohe Byte des 35 gnals 55 aktiv gehalten.

Wortes. Geräterückstellung, Halt-EA und Maschinenprüfung Der Datenabfrageimpuls 54 ist ein ausgedehntes Kennzei-

sowie Systemrückstellung haben keinen Einfluss auf die Rpst- chen und kann vom Gerät dazu benutzt werden, an das Gerät adresse im Gerät. gesendete Daten zu registrieren. Der Datenabfrageimpuls 54

Das zweite übertragene Statuswort enthält die Rest-Byte- fällt mit dem Bedienungsleitimpuls 55 ab.

zahl eines Gerätes. Die Rest-Bytezahl wird initialisiert durch 40 Die Statussammelleitung 59 wird von der EA-Steuerlogik das Zahlenfeld eines zum Startbefehl gehörenden DCB und ^2 dazu benutzt, der Peripheriegeräte-Steuereinheit 34 bei wird bei erfolgreicher Übertragung eines jeden Byte durch eine Erkennung eines Fehlers während der Zykluszuordnungsopera-

Zykluszuordnungsoperation auf den neuesten Stand gebracht. tionen em Signal zu geben. Die Bits dieser Sammelleitung haben

Sie wird nicht fortgeschrieben durch Zykluszuordnungsübertra- folgende Bedeutung.

gungen in den Reststatusblock. Die Rest-Bytezahl wird nicht 45 Bit Q Speicherdatenprüfung verändert, wenn während der Zykluszuordnungs-Statusstart- Bit ! Ungüitige Speicheradresse opération ein Fehler auftritt. Sie wird zurückgestellt durch (1) 2 Schutzprüfung

Rückstellung bei Stromeinschaltung, (2) Systemrückstellung, Bit3 Schnittstellendatenprüfung.

(3) Geräterückstellung, (4) Halt-IO und (5) Maschinenprüfung.

Der Inhalt des Geräte-Zykluszuordnungsstatuswortes 1 ist 5 Wenn diese Sammelleitung aktiviert ist, hält das Gerät die geräteabhängig, wenn das Gerät nicht (1) falsche Längen unter- Information bereit zur Präsentation in einem Unterbrechungs-

drückt (SIL) oder (2) eine Rest-Bytezahl als Teil seines Zyklus- statusbyte zur Unterbrechungszeit. Die Zykluszuordnungsope-

zuordnungsstatus speichert. Andere geräteabhängige Status- ration wird beendet und das Gerät gibt eine Endunterbrechung, wörter können abhängig vom Gerätetyp übertragen werden.

Zwei Bedingungen können dazu führen, dass Bits in die 55 Wenn das G?rät bereits die Zykluszuordnungsanforderung geräteabhängigen Statuswörter gesetzt werden. für dle nächste Übertragung angehoben hatte oder im Stoss-

„ „ , . „ A „ „ ,, , . , Übertragungsbetrieb läuft, muss es eine weitere Bedienung über

1. Ausfuhrung eines EA-Befehles, der eine Ausnahmeun- die Schnittstelle zu Ende führen. Diese Bedienung ist ein Blind-

terbrechung auslost. zyklus, in dem keine vom Gerät gehaltenen Parameter fortge-

2. Asynchrone Bedingungen im Gerät, die einen Fehler 60 schrieben oder Statusbits gesammelt werden.

oder eine Ausnahmebedingung anzeigen.

Die Bits werden wie folgt zurückgestellt: Ein Eingabe/Ausgabe-Anzeiger 57 = 0 zeigt der EA-

1. Für die erste oben angeführte Bedingung werden die Bits Steuerlogik 32 an, dass die Operation eine Ausgabe vom Spei-

durch die Annahme des nächsten EA-Befehls nach der Ausnah- c'ler ^ * \st unc^ das Kennzeichen = 1 bezeichnet eine Eingabe meunterbrechung zurückgestellt (ausgenommen Startzykluszu- (,5 zum Speicher 31.

Ordnungsstatus). Diese Bits werden ebenfalls durch die Rück- Ein Wort/Byte-Anzeiger 58 = 0 zeigt der EA-Steuerlogik

Stellung bei Stromeinschaltung, Systemrückstellung oder Aus- 32 an, dass eine Wortübertragung stattfinden soll und das führung eines Halt EA-Befehles zurückgestellt. Kennzeichen = 1 zeigt eine Byteübertragung an.

620 778

10

Aufruf

Die Fign. 12 bis 14 zeigen allgemein das Aufrufkonzept nach dem Erfindungsgedanken. Die Aufruflogik reagiert bei der Wahl der Peripheriegeräte-Steuereinheiten 34 in gleicher Weise entweder auf Unterbrechungsanforderungen oder Zykluszuord- 5 nungsanforderungen. Nach der in Fig. 12 gezeigten Reihenfolge wird die Anforderungseingangssammelleitung 61 durch ein Peripheriegerät 33 auf der Schnittstellensammelleitung 35 erregt, das die Unterbrechungsbehandlung oder die Benutzung der Sammelleitung 35 für Zykluszuordnungsdatenübertragun- 10 gen verlangt. Die Leitung mit der Beschriftung «Bit 16» der Anforderungseingangssammelleitung wird erregt, sobald ein Gerät Datenübertragungen in der Zykluszuordnung verlangt. Die übrigen Leitungen der Anforderungseingangssammelleitung 61 gehören jeweils zu einer bestimmten Unterbrechungs- 15 stufe. Die Erregung der Leitungen auf der Anforderungseingangssammelleitung 61 bleibt solange auf einem Ruhewert wie ein Gerät die Bedienung für Unterbrechungs- oder Zykluszuordnungsübertragungen verlangt.

Wenn die EA-Steuerlogik 32 feststellt, dass eine der Anfor- 2o derungen auf der Anforderungseingangssammelleitung 61 anerkannt werden sollte, werden die Signalleitungen der Aufrufbe-zeichnungssammelleitung 62 kodiert so erregt, dass sie allen Geräten anzeigen, dass ein Aufruf- und Wahlprozess eingeleitet wird, entweder für Zykluszuordnungsübertragungen oder für 25 die Unterbrechungsbearbeitung auf einer bestimmten Unterbrechungsstufe, die durch die Aufrufbezeichnungssammelleitung 62 angegeben ist. Nachdem die Aufrufbezeichnungssam-melleitung 62 erregt ist, wird ein Aufrufsignal 63 seriell für alle Peripheriegeräte-Steuereinheiten 34 auf der Sammelleitung 35 30 erzeugt, um einen Wettbewerb zwischen Peripheriegeräte-Steuereinheiten 34 aufzulösen, die Unterbrechungen auf derselben Prioritätsstufe und Zykluszuordnungsanforderungen verlangen. Jede Peripheriegeräte-Steuereinheit 34 empfängt das Aufrufkennzeichen 63 und leitet es an die nächste Peripheriege- 35 räte-Steuereinheit 34 weiter, wenn das Gerät den Aufruf nicht annimmt. Wenn eine bestimmte Peripheriegeräte-Steuereinheit 34 die Bedienung des durch die Aufrufbezeichnungssammelleitung 62 bezeichneten Bedienungstyps angefordert hat, antwortet sie mit dem Aufrufrücksignal auf der Leitung 65 und das 40 Aufrufsignal 63 wird nicht an weitere Peripheriegeräte-Steuer-einheiten 34 weitergeleitet.

In Fig. 13 sind drei Peripheriegeräte-Steuereinheiten 34 gezeigt, die alle eine Unterbrechung angefordert haben. Das erste Gerät zeigt eine Anforderung zur Unterbrechung auf der 45 Stufe 2 an, während die übrigen Geräte Unterbrechungen auf der Stufe 1 anfordern. Die Aufrufbezeichnungssammelleitung 62 wird so kodiert, dass ein Aufruf für jedes Gerät spezifiziert wird, das eine Anforderung auf der Stufe 1 abgibt. Da die Aufrufbezeichnungssammelleitung 62 nicht gleich der Anforde- 50 rung auf der Stufe 2 durch das erste Gerät ist, wird das Aufrufsi-gnal 63 an das nächstfolgende Gerät weitergeleitet. Das erste,

eine Anforderung auf der Stufe 1 bezeichnende Gerät, nimmt den Aufruf auf und leitet das Aufrufsignal nicht an die nächstfolgenden Geräte weiter. Gleichzeitig erzeugt das Gerät auf der 55 ersten Stufe das Aufrufrücksignal 65, um der EA-Steuerlogik 32 mitzuteilen, dass der Aufruf aufgenommen wurde. Die EA-Steuerlogik 32 antwortet mit dem Bedienungsleitsignal 55, das Gerät antwortet auf dieses Bedienungsleitsignal 55 mit dem Bedienungsleitrücksignal 56 und beginnt mit der Benutzung der- 60 Schnittstellensammelleitung 35.

Nach Darstellung in Fig. 13 besteht das seriell von einem Gerät zum anderen weitergeleitete Aufrufsignal eigentlich aus zwei separaten Signalen mit der Bezeichnung Aufruf 63 und f)5 Aufrufvorbereitung 64. Die interne Logik für jede Peripherie-geräte-Steuereinheit 34 erzeugt ein internes Aufrufsignal aufgrund des Empfanges eines Signals sowohl auf der Aufrufeingangsleitung 63 als auch auf der Eingangsleitung für die Aufruf-vorbereitung 64. Dadurch kann der Aufrufmechanismus richtig funktionieren, auch wenn eine bestimmte Peripheriegeräte-Steuereinheit 34 aus der Schnittstellensammelleitung 35 herausgenommen ist. Im Extremfall können sogar alle anderen Peri-pheriegeräte-Steuereinheiten 34 herausgenommen werden.

Fig. 14 zeigt weitere Einzelheiten der internen Logik einer Peripheriegeräte-Steuereinheit 34, die zum Empfang der Aufrufsignale 63 und 64 und zur Erzeugung des Aufrufrücksignals 65 verwendet wird. Ein UND-Glied 117 empfängt die beiden Aufrufsignale 63 und 64 an einem ersten und zweiten Eingang. Der Ausgang des UND-Glied 117 auf der Leitung 118 ist das interne Aufrufsignal. Ein UND-Glied 119 und eine Vergleicherschaltung 120 bestimmen aus der gegenwärtigen Geräteunterbrechungsstufe oder der Zykluszuordnungsanforderungsan-zeige auf einer Leitung 121 und der kodierten Information auf der Aufrufbezeichnungssammelleitung 62, ob das dargestellte Gerät den Aufruf aufnehmen und ein Aufrufrücksignal 65 vom UND-Glied 122 erzeugen soll oder nicht.

Die Ausgabe entweder der Vergleicherschaltung 120 oder des UND-Gliedes 119 erzeugt am UND-Glied 122 zusammen mit einem internen Aufrufsignal 118 das Aufrufrücksignal 65 und sperrt den Betrieb der Aufrufweiterleitungslogik an ein folgendes Gerät.

Darstellungsgemäss ist das UND-Glied 117 am ersten und zweiten Eingang mit jeweils einem Widerstand 123 an eine positive Spannung gelegt. Die Aufrufleitungen 63 und 64 werden normalerweise auf negativen unwirksamen Pegeln gehalten, wenn die entsprechenden Signale nicht erzeugt werden. Wenn die jeweils vorhergehende Peripheriegeräte-Steuereinheit 34 aus der Schnittstellensammelleitung 35 herausgenommen wurde, belegt der Widerstand 123 zur positiven Spannungsver-sorgung den ersten Eingang des UND-Gliedes 117 mit einem positiven Pegel und zeigt ein normales Aufrufsignal auf der Leitung 63 an. Zu diesem Zeitpunkt wird der Empfang des Aufrufvorbereitungssignals auf der Leitung 64 von einer Peripheriegeräte-Steuereinheit 34, die vor der Schnittsammelleitung herausgenommenen Peripheriegeräte-Steuereinheit 34 liegt, mit dem belegten ersten Eingang des UND-Gliedes 117 kombiniert und so der interne Aufruf auf der Signalleitung 118 erzeugt. Wenn die das Aufrufvorbereitungssignal 64 erzeugende Peripheriegeräte-Steuereinheit 34 aus der Sammelleitung 35 herausgenommen wäre, würde der zweite Eingang zum UND-Glied 117 belegt und das UND-Glied 117 würde auf das Aufrufsignal 63 von der vorhergehenden Peripheriegeräte-Steuereinheit 34 reagieren.

Peripheriegeräte-Steuereinheit

Fig. 15 zeigt in weiteren Einzelheiten die Hauptteile der in Fig. 3 dargestellten Peripheriegeräte-Steuereinheit 34. Die Kanalschnittstellenlogik 46 ist parallel mit einer anderen Kanalschnittstellenlogik an die Schnittstellensammelleitung 35 angeschlossen und empfängt auch das seriell übertragene Aufrufsignal 63. In bestimmten Situationen kann die Kanalschnittstellenlogik 46 die gesamte Kombinations- und Sequenzlogik enthalten, die für die direkte Steuerungeines Gerätes 33 erforderlich ist. In einem bevorzugten Ausführungsbeispiel der Erfindung wird die Peripheriegeräte-Steuereinheit grundsätzlich jedoch durch einen Mikroprozessor 47 gesteuert, der einen eigenen Speicher 124 für Programme, Daten und Steuerinformation für das Peripheriegerät umfasst. Daten, Steuerinformation und abgefragte Informationen werden über die Datenausgangssammelleitung 125, die Dateneingangssammelleitung 126 und die Adressammelleitung 127 des Mikroprozessors 47 übertragen. Zum Befehlsvorrat des Mikroprozessors 47 gehören OP-Codes und Adressinformation, wobei die Adressinformation auf der Sammelleitung 127 bestimmte Register, Trigger und Verriegelungen und Schaltglieder in der Steuereinheit 34

11

620 778

des Peripheriegerätes bezeichnet, die zu bestätigen oder abzufragen sind.

Fig. 16 zeigt die Hauptbestandteile der Kanalschnittstellenlogik 46 angeschlossen an die Schnittstellensammelleitung 35 und die Sammelleitungen des Mikroprozessors 47. Zu den Haupteinheiten gehören ein Datenregister-Byte 0 mit Paritätsprüfung (PC) und Paritätserzeugung (PG) und das Byte 1 des Datenregisters mit Paritätsprüfung (PC) und Paritätserzeugung (PG). Die Unterbrechungs- und Zykluszuordnungsreihenfolge wird in einer logischen Schaltung gesteuert, die die Prüfung der Prioritätsstufe und der Aufrufbezeichnung enthält. Weitere logische Schaltungen enthalten das Byte 0 eines Adressregisters, das gemäss obiger Besprechung den Befehl für ein Gerät führt und daher auch einen Befehlsdekodiermachanismus enthält. Sonstige logische Schaltungen empfangen Byte 1 der Adressinformation, das ein bestimmtes Gerät adressiert und mit einer verdrahteten Adresse auf den Adressüberbrückungen verglichen wird. Dann besteht eine logische Schaltung, die das Zykluszuordnungsstatusregister, die Bedingungscodeerzeugung und andere Rückstell- und Schnittstellensteuerungen enthält. Ein Dekodierer für die Adressinformation vom Mikroprozessor steuert und fragt verschiedene Sperrschaltungen in der Steuereinheit 34 des Peripheriegerätes ab.

Fig. 17 zeigt in einem Blockdiagramm die Hauptbestandteile eines zur Verwendung in der Peripheriegeräte-Steuerein-heit 34 geeigneten Mikroprozessors 47. Der oben erwähnte Speicher 124, die Ausgabe- und Eingabedatensammelleitungen 125 und 126 sowie Adressammelleitung 127 sind dargestellt. Der Mikroprozessor wird durch die Eingabe von 16-Bit grossen Instruktionen in das OP-Register 128 gesteuert, deren OP-Codeteil von der Zyklussteuerung 129 und einem Taktgeber 130 zur Erzeugung der notwendigen Steuersignale im Mikroprozessor benutzt wird. Der Speicher 124 wird durch Adressinformation von einem Speicheradressregister (SAR) 131 gesteuert, das Adressinformation von verschiedenen Quellen empfängt, wozu die in den Instruktionen enthaltene Adressinformation gehört, die im OP-Register 128 stehen, Information von einem Instruktionsadressregister 132, einem Verbindungsregister 133 und von einem durch Instruktionen adressierbaren Datenadressregisterstapel (DAR) 134. In Verbindung mit dem Instruktionsadressregister 132 und dem Verbindungsregister 133 liefern ein Rückgriffregister 135 und eine Erhöhungsschaltung 136 die notwendigen Steuerungen für die Ausführungsreihenfolge der programmierten Instruktionen einschliesslich Verzweigung, Verzweigung und Rückkehr, Verzweigung und Verbindung der Reihenfolgesteuerung.

Ein weiterer adressierbarer Registerstapel 137 und Daten vom Speicher 124, über einen Assembler oder Multiplexer 138 gegeben, können in einem A-Register 139 und/oder einem B-Register 140 gespeichert werden. Die Register 139 und 140 liefern die Eingabe für die arithmetische und logische Einheit 141 und werden für die Übertragung von Daten verwendet, die die Datenausgangssammelleitung 125 oder die Dateneingangssammelleitung 126 benutzen.

Fig. 18 zeigt weitere Einzelheiten der Kanalschnittstellenlogik 46, die schon kurz im Zusammenhang mit Fig. 16 beschrieben wurde. Wenn der Prozessor 30 eine OIO-Instruktion dekodiert, muss die EA-Steuerlogik oder der Kanal 32 mit den Steuereinheiten 34 der Peripheriegeräte kommunizieren, um die Schnittstellensammelleitung 35 zur Übertragung des direkten Datensteuerblocks (IDCB) zu benutzen. Die Kanalschnittstellenlogik 46, gesteuert durch einen Mikroprozessor 47 nach einem bevorzugten Ausführungsbeispiel der Erfindung oder durch eine Kombinations- und Sequenzlogikschaltung, muss die Anzahl von Grundelementen enthalten, wozu ein 16-Bit grosses Datenregister 142, ein Adressregister 143, ein Befehlsregister 144 und eine Gerätewahl-Adressvergleicherschaltung 145 gehören.

Wie schon früher gesagt wurde, führt die Schnittstellensammelleitung 49 das erste Wort des IDCB, das den Gerätebefehl in den Bits 0 bis 7 enthält und die Geräteadresse in den Bits 8 bis 15. Eine erste Wahl aller Peripheriegeräte-Steuereinheiten s 34 erfolgt durch Bit 16 der Adressammelleitung 49, um die Benutzung der Sammelleitung für EA-Operationen gegenüber anderen Operationen zu unterscheiden. Die erste Gerätewahl erfolgt durch Vergleich der Geräteadresse in den Bits 8 bis 15 auf der Adressammelleitung 49 mit der verdrahteten Geräte-u) adresse 133 in der Adressvergleicherschaltung 145, um ein erstes Gerätewahlsignal auf die Leitung 146 zu geben. Durch Erkennung der Geräteadresse werden die Bits 1 bis 7 auf der Adressamm elleitung 49 in das Befehlsregister 144 geleitet zur Präsentation an die Befehlsdekodierschaltung 147. Die Signale i5 auf der Mikroprozessor-Adressammelleitung 127 werden in einer Dekodierschaltung 148 dekodiert, deren Ausgabe in der Anschlusslogikschaltung 149 mit der Ausgabe des Dekodierers 147 kombiniert wird. Für Datenübertragungsoperationen zeigt ein erstes oder zweites Ausgangssignal auf den Leitungen 150 2o und 151 direkte Programmsteuerübertragung bzw. eine Zykluszuordnungsübertragung an.

Das erste Gerätewahlsignal 146 liefert ein Einschaltsignal an ein UND-Glied 152, das auf ein durch die EA-Steuerlogik erzeugtes Adressleitsignal 51 anspricht und ein Adressleitrück-25 signal 52 erzeugt. Durch dieses Rücksignal 52 wird die EA-Steuerlogik 32 über die Gerätewahl informiert.

Das 16-Bit grosse Datenregister 142 wird dann mit der Schnittstellensammelleitung 50 über die Sammelleitungen 153 und 154 verbunden. Das 16-Bit grosse Datenregister 142 kom-3o muniziert mit der 8-Bit grossen Datenausgangssammelleitung 125 oder der Dateneingangssammelleitung 126 des Mikroprozessors in zwei separaten Zyklen aufgrund der Steuerung vom Mikroprozessor. Falls ein direktes Programmsteuerwort gelesen wird, hat das Datenregister 142 die Daten von der Mikroprozes-35 sor-Datenausgangssammelleitung 125 empfangen, um sie über die Sammelleitung 154 an die Schnittstellendatensammelleitung 50 weiterzugeben. Wenn in einer direkten Programmsteueroperation Daten zu schreiben sind, wird der Inhalt der Schnittstel-lendatensammelleitung 50 in das Datenregister 142 gesetzt über 40 die Sammelleitung 153, um hinterher in zwei separaten Zyklen an die Dateneingangssammelleitung 126 des Mikroprozessors gegeben zu werden.

Wenn der Befehlsteil des direkten Datensteuerblocks für die Startoperation der Zykluszuordnung aufgerufen wurde, ent-45 hält der durch die Sammelleitung 153 empfangene Inhalt des Datenregisters 142 Adressinformationen, die über die Dateneingangssammelleitung 126 in den in Fig. 17 gezeigten Speicher 124 des Mikroprozessors übertragen werden. Weiterhin wird nach Dekodierung der Zykluszuordnungsoperation der Inhalt 50 des Befehlsregisters 144 durch eine Sammelleitung 155 auf die Eingangsdatensammelleitung 126 des Mikroprozessors zur Speicherung im Speicher 124 des Mikroprozessors übertragen.

Der Speicher 124 des Mikroprozessors wird daher als Befehlsspeicher und als Adressspeicher für die Speichereinheit 55 31 benutzt, um die nachfolgenden Datenübertragungsoperationen in der Zykluszuordnung zu steuern.

Bei nachfolgenden Zykluszuordnungs-Übertragungsopera-tionen empfängt das Adressregister 143 auf einer Sammellei-60 tung 156 in zwei aufeinanderfolgenden Zyklen vom Speicher 124 des Mikroprozessors die vorher gespeicherte Adressinformation wird bei nachfolgenden Datenübertragungsoperationen in der Zykluszuordnung über eine Sammelleitung 157 an die Schnittstellenadressammelleitung 49 übertragen, um an die 65 Adressseinrichtung der Speichereinheit 31 der zentralen Verarbeitungseinheit weitergegeben zu werden. Das Datenregister 142 enthält die Daten einer Zykluszuordnungsübertragung für eine Lese- oder Schreibeoperation.

620 778

12

Ein dritter im direkten Datensteuerblock empfangener Befehlstyp ist ein Vorbereitungsbefehl, der auf einer Leitung 158 signalisiert wird. Aufgrund dieses Signales werden die Bits 11 bis 14 auf der Schnittstellendatensammelleitung 50 in einem Prioritätsstufenregister 159 gespeichert und das oben schon 5 erwähnte I-Bit 15 wird in einem Trigger 160 gespeichert. Der Inhalt des Prioritätsstufenregisters 159 bezeichnet die Prioritätsstufe des Gerätes für den Fall, dass Unterbrechungsanforderungen gestellt werden müssen. Ein Unterbrechungsanforde-rungssignal auf der Leitung 161, eingeleitet durch den ange- 10 schlossenen Mikroprozessor 47, wird am UND-Glied 162 wirksam, wenn das im Trigger 160 gespeicherte I-Bit eine binäre Eins ist. Das bedeutet, dass das Gerät auf jeder Stufe unterbrechen kann. Wenn das Gerät unterbrechen kann und eine Unterbrechungsanforderung auf die Leitung 161 gegeben wurde, 15 erregt ein Stufendekodierer 163 eine der Signalleitungen auf der Eingangssammelleitung 61 für Unterbrechungsanforderung. Die erregte Leitung gehört zu der Prioritätsunterbrechungsstufe, die im Prioritätsstufenregister 159 verzeichnet ist.

Wie oben schon im Zusammenhang mit Fig. 14 beschrieben :« wurde, spricht die EA-Steuerlogik 32 auf jedes Signal auf der Anforderungseingangssammelleitung 61 an, sei es für eine Unterbrechungsanforderung oder eine prioritätsabhängige Zykluszuordnungsanforderung, die auf einer Leitung 61-16 signalisiert wird, durch Einleiten einer Aufruffolge. Zur Aufruf- 25 folge gefört die Übertragung der Aufrufbezeichnung auf der Sammelleitung 62 an alle Steuereinheiten 34 der angeschlossenen Peripheriegeräte zusammen mit dem seriell übertragenen Aufrufsignal 63. Wenn die Aufrufbezeichnung auf der Sammelleitung 62 einen Aufruf für ein eine Zykluszuordnungsübertra- 20 gung anforderndes Gerät bezeichnet, wird ein Signal auf der Leitung 164 erzeugt. Dieses schaltet das UND-Glied 119 ein und erzeugt einen Ausgang, wenn das in Fig. 18 gezeigte Gerät eine Zykluszuordnungsübertragung angefordert hat, wie es auf der Leitung 121 angezeigt ist. 35

Wenn die Aufrufbezeichnungssammelleitung 62 mit einer Prioritätsunterbrechungsstufe kodiert ist, die mit der gemäss Anzeige im Register 159 zugeordneten gegenwärtigen Stufe übereinstimmt und das in Fig. 18 gezeigte Gerät eine Unterbrechung angefordert hat, was durch ein Ausgangssignal vom UND-Glied 162 angezeigt wird, wird ein Signal von einem UND-Glied 165 erzeugt. Aufgrund eines Ausgangssignales vom UND-Glied 119 oder vom UND-Glied 165 erzeugt das ODER-Glied 166 ein Ausgangssignal, um die Weiterleitung des Aufrufes an die Steuereinheiten 34 nachfolgender Peripheriegeräte zu unterbinden. Dieses Signal ist bei 167 dargestellt. Andere logische Schaltungen in der Peripheriegeräte-Steuereinheit 34 der Fig. 18 werden durch Signale auf eine Leitung 168 von der Aufrufaufnahme unterrichtet. Ausserdem wird ein UND-Glied 169 eingeschaltet, damit die Peripheriegeräte-Steuereinheit 34 auf das Bedienungsleitsignal 55 auf der Schnittstellensammelleitung 35 durch Erzeugung des Bedienungsleitrücksignales 56 reagiert, um die weitere Übertragung auf der Schnittstellensammelleitung 35 zu steuern.

Die Fign. 19,20 und 21 zeigen weitere Einzelheiten der logischen Schaltung der Kanalschnittstellenlogik 46, die schon im Zusammenhang mit Fig. 18 besprochen wurde. Die verschiedenen dargestellten logischen Blöcke enthalten UND-Glieder (U), ODER-Glieder (O), Inverter (N), Exklusiv-ODER-Glie- „0 der (EO), und verschiedene bistabile Speicherelemente in Form von Triggern, Flip-Flops, Sperrschaltungen und Prioritätshalte-schaltungen. In einen bestimmten logischen Block mit einem ausgezogenen Pfeil hineinlaufende Leitungen oder einen logischen Block mit einem ausgezogenen Keil verlassende Leitun- ^ gen besagen, dass die Leitung oder der Block effektiv oder wahr ist, wenn die Leitung einen negativen Spannungspegel führt.

Wenn ein ausgezogener Pfeil oder ein Keil fehlen, heisst das andererseits, dass die Leitung oder der Block effektiv oder wahr sind, wenn sie einen positiven Spannungspegel führen.

Das Unterbrechungsanforderungssignal 161, dargestellt in Fig. 18, wird nach Darstellung in Fig. 19 von einem ODER-Glied 170 erzeugt, das Eingänge von den bistabilen Elementen

171 und 172 empfängt. Ein Inverter 173 liefert ein invertiertes Signal, das die Unterbrechungsanforderung darstellt, an eine andere Logik der Kanalschnittstellenlogik. Ein Steuerimpuls vom Mikroprozessor 47 fragt das UND-Glied 174 und 175 ab, deren Ausgänge die bistabilen Elemente 171 bzw. 172 einschalten. Der Eingang 176 des UND-Gliedes 174 ist ein vom Dekodierer 148 der Fig. 18 erzeugtes Signal aufgrund eines Signales auf der Adressammelleitung 127, das die Bestimmung des Mikroprozessors wiedergibt, dass das angeschlossenen Gerät die Beachtung vom Prozessor 30 verlangt. Wie bereits gesagt wurde, können bestimmte Datensteuerblocks in einer Kette von Datensteuerblocks der Zykluszuordnungsoperation ein PCI-Bit enthalten, das eine programmgesteuerte Unterbrechung während Verkettungsoperationen anzeigt, damit der Prozessor 30 den Fortschritt der Zykluszuordnungsoperationen kontrollieren kann. Die Abfühlung des PCI-Bit durch den Mikroprozessor führt zur Erregung einer Signalleitung 177 und dadurch Einschaltung des UND-Gliedes 175 zum Schalten des Elementes 172. In jedem der beiden Fälle, wiedergegeben durch die UND-Glieder 174 und 175, wird eine Unterbrechungsanforderung durch die Steuereinheit 34 des Peripheriegerätes eingeleitet. Ein ODER-Glied 178 stellt die bistabilen Elemente 171 und

172 zurück und empfängt als Eingänge Signale, die aufgrund einer Anzahl von Bedingungen erzeugt werden, die die Rückstellung der Unterbrechungsanforderung verlangen. Zu diesen Bedingungen gehört die Tatsache, dass das Bedienungsleitsignal 55 auf der Schnittstellensammelleitung 35 abgefallen ist und damit anzeigt, dass die früher bestätigte Unterbrechungsanforderung beendet ist oder dass die Steuereinheit 34 des Peripheriegerätes bestimmte andere Signale auf der Schnittstellensammelleitung 35 empfangen hat, wie z.B. Halt-EA oder Anlagenrückstellung.

Bei Anordnung gemäss Fig. 20 zeigen die Fign. 20A und 20B weitere detaillierte Logikschaltungen der oben erwähnten Blöcke der Fig. 18, bezogen auf die Erregung der Unterbre-chungsanforderungseingangssammelleitung 61, das Laden der Prioritätsstufe in das Prioritätsstufenregister 159 und den Vergleich des Inhaltes der Prioritätsstufe 159 mit kodierter Information auf der Schnittstellenauf ruf-Bezeichnungssammellei-tung 62 in der Vergleicherschaltung 120. Das Prioritätsstufenregister 159 der Fig. 18 ist dargestellt durch die Polaritätshalte-schaltungen 180 bis 183. Die zugehörigen UND-Glieder 184 bis 187 setzen über In verter in die Polaritätshalteschaltungen 180 bis 183 den binären Zustand der Schnittstellendatensammellei-tung 50 Bitpositionen 11 bis 14, die mit der im Prioritätsstufenregister aufgrund eines Vorbereitungsbefehles festzulegenden Prioritätsstufe kodiert sind.

Das einen vorbereiteten Befehl anzeigende Signal auf der Leitung 158 wird durch den Befehlsdekodierer 147 der Fig. 18 erzeugt, wenn der IDCB-Befehl die Eintragung von Prioritätsstufen in das Prioritätsstufenregister 159 verlangt. Der von der Schnittstellensammelleitung 35 empfangene Datenimpuls 54 wird an ein UND-Glied 188 angelegt zur Erzeugung eines Signales auf der Leitung 189, das anzeigt, dass das Stufenregister 159 zu laden ist.

Eine andere für das Laden der Prioritätsstufeninformation benötigte Bedingung wird angezeigt durch einen Ausgang vom ODER-Glied 190 und von den UND-Gliedern 191 und 192. Die Bedingung besteht darin, dass es sich um einen Schreibbefehl handeln muss und die Geräteadresse übereinstimmt und eine Gerätewahl anzeigt und dass die spezielle Gerätesteuereinheit gegenwärtig nicht in eine Zykluszuordnungsübertragung verwickelt ist.

\

13

620 778

Ein Inverter 193 und ein UND-Glied 194 empfangen die Bitposition 15 der EA-Datensammelleitung 50, die in die Sperrschaltung 160 eingegeben wird, die oben im Zusammenhang mit Fig. 18 als I-Bit oder Unterbrechungseinschaltbilt für die Peripheriegeräte-Steuereinheit erwähnt wurde. Der Trigger 5 160 wird zuerst durch das ODER-Glied 195 zurückgestellt und dann auf binär 1 oder 0 des Datensammelleitungsbit 15. Das ODER-Glied 195 empfängt auch einen Eingang, der das I-Bit aufgrung einer Anlage- oder Stromeinschaltungsrückstellung von der Schnittstellensammelleitung 35 zurückstellt. io

Das vorher schon im Zusammenhang mit Fig. 20 gezeigt und empfängt den Zustand des I-Bit und das Unterbrechungs-anforderungssignal 161, das von der in Fig. 19 gezeigten Schaltung erzeugt wurde. Bei Fehlen eines Signales auf der Blockan-forderungseingangssammelleitung, das an die UND-Glieder 15 197 und 198 angelegt wird, von denen jedes den Komplementärwert des Stufenregisterbits 0 empfängt, erregt ein Dekodierer 199 die Eingangssammelleitung 61 für Unterbrechungsanforderung entsprechend der in die Polaritätshaltekreise 180 bis 183 eingegebenen Prioritätsstufe. Der Decodierer 199 wird durch 20 Weitergabe des Bits 0 erregt. Das Signal auf der Leitung 196 zeigt an, dass die Anforderungseingangssammelleitung abgeschaltet oder geblockt werden sollte und wird empfangen von der in Fig. 21 gezeigten Schaltung. Es zeigt an, dass die Periphe-riegeräte-Steuereinheit 34 einen Aufruf aufgrund einer Unter- 25 brechungsanforderung oder eine Bedienungsleitung aufgrund einer Zykluszuordnungsanforderung aufgenommen hat.

Wenn diese beiden Signale fehlen, um die Erregung der Anforderungseingangssammelleitung 61 zu blockieren, gibt diese eine fortgesetzte Unterbrechungsanforderung auf einer 30 bestimmten zugeordneten Stufe wieder. Da ein Vorbereitungsbefehl und ein Datenimpuls durch eine Peripheriegeräte-Steuereinheit vollständig unter der Steuerung von Programmen im Prozessor 30 empfangen werden können, kann der Inhalt der Polaritätshalteschaltungen 180 bis 183 jederzeit modifiziert 35 werden. Sollte das UND-Glied 162 durch eine frühere Unterbrechungsanforderung erregt sein und ein früherer Aufruf oder eine Bedienungsleitung nicht aufgenommen sein, bleibt der Dekodierer 199 erregt und wird sofort nach einer neuen Kodierung der in die Polaritätshaltekreise 180 bis 183 eingegebenen 40 Prioritätsstufe verändert.

Fig. 20 zeigt die Exklusiv-ODER-Kreise 200 bis 203, die eine Übereinstimmung zwischen den Bits des Prioritätsstufenregisters 159 und den Bits der Aufrufbezeichnungssammelschiene

62 anzeigen, mit der in der Fig. 21 gezeigten Logik ein Aufrufsi- 45 gnal aufgenommen wird.

Die Fign. 21A und 21B gehören gemäss Fig. 21 zusammengelegt und zeigen die Logik der Kanalschnittstelle 46 einer Peripheriegeräte-Steuereinheit 34, die vom Empfang der Aufrufsignale 63 und 64 betroffen ist und die Bits der Aufrufbezeichnungssammelleitung 62 mit dem Inhalt des Stufenregister 159 vergleicht. Diese Logik soll die Aufrufsignale 63, 64 aufnehmen und hinterher das Aufrufrücksignal 65 erzeugen oder das Aufrufsignal an weitere Steuereinheiten 34 von Peripheriegeräten weiterleiten.

In Fig. 21A ist noch einmal das UND-Glied 117 der Fig. 14 gezeigt, das am ersten und zweiten Eingang die Aufrufsignale

63 und 64 empfängt und daraufhin ein internes Aufrufsignal auf der Leitung 118 erzeugt. Dieses interne Aufrufsignal auf der 60 Leitung 11 wird an das bistabile Polaritätshalteglied 204 angelegt, mit dessen stabilem Zustand der Wirkungsgrad der UND-Glieder 205 und 206 gesteuert wird, die beide das interne Aufrufsignal auf der Leitung 118 empfangen. Abhängig vom Zustand der Schaltung 204 erzeugt das UND-Glied 205 das m Aufrufweiterleitungssignal 63 für die Steuereinheit nachfolgender Peripheriegeräte oder das UND-Glied 206 erzeugt das Aufrufrücksignal 65 und zeigt der internen Logik der Periphe50

55

riegeräte-Steuereinheit durch Einschalten der Verriegelung 207 an, dass der Aufruf aufgenommen wurde.

Die Stellung der Polaritätshalteschaltung 204, die anzuzeigen ist aufgrund des internen Aufrufsignals 118, wird durch ein UND-Glied 208 gesteuert, das auf die Stellung der Polaritätshalteschaltungen 209 und 210 anspricht. Wenn ein effektiver Ausgang vom ODER-Glied 211 fehlt, wodurch angezeigt wird, dass kein Aufruf oder eine Bedienungsleitung aufgenommen wurde, werden die UND-Glieder 212 und 213 eingeschaltet. Das UND-Glied 212 spricht auf ein Zykluszuordnungsanforde-rungssignal auf der Leitung 214 von einem Trigger in einer anderen Logikschaltung der Kanalschnittstellenlogik an, die durch Mikroprozessor eingeschaltet wird, um die Polaritätshalteschaltung 209 zu armieren. Aufgrund eines Signales auf der Leitung 215 vom UND-Glied 162 in Fig. 20 wird in gleicher Weise das UND-Glied 213 eingeschaltet, um die Polaritätshalteschaltung 201 vorzubereiten. Die auf der Leitung 214 angezeigte Forderung nach einer Zykluszuordnungsübertragung erregt auch Bit 16 der Anforderungseingangssammelleitung 61, die an die EA-Steuerlogik 32 geht. Die EA-Steuerlogik 32 reagiert auf die Zykluszuordnungsanforderung durch Erregung der Aufrufbezeichnungssammelleitung 62 mit einer bestimmten Code-Kombination. Diese Code-Kombination wird durch ein UND-Glied 216 erkannt, das auf den binären Einerzustand der Aufrufbezeichnungssammelleitung 62 in den Bitpositionen 0,3 und 4 reagiert. Die Grundanzeige einer Zykluszuordnungsauf -rufbezeichnung ist die Bitposition 0 der Aufrufbezeichnungssammelleitung 62, die auf binär 1 stehen muss. Wenn die Bitposition 0 der Aufrufbezeichnungssammelleitung 62 auf binär 0 steht, werden die übrigen Bitpositionen dekodiert, um eine bestimmte Prioritätsstufe anzuzeigen.

Wenn das UND-Glied 216 eingeschaltet wird, weil auf der Aufrufbezeichnungssammelleitung 62 ein Zykluszuordnungsaufruf angezeigt wird, wird die Polaritätshalteschaltung 209 wirksam gemacht durch ein Signal auf der Leitung 217, um das Vorhandensein einer Zykluszuordnungsanforderung auf der Leitung 214 zusammen mit der Erkennung eines Aufrufes für Zykluszuordnungsoperationen anzuzeigen.

Die Polaritätshalteschaltung 210 wird geschaltet durch ein Signal auf der Leitung 218, wenn das UND-Glied 219 wirksam gemacht ist. Das UND-Glied 219 wird wirksam gemacht beim Vorhandensein einer binären 0 in der Bitposition 0 der Aufruf -bezeichnungssammelleitung 62 und eines Ausgangs vom UND-Glied 220, das die Ausgänge der Exklusiv-ODER-Glieder 200 bis 203 der Fig. 20 empfängt und wirksam gemacht wird, wenn der Code auf der Aufrufbezeichnungssammelleitung 62 gleich ist der im Prioritätsstufenregister 159 der Fig. 18 angezeigten Prioritätsstufe.

Ein grösserer Teil der Fig. 21 zeigt daher eine Aufrufempfangseinrichtung , die entweder ein empfangenes Aufrufsignal an die Steuereinheiten nachfolgender Peripheriegeräte weiterleitet oder den Aufruf aufnimmt durch Sperren der Sperrschaltung 207, wenn eine Zykluszuordnungsanforderung gemacht wurde und die Aufrufbezeichnungssammelleitung einen Aufruf für eine Zykluszuordnungsanforderung anzeigt oder eine Unterbrechungsanforderung gemacht wurde und der Code auf der Aufrufbezeichnungssammelleitung 62 gleich der Prioritätsunterbrechungsstufe derjenigen Peripheriegeräte-Steuereinheit ist, die das Aufrufsignal empfängt.

Das Aufrufsignal der Sperrschaltung 207 sperrt am ODER-Glied 211 die Anforderungseingangssammelleitung durch ein Signal 196. Das Aufrufaufnahmesignal von der Sperrschaltung 207 bereitet eine Polaritätshalteschaltung 221 vor, die hinterher auf ein Einschaltsignal vom ODER-Glied 222 aufgrund des Empfanges eines Datenimpulses 54 oder einer Bedienungsleitung 55 reagiert.

Das Signal 223 vom ODER-Glied 222 stellt auch am UND-Glied 224 über ein ODER-Glied 225 die Aufrufaufnahme

620 778

14

sperre 207 zurück. Der Empfang des Signales 223 vom ODER-Glied 222 durch die Polaritätshalteschaltung 221 lässt diese das Bedienungsleitrücksignal 56 für die EA-Steuerlogik 32 erregen.

Die Polaritätshalteschaltung 221 liefert ein Signal 226, das die Bedienungsleitaufnahme anzeigt und in der früher in Fig. 20 ? gezeigten Logikschaltung verwendet wird. Ausserdem erzeugt das Signal über einer Reihe von Invertern, von denen jeder eine Verzögerung bringt, ein Signal 228 mit der Beziehung verzögerte Bedienungsleitung. Bis die Polaritätshalteschaltung 221 durch den Inverter 229 zurückgestellt wird, hält ein Signal auf m der Leitung 230 am ODER-Glied 211 das Signal 196 und sperrt so die Erregung der richtigen Signalleitung auf der Anforderungseingangssammelleitung 61.

Ein UND-Glied 231 liefert ein Signal auf die Leitung 232, um den vorher eingeschalteten Zykluszuordnungsanforderungs- 15 trigger zurückzustellen, der dem Mikroprozessor bei Abfrage schliesslich anzeigt, dass die vorher angeforderte Zykluszuordnungsübertragung honoriert wurde und ein weiterer nachfolgender Zyklus eingeleitet werden kann. Ein Signal auf der Leitung 233 von der Dekodierung einer bestimmten Mikropro- 20 zessorinstruktion stellt daher die Polaritätshaltekreise 204,209 und 210 zurück, um weitere Auf rufoperationen vorzubereiten.

Die ODER-Glieder 234 und 235 empfangen Schnittstellensignale, die Halt-EA 365, Systemrückstellung 68 oder Stromeinschaltrückstellung 67 anzeigen, um Rückstellsignale für die 25 Logik der Steuereinheit 34 des Peripheriegerätes zu liefern einschliesslich eines Signales auf der Leitung 236, das am ODER-Glied 195 der Fig. 20 das I-Bit der Peripheriegeräte-Steuereinheit 34 zurückstellt und weitere Unterbrechungsanforderungen verhindert. 30

In den Fign. 19,20 und 21 wurde also die Logik der Steuereinheit 34 von Peripheriegeräten im einzelnen dargestellt. Diese Logik spricht auf einen Aufruf an, entweder für Datenübertragungen in der Zykluszuordnung oder für die Unterbrechungsverarbeitung. Ausserdem wurde die Logik in 35 einer Peripheriegeräte-Steuereinheit gezeigt, die unabhängig von einer für die direkte Programmsteuerung der Datenübertragung benutzten Schnittstellensammelleitung funktionieren kann. Weiterhin wurde das Konzept der Schnittstellensammelleitung gezeigt, in dem die Logik einer Peripheriegeräte-Steuer-40 einheit in Wechselwirkung mit Information auf der Schnittstellensammelleitung treten kann, um die Prioritätsunterbrechungsstufe des Gerätes zu ändern, unabhängig von anderen Operationen, die auf der Schnittstellensammelleitung ablaufen können oder von Operationen, die aufgrund früherer anders ange- 45 schlossener gerätgerichteter Befehle eingeleitet wurden.

EA-Steuerlogik

In den Fign. 22 bis 26 sind weitere Einzelheiten der EA-Steuerlogik 32 gezeigt.

In einem Prozessor 30, der auf vier verschiedenen Prioritätsstufen arbeiten kann, stellt die in den Fign. 22A und 22B gezeigte Logikschaltung fest, wenn eine Unterbrechungsanforderung auf der Anforderungseingangssammelleitung 61 eine Anforderung auf einer höheren oder niedrigeren als der gegen- 55 wärtig im Prozessor 30 wirksamen Prioritätsstufe bezeichnet.

Die laufende Arbeitsstufe des Prozessors 30 wird bezeichnet auf der Prozessorsammelleitung 72 in den Bitpositionen 14 und 15 und wird in die Sperrschaltungen 237 und 238 durch ein programmgesteuertes Signal auf der Leitung 239 geleitet. Das 60 Programm kann die laufende Stufe für andere Zwecke abfragen durch Erregen einer Leitung 240 zur Abfrage der UND-Glieder 241 und 242 für die Präsentation an die Bitpositionen 14 und 15 der Prozessorsammelleitung 72.

f>5

Die laufende Arbeitsstufe ist eine kodierte Darstellung in den Sperrschaltungen 237 und 238 und wird durch UND-Glieder eines Dekodierers 243 dekodiert, um eine der vier

50

Ausgangsleitungen des Dekodierers 243 zu erregen und die laufende Arbeitsstufe zu identifizieren.

Die in Fig. 4 gezeigte Unterbrechungslogik 69 enthält die UND-Glieder 244 bis 247, deren Ausgänge in die zugehörigen Sperrschaltungen 248 bis 251 aufgrund eines vom Prozessor gesteuerten Signales auf der Leitung 252 geleitet werden, das anzeigt, dass eine Prioritätsunterbrechungsanforderung zu diesem Zeitpunkt abgefragt werden kann. Nur eines der UND-Glieder 244 bis 247 setzt eine binäre 1 in die zugehörigen Sperrschaltungen 248 bis 251 zum Zeitpunkt des Taktsignales 252, abhängig vom Ausgang des Dekodierers 143 und dem erregten oder nicht erregten Zustand der Bits 0 bis 3 der Anforderungseingangssammelleitung 61. Die Stufenausgänge 253 bis 256 zeigen der EA-Steuerlogik 32 an, welche Unterbrechungsstufe aufzurufen ist. Die aufzurufende Stufe kann die in der Sperrschaltungen 237 und 238 gespeicherten laufende Stufe sein oder, wenn die Anforderungseingangsleitung mit einer Anforderung einer höheren Stufe erregt wird, der Ausgang der Sperrschaltungen 248 bis 251, der den Unterbrechungs- und Aufrufbedarf für die höhere angeforderte Stufe anzeigt.

Ein aus den Sperrschaltungen 257 bis 260 bestehendes Maskenregister kann von den Bitpositionen 12 bis 15 der Prozessorsammelleitung 72 auf binär 0 bis 1 gesetzt werden aufgrund eines vom Prozessor erzeugten Signales auf der Leitung 261. Der Inhalt der Maskensperrschaltungen 257 bis 260 kann über zugehörige UND-Glieder durch ein vom Prozessor erzeugtes Signal auf der Leitung 262 angefragt werden, um auf der Prozessorsammelleitung 72 an den Prozessor gegeben zu werden. Durch die Maskensperrschaltungen 257 bis 260 soll über zugehörige Treiber, die an die Anforderungseingangssammelleitung 61 angeschlossen sind, jedes Anforderungssignal auf der zugehörigen Leitung der Anforderungseingangssammelleitung 61 negiert werden. Unter Steuerung eines Prozessorprogram-mes kann somit jede Unterbrechungsanforderung auf einer bestimmten Stufe von einem EA-Gerät unwirksam gemacht werden.

Viele Prozessoren haben die Möglichkeit, alle EA-Unter-brecnungen zu maskieren. Hier ist im einzelnen eine Maske von Unterbrechungen auf bestimmte Stufen gezeigt und die obige Besprechung der Steuereinheit 34 der Peripheriegeräte hat eine dritte Maskierungsstufe in Form des mit einem Vorbereitungsbefehl übertragenen I-Bit gezeigt.

Die Aufrufreihenfolgesteuerung 75 der Fig. 4 ist im einzelnen in den Fign. 23 A und 23 B gezeigt, die nach dem Schema in Fig. 23 zusammenzulegen sind. Zu einem bestimmten Zeitpunkt in der Reihenfolge des Prozessors 30 dekodiert der Festwertsteuerspeicher eine Mikroinstruktion, die anzeigt, dass eine Unterbrechungsanforderung angenommen werden sollte, und ein entsprechendes Signal auf eine Leitung 263 gibt. Das Signal auf dieser Leitung 263 geht in die Sperrschaltung 264, wodurch der Ausgang des Kodierers 265 in ein Paar Sperrschaltungen 266 und 267 eingegeben wird. Der Inhalt der Verriegelungen 266 und 267 ist der binärkodierte Wert der Einerstufen-Signal-leitung 253 bis 256, erregt von der Unterbrechungsprioritätsbe-stimmungslogik der Fig. 22 B.

Die Ausgabe der Verriegelung 264 auf der Signalleitung 268 wird als ein Eingang an die Konfliktlöseschaltung 269 angelegt. Unabhängig von der Bestimmung des Prozessors 30 zur Anerkennung einer Unterbrechungsanforderung ampfängt die Konfliktlogik 269 jede Zykluszuordnungsanforderung auf der Anforderungseingangssammelleitung 61 Bitposition 16.

Das Aufrufsignal 63 wird durch die Einschaltbedingung einer Aufrufkennzeichensperrschaltung 270 erzeugt. Wenn diese nicht gesperrt ist und daher das Aufrufsignal 63 nicht erzeugt, schalten die UND-Glieder 271 und 273 die Konfliktlöselogik 269, eine Unterbrechungs-Vorzyklussperre 273 und eine Zykluszuordnungs-Vorzyklussperre 274 ein. Wenn die

15

620 778

Sperrschaltung 270 nicht aktiv ist, wird die entsprechende Vor-zyklussperre 273 oder 274, entsprechend der Konfliktlöselogik 269 eingeschaltet, und verhindert, dass eine weitere Änderung in der Konfliktlöselogik 269 erfolgt.

Ein ODER-Glied 275 wird wirksam geschaltet, entweder ? durch einen Unterbrechungsvorzyklus oder durch einen Zyklus-zuordnungsvorzyklus und liefert einen Eingang an das UND-Glied 276, dessen anderer Eingang der abgeschaltete Zustand eines Triggers 277 ist, der entweder durch ein Aufrufrücksignal 65 oder durch ein Stossrücksignal 60 durch ein ODER-Glied m 278 eingeschaltet wird.

Wenn das UND-Glied 276 wirksam gemacht wird, sperrt das Ausgangssignal eine Aufrufstartsperre 279, die nach geeigneter Verzögerung die Aufrufkennzeichensperrschaltung 270 einstellt, um die Erzeugung des Aufrufsignales 63 zu beginnen. 15

Bevor die Ausgabe des Verzögerungskreises 280 am Aufrufkennzeichentrigger 270 wirksam wird, ist die Information auf der Aufrufbezeichnungssammelleitung 62 erregt worden, entsprechend der Ausgabe eines Kodierers 281. Der Kodierer 281 empfängt Eingänge vom kodierten Wert der in den Sperrschal- 20 tungen 266 und 267 registrierten Unterbrechungsstufe und ein Signal auf der Leitung 282, wenn der Aufruf für einen Zuordnungszyklus erfolgen soll. Wie oben schon gesagt, ist die Zykluszuordnungsaufrufidentifikation auf der Sammelleitung 62 ein vorgegebener Code, der durch den Kodierer 281 erzeugt 25 wird, wenn ein Zykluszuordnungsaufruf stattfindet. Andererseits liefert der Kodierer 281 einen kodierten Ausgang auf die Aufrufidentifizierungssammelleitung 62, der zu dem jeweils erregten Unterbrechungstufensignal 253 bis 256 gehört, wenn ein Unterbrechungszyklus verlangt wird. 30

Nimmt man an, dass das Bedienungsrücksignal 56 von einer vorhergehenden Operation abgefallen ist und die Riegel nicht vorher gesperrt wurden, so wird entweder die Sperre 283 oder die Sperre 284 eingestellt, abhängig davon, ob die Unterbre-chungsvorzyklussperre 273 oder die Zykluszuordnungs-Vor- 35 zyklussperre 274 früher eingestellt wurde. Das Signal auf der Leitung 285 oder auf der Leitung 286 wird erzeugt, für die weitere Logik, der EA-Steuerlogik. Die Ausgabe des ODER-Gliedes 287 auf der Leitung 288 wird ebenfalls erzeugt, um eine Anforderung an die Schnittstellenleitsteuerung 76 der Fig. 4 40 einzuleiten, die Bedienungsleitung 55 für die Steuereinheiten 34 der Peripherigeräte zu erzeugen und so den Rest einer Schnittstellenfolge zur Behandlung entweder einer Zykluszuordnung oder einer Unterbrechungsanforderung zu steuern.

Wenn das Aufrufrücksignal 65 öder das Stossrücksignal 60 45 am ODER-Glied 278 empfangen werden, wird der Trigger 277 eingeschaltet. Dadurch wird das ODER-Glied 289 wirksam gemacht und die Aufruf kennzeichensperre 270 zurückgestellt. Durch die Rückstellung und das Verschwinden des Aufrufrücksignals oder des Stossrücksignals wird das UND-Glied 290 den 50 Trigger zurückstellen.

Die Schnittstellenprüfsteuerung 81 der Fig. 4 enthält Einrichtungen, um die Einleitung einer Aufruffolge zu signalisieren, die nach einer bestimmten Zeit nicht richtig abgeschlossen ist. Ein ODER-Glied 291 erzeugt ein Signal auf der Leitung 55 292, das eine Aufrufzeitsperre einschatet. Ein Eingang kommt von der Sperrschaltung 279, eingeschaltet über das UND-Glied 276, und zeigt den Anfang einer Aufruffolge an. Ein anderer Eingang zum ODER-Glied 291 kommt von der Aufruf kennzeichensperre 270, die im zurückgestellten Zustand wiederum die 60 entsprechenden Teile der Aufrufzeitsperre einschaltet. Ein dritter Eingang zum ODER-Glied 291 zeigt an, dass das Aufruf-rücksignal 65 ungewöhnlich langi aktiv bleibt. Das Stossrücksignal 60, welches anzeigt, dass ein Peripheriegerät die Schnittstelle längere Zeit für mehrere Datenübertragungen belegt hat, 65 trägt nicht zu den Einschaltungen 292 für die Zeitsperre bei, da eine Zykluszuordnung für Stossbetrieb für eine unbegrenzte Zeitspanne aktiv sein kann.

Die Einschaltung entweder der Unterbrechungszyklussperre 283 oder der Zykluszuordnungssperre 284 erfolgt über das ODER-Glied 287 und die Einschaltung eines Triggers 293. Ein UND-Glied 294 stellt die Vorzyklussperren 273 oder 274 zurück, wenn das Rücksignal 60 fehlt. Andererseits werden bei einer Zykluszuordnungsübertragung im Stossbereich die Vor-sperrschaltungen 273 und 274 nicht zurückgestellt, um auf weitere Anforderungen antworten zu können.

Ein UND-Glied 295 wird wirksam gemacht, wenn das Bedienungsleitrücksignal 56 empfangen wird und der das Bedienungsleitsignal 55 erzeugende Trigger abgeschaltet wird, um die Annahme des Bedienungsleitsignals durch ein Peripheriegerät anzuzeigen und den Abschluss des Zyklus einzuleiten. Dadurch wird dann die Unterbrechungszyklussperre 283 und Zykluszuordnungssperre 284 zurückgestellt.

Die Fign. 24A, 24B und 25 zeigen weitere logische Einzelheiten der Schnittstellenleitsteuerung 76 der Fig. 4. Die Konfliktslogik 296 liefert die zum Auflösen einer Verbindung zwischen dem Bedienungsleitanforderungssignal 288 von Fig. 23, das anzeigt, dass die Schnittstellensammelleitung 35 für die Zykluszuordnung und die Unterbrechungsverarbeitung benutzt werden muss, und dem OIO-Signal 77 vom Prozessor 30 erforderliche Steuerung. Wenn diese Verknüpfung einmal gelöst ist, gibt die Logikschaltung ein Ausgangssignal entweder an die Bedienungsleiteinschaltsperre 297 oder an die OIO-Einschalt-sperre 298. Wenn angenommen wird, dass die Sperrschaltung 297 eingestellt ist, so wird ein Signal an den Bedienungsleittrigger 299 als Takteingang gegeben. Das Einschalten dieses Triggers wird an die Schnittstelle 35 als Bedienungsleitkennzeichen 55 und an ein UND-Glied 300 als bedingter Eingang einer Unterbrechungseinsperre 301 gegeben, zusammen mit dem Unterbrechungszyklus 285 und dem OIO-Rückstellsignal 89 vom Prozessor 30. Der Bedienungsleittrigger 299 bildet einen Eingang zum ODER-Glied 302, das auch Eingänge von der OIO-Einschaltsperre 298 und der Bedienungsrückleitung 56 über das UND-Glied 305 auf der Leitung 306 empfängt, um ein Einschaltsignal 303 für die Torzeitschaltung der Fehlersteuerung zu erzeugen. Wenn das Bedienungsleitsignal 55 einmal an die Schnittstelle gegeben ist, befindet sich der Bedienungsleittrigger 299 im Wartezustand, in dem er auf die Ankunft des Bedienungsrückleitsignals 56 wartet.

Der Rückleittrigger 304 erkennt ein Bedienungsrückleitsi-gnal 56 oder ein Adressrückleitsignal 52. Der Rückkehrtrigger 304 ist logisch so gebaut, dass sowohl das Adressrückleitsignal 52 als auch das Bedienungsrückleitsignal 56 inaktiv sein müssen, und dann muss einer der beiden Signale ankommen. Dadurch wird sichergestellt, dass keines der Signale permanent an der Schnittstelle aktiv ist und eine Fehlersituation anzeigt. Das führt zu einem Zeitschaltungsfehler, weil das Bedienungsrückleitsignal 56 nicht erkannt wird. Der Bedienungsleittrigger 299 würde niemals zurückgestellt und daher würde das Torzei-tenschaltsignal 303 aktiv bleiben bis zum Zeitpunkt einer Fehleranzeige, an dem die Maschinenprüfbedingung im Prozessor 30 eingeschaltet wird.

Wenn das Bedienungsrücksignal 56 auf logisch 1 geht, wird der Rückkehrtrigger 304 eingeschaltet. Das Signal 56 und die Ausgabe des Triggers 304 werden an ein UND-Glied 305 angelegt, das ein internes Bedienungsrücksignal 306 erzeugt, das wiederum als ein Eingang an das ODER-Glied 302 angelegt wird und der Torzeitschaltung auf der Leitung 303 den Empfang des Bedienungsrücksignals 56 anzeigt. Die Ausgabe des Rückkehrtriggers 304 wird als ein Eingang an eine Verzögerungseinheit 307 angelegt, mit deren Ausgang die Leitverzöge-rungssperre 308 verriegelt wird.

Die Ausgabe des Rückkehrtriggers 304 und das Fehlen einer Ausgabe von der Verzögerungseinheit 307 lassen das UND-Glied 309 ein Signal 310 erzeugen, um die Information

«

620 778

16

auf der Bedingungscode-Eingangssammelleitung 53 in die in Fig. 4 gezeigten Bedingungscode-Sperrschaltungen 78 zu leiten. Wenn die Leitverzögerungssperre 308 eingestellt ist, liefert sie einen Takt an einen Zykluszuordnungs-Speicheranforderungs-trigger 311. Der Speicheranforderungstrigger 311 liefert eine 5 Ausgabe 312, die eine Zykluszuordnungspeicheranforderung ist, an die Speichereinheit 31. Der Trigger 311 wird durch ein Signal von der Speichereinheit 31 auf der Leitung 313 zurückgestellt, das das Ende der Speicherfolge für die Zykluszuordnungsoperation anzeigt. n,

Der invertierte Ausgang der Sperrschaltung 308 und der Ausgang des Bedienungsleittriggers 299 werden an ein UND-Glied 314 angelegt, das den Inhalt der EA-Adressammelleitung

49 in das SAR 110 der Fig. 6 leitet. Dieser Vorgang läuft in einer Folge für eine Unterbrechung und für eine Zykluszuord- 15 nungsoperation ab. Die Ausgabe des UND-Gliedes 314 wird auch an ein ODER-Glied 315 angelegt, das leitende Information im SDR 94 der Fig. 5 steuert. Der andere Eingang zum ODER-Glied 315 kommt vom UND-Glied 316, das einen Datenimpuls 317 von der Speichersteuerung, das Zykluszuord- 20 nungssignal 286 und den binären Zustand der Ausgabe/Eingabe-Anzeige 57 von der Schnittstelle empfängt.

Das Zykluszuordnungssignal 286 und eine binäre Eineranzeige auf dem Ausgabe/Eingabe-Anzeiger 57 veranlassen das UND-Glied 318 zur Aktivierung des Schnittstellentores C 103 25 der Fig. 5, um die Daten im SDR 94 auf die EA-Datensammel-leitung 50 zu leiten. Das UND-Glied 319 schaltet ein, wenn der Ausgabe/Eingabe-Anzeiger 57 auf binär 0 steht, und erzeugt ein Signal auf der Leitung 320, das eine Zykluszuordnungs-Schreibdatenübertragung bezeichnet. Das invertierte Signal auf 30 der Leitung 320 erzeugt ein Signal auf der Leitung 321, um der Speichereinheit 31 eine Zykluszuordnungsleseoperation anzuzeigen. Die Ausgabe des UND-Gliedes 319 wird auch an ein ODER-Glied 322 gegeben, das das Schnittstellentor B 104 der Fig. 5 einschaltet, um Daten auf der EA-Datensammelleitung 35

50 in das SDR 94 einzugeben.

Die anderen Eingänge zum ODER-Glied 322 sind ein Signal auf der Unterbrechungszyklusleitung 285 und die Ausgabe eines UND-Gliedes 323, das eine Anzeige auf der Leitung 324 einer OIO-Lesedekodierung vom Befehlsdekodierer emp- 40 fing und die Ausgabe der OIO-Einschaltsperrschaltung 298. Das Zykluszuordnungssignal 286 wird ebenfalls an das UND-Glied 325 zusammen mit dem binären Zustand des Wort/Byte-Anzeigers 58 angelegt, um der Speichereinheit 31 durch ein Signal auf der Leitung 326 anzuzeigen, ob der Speicher in einem 45 Zyklus für eine Byte-Übertragung oder die Übertragung eines vollen Wortes betrieben wird.

Wenn die Zykluszuordnungsspeicheranforderung 312 erzeugt wurde, wartet die EA-Steuerlogik 32 auf eine Anzeige von der Speichereinheit 31, dass die Folge beendet ist. Diese 50 Anzeige für die EA-Steuerlogik 32 geschieht durch Aktivierung der Signalrückstelleitung für die Zykluszuordnungsspeicheran-forderung 313, wodurch die Zykluszuordnungsendsperre 327 eingestellt wird. Diese wird wieder zurückgestellt, wenn der Bedienungsleittrigger 299 zurückgestellt wird. 55

Die Unterbrechungsperre 301 und die Zykluszuordnungsendsperre 327 liefern Eingänge an das ODER-Glied 328, dessen Ausgang an ein UND-Glied 329 angelegt wird zusammen mit dem Ausgang des Rückkehrtriggers 304, um den Bedienungsleittrigger 299 zurückzustellen. Der Ausgang des ODER- W) Gliedes 328 wird auch an ein ODER-Glied 330 gegeben, das einen Ausgang an einen Pulsgenerator 331 liefert, der den Datenimpuls 54 erzeugt, der an ein ODER-Glied 332 zusammen mit dem internen Bedienungsrücksignal 306 angelegt wird, um einen Eingang für das ODER-Glied 333 zu bilden, das das 65 Bedienungsleitsignal 55 erzeugt, das an die Schnittstelle 35 gegeben wird. Der andere Eingang zum ODER-Glied 333 ist der Bedienungsleittrigger 299. Wenn das Zykluszuordnungs-

Speicheranforderungsrückstellsignal 313 an der EA-Steuerlogik vom Speicher ankommt, wird der Datenimpuls 54 erzeugt und der Bedienungsleittrigger 299 zurückgestellt. Das Bedienungsleitsignal 55 bleibt jedoch aktiv, bis der Datenimpuls 54 abfällt. Der Datenimpuls 54 und der Bedienungsleitimpuls 55 fallen gleichzeitig ab und zeigen der Peripheriegeräte-Steuereinheit 34 an, dass sie jetzt ihr Bedienungsrückleitsignal 56 fallenlassen kann.

Wenn der Datenimpuls 54 und der Bedienungsleitimpuls 55 abgeschaltet wurden, wartet die EA-Steuerlogik 32 wieder darauf, dass die Peripheriegeräte-Steuereinheit 34 ihr Bedienungsrückleitsignal 56 fallen lässt. Wenn das geschieht, wird die EA-Steuerlogik in den Normalzustand zurückgeführt und wartet auf die nächste Ausgabe der Konfliktlöselogik 296, um eine Signalfolge zu starten.

Wenn die Konfliktlöselogik 296 auf ein Dekodiersignal einer OIO-Instruktion auf der Leitung 77 reagiert und die OIO-Einschaltsperre 298 einstellt, wird die Bitposition 16 der Adresssammelleitung 49 erregt und liefert die erste Wahl aller Peripheriegeräte-Steuereinheiten 34 auf die EA-Sammelleitung 35.

Ausserdem wird ein Starttrigger 334 geschaltet, der nach einer bestimmten Verzögerung eine Adressleitsperre 335 einstellt. Die Sperrschaltung 335 leitet das Adressleitsignal 51 bei Fehlen einer Dekodierung einer Halt-IO-Instruktion ein, angezeigt auf der Leitung 88 am UND-Glied 336. Die Adressleitsperre 335 wird zurückgestellt, wenn ein ODER-Glied 337 entweder durch den Datenimpuls 54 oder die Ausgabe eines UND-Gliedes 338 wirksam gemacht wird. Ein Verzögerungskreis 339 schaltet das UND-Glied 338 ein, wenn der Rückkehrtrigger 304 das Adressrückleitsignal 52 empfangen hat, um so die Adressleitsperre 335 zurückzustellen.

Als Antwort auf eine OIO-Instruktion muss eine Anzahl von Leitungssignalen an den Prozessor 30 gegeben werden gemäss Darstellung in Fign. 5 und 6, um die Information im IDCB an die EA-Adressammelleitung 49 und die EA-Daten-sammelleitung 50 zu übertragen. Die Fig. 24B zeigt daher eine Anzahl von an verschiedene Register im Prozessor 30 zu diesem Zweck führenden Signalleitungen.

Fig. 25 zeigt die logische Schaltung zur Erregung verschiedener Bitpositionen in der Zykluszuordnungsstatussammellei-tung 59. Die Zykluszuordnungsstatusinformation wird an die Peripheriegeräte-Steuereinheiten 34 während der Zykluszuordnungsoperationen gegeben, die auf die Leitung 286 angezeigt sind. Das Signal auf der Leitung 286 schaltet eine Reihe von Sperrschaltungen 340 bis 343 ein, die jeweils zu einer Bitposition derZykluszuordnungsstatussammelleitung 59 gehören. Wenn durch die Speichereinheit 31 Fehler erkannt werden, beispielsweise eine ungültige Speicheradresse 334, ein Speicherparitätsfehler 345 oder eine Speicherschutzprüfung 346 vor demZykluszuordnungs-Speicheranforderungsrückstellsignal 313 in Fig. 24, werden die entsprechenden Leitungen aktiviert und in den Statussammelleitungssperren 340 bis 343 registriert, um auf der Zykluszuordnungsstatussammelleitung 59 an die Schnittstelle gegeben zu werden. Wenn die EA-Steuerlogik, 32 einen Paritätsfehler auf einem Eingabezyklus für die Speichereinheit 31 erkannt hat, wird die Bitposition 3 erregt und diese Statussammelleitungsbedingung würde einen Lesezyklus für die Speichereinheit 31 erzwingen.

Der Reihenfolge-Zeitgeberprüfteil der Schnittstellenprüf-steuerung 81 der Fig. 4 ist im einzelnen in Fig. 26 gezeigt. Jeder der beiden Zeitgeber 347 und 348 ist eine binäre Teilerkette. Wenn das entsprechende Einschaltsignal nicht aktiv ist, wird die Kette zurückgestellt gehalten und die Erhöhung ist abgeschaltet. Wenn ein Einschaltsignal aktiv wird, darf der Teiler zählen. Die Zeitgeber dürfen aufgrund eines Taktsignals zählen und ein an diese angeschlossener Dekodierer erkennt die Akkumulation einer vorgegebenen Anzahl von Zahlen und setzt eine EA-

17

620 778

Prüfbedingung auf die Leitung 83, die dann in dem Programmstatuswort des Prozessors 30 gespeichert wird. Sollte das Einschaltsignal für den Zeitgeber in den inaktiven Zustand zurückkehren, bevor die vorgegebene Zeit abgelaufen ist, wird der Zeitgeber ohne Signalanzeige der Fehlerbedingung zurückgestellt. Der Zeitgeber 347 prüft die richtige Zeitgebung der Aufrufreihenfolge und der Zeitgeber 348 fühlt die richtige Zeitgebung des Bedienungsleitsignals und des Adressleitsignals ab.

Ein UND-Glied 349 liefert eine Prüfung auf Paritätsfehler während der Unterbrechungszyklen und ein UND-Glied 350 liefert eine Prüfung oder Fehleranzeige, wenn sowohl Adress-leitsignal als auch Bedienungsleitsignal erzeugt wurden.

Reststatusberichterstattung

Fig. 27 zeigt eine weitere Darstellung der Arbeitsweise der vorliegenden Erfindung bei Zykluszuordnungsoperationen, in denen die Verkettung von DCB's verlangt wird und Statusinformation aufzuzeichnen ist, ohne den Prozessor 30 zu unterbrechen. Die Menge der unter der Steuerung eines DCB zu übertragenden Daten wird angegeben im Zahlenfeld in Bytes. Eine Fehlerbedingung kann auftreten, wenn die Daten, die ein Gerät zu übertragen hat, nicht mit der Zahl übereinstimmen. Dieser Fehler wird falscher Längenbericht (ILR) genannt.

Bei bestimmten Geräten, wie beispielsweise Leitungen für die Datenfernverarbeitung, treten ILR häufig auf. Das im Prozessor 30 enthaltene Programm, das ein solches Gerät steuert,-muss bestimmte Informationen über die Übertragung haben, beispielsweise wieviel Daten übertragen wurden. Diese Bestimmung kann vorgenommen werden, wenn der ILR für jeden DCB in der Kette abgefühlt wird. Dazu müsste das Gerät die ILR-Ausnahmebedingung erkennen, den Prozessor unterbrechen und von dort aus eine Zykluszuordnungsstatusform der Übertragung einleiten. Diese Operation ist zeitaufwendig und unerwünscht, wenn, wie oben gesagt, der ILR die Normalbedingung ist und nicht die Ausnahme im Gerätebetrieb bildet.

Wenn der ILR die Norm ist und häufig erscheint, kann das Programm seine Abfühlung unterdrücken wollen und als einen Fehler berichten. Das kann nach dem Erfindungsgedanken durch Verwendung des Unterdrückungskennzeichens für fal-5 sehe Länge (SIL) erfolgen, das sich in der Bitposition 4 des Steuerwortes in jedem DCB findet. Wenn das SIL-Kennzeichen eingeschaltet ist, wird das geräteabhängige Parameterwort 4 im DCB neu definiert als Reststatusadresse.

Der komplette DCB wird ja bekanntlich von der Speicher-io einheit 31 an die Steuereinheit eines Peripheriegerätes 34 übertragen, die Reststatusadresse im Speicher 124 des Mikroprozessors 47 der Peripheriegeräte-Steuereinheit registriert. Wenn das Gerät 33 seine Datenübertragung für den jeweiligen DCB beendet hat, speichert es mit der Reststatusadresse während der 15 nachfolgenden Zykluszuordnungsübertragungsoperationen seine Restzahl (die nach der Datenübertragung verbleibende Zahl) und bis zu zwei weitere Gerätestatuswörter in den Speicher 31. Das SIL-Bit auf binär 1 hat effektiv den ILR nicht als Ausnahmebedingung definiert. Wenn keine Ausnahmebedin-2o gung zu berichten ist, kann das Gerät dann die Kettenadressin-formation des DCB (wenn diese im DCB so angegeben ist) benutzen, um den nächsten DCB in der Kette zu bekommen und weiterzuarbeiten. Da die durch das Programm im Prozessor 30 benötigte Information automatisch gespeichert wird, braucht 25 das Programm keine Startzykluszuordnungsstatusübertragung an das Gerät nach dem Abruf und der Ausführung eines jeden DCB auszuführen.

Eine erwünschte Erscheinung dieser Operation ist die Möglichkeit, die Reststatusinformation an einer unabhängigen 30 Stelle im Speicher zu speichern, die durch das Programm definiert ist und in jeden DCB eingesetzt wird. So kann der DCB nach Entscheidung eines Programmierers ein reiner Informationsleseblock im Hauptspeicher bleiben. Weiterhin wird dadurch die Möglichkeit gegeben, einen zusammenhängenden 35 Statusinformationsblock während der Verkettungsoperation mehrerer DCB's aufzubauen, so dass der Programmierer nicht mehr zusätzlich mit der Sortierung der Statusinformation von einzelnen Datensteuerblocks belastet ist.

C

23 Blatt Zeichnungen

Claims (4)

620 778 PATENTANSPRÜCHE

1. Steuereinheit für den Anschluss von Eingabe/Ausgabegeräten an eine Datenverarbeitungsanlage, welch letztere eine Zentraleinheit (30), einen Hauptspeicher (31), eine Eingabe/ Ausgabe-Kanaleinheit (32) sowie eine aus einer Mehrzahl ? paralleler Einzelleitungen bestehende Schnittstellen-Sammel-leitung (35) zwecks Verbindung der genannten Anlage mit einer oder mehreren Steuereinheiten zur gleichzeitigen Übertragung verschiedener Arten von Datensignalen umfasst, dadurch gekennzeichnet, dass erste bistabile Schaltungen (171,172) zur io Speicherung eines Signals vorhanden sind, das die Unterbrechung der Tätigkeit der Zentraleinheit fordert, dass erste logische Schaltglieder (170,173,162) mit den ersten bistabilen Schaltungen zur Belegung der letzteren mit einem prioritätsbehafteten Unterbrechungsanforderungssignal in Verbindung jj sind, dass Halteschaltungen (180-183) zur Speicherung eines Statussignals der prioritätsabhängigen Datenübertragung vorhanden sind, dass zweite logische Schaltglieder (197,198) dazu vorgesehen sind, eine Forderung nach prioritätsabhängiger Zuordnung eines Speicherzyklus anzumelden, und mit einem 20 Sammelleitungsstrang (61) und den Halteschaltungen in Verbindung stehen, dass ferner Annahmemittel (117,216) sowohl für Aufruf- als auch für Aufrufbezeichnungssignale seitens der Zentraleinheit vorgesehen sind, dass Vergleichsbits abgebende Schaltglieder (200-203) mit den Halteschaltungen und mit Lei- 25 tungen (62) zur Führung von Aufrufbezeichnungssignalen verbunden sind, dass ein Dekodierer (199) mit den letztgenannten Leitungen (62) und mit dem genannten Strang (61) zur Meldung der Aufforderung für prioritätsabhängige Zykluszuordnung in Verbindung steht und dass schliesslich dritte logische 30 Schaltglieder (207—210) zur Bestätigung einer Übertragungsoder einer Unterbrechungsanforderung vorgesehen sind, die sowohl mit dem Ausgang der vergleichenden Schaltglieder (200-203) oder einer Leitung (214) für ein Anforderungssignal für prioritätsabhängige Zykluszuordnung als auch mit weiteren 35 Leitungen (63,64) für Aufrufsignale in Verbindung stehen (Fig. 1,3,19,20,21).

2. Steuereinheit gemäss Patentanspruch 1, dadurch gekennzeichnet, dass eine Speicherstelle (160) für ein Maskenbit vorgesehen und an eine Daten-Eingangs/Ausgangsleitung ange- 40 schlössen ist und dass eines der ersten logischen Schaltglieder (162) mit der genannten Speicherstelle und den ersten bistabilen Schaltungen 171,172 derart verbunden ist, dass durch den einen Binärzustand des Maskenbits der Status der Unterbrechungsanforderung von der Weiterleitung ausschliessbar ist 45 (Fig. 19,20).

3. Steuereinheit gemäss Patentanspruch 1, dadurch gekennzeichnet, dass mit den Annahmemitteln für Aufruf signale (117) wenigstens ein Logikschalter (205) in Verbindung steht, um einen eingegangenen Aufruf an weitere Steuereinheiten weiter- 50 zuleiten, dass ferner wenigstens ein Aufruf-Rückstellglied (206) vorgesehen ist, das mit den dritten logischen Schaltgliedern (207-210) und einer Einzelleitung (65) der Sammelleitung verbunden ist und über letztere ein Meldesignal der Aufruf-Aufnahme abgibt, und dass schliesslich wenigstens ein steuerba- 55 res, bistabiles Schaltglied (204) vorgesehen und mit den dritten logischen Schaltgliedern sowie mit dem genannten Logikschalter (205) verbunden ist, um die Übertragung eines Aufrufs an weitere Steuereinheiten zu unterbinden (Fig. 21).

4. Steuereinheit gemäss Patentanspruch 3, dadurch gekenn- 60 zeichnet, dass die genannten weiteren Leitungen (63,64) für Aufrufsignale mit den entsprechenden Eingängen der Annahmemittel (117) verbunden sind, dass ferner die eine Aufruflei-tung (63) am Eingang einer Steuereinheit durch ein Verbindungsstück zur Weiterleitung eines Aufrufs als Aufruf-Vorbe- 65 reitungssignal direkt an einen zweiten Eingang (64) einer folgenden Steuereinheit (34) angeschlossen ist, und dass ausserdem die eine genannte Aufrufleitung (63) den Ausgang des genannten Logikschalters (205) einer vorausgehenden Steuereinheit bildet (Fig. 13,21).