Mit zeitlich gestaffelter Codierung arbeitender Analog-Digital-Umsetzer Die Erfindung bezieht sich auf einen Analog-Digital- Umsetzer mit zeitlich gestaffelter Codierung für Ge räte und Anlagen zur Verarbeitung von insbesondere sehr breitbandigen elektrischen Signalen.
Codierer dieser Art ermöglichen es, den zeitlichen Rahmen für die Codierung eines Ampl-itudenwertes über den durch zwei aufeinanderfolgende Amplitudenproben gegebenen Zeitraum (Abtastperiode) hinaus auszudeh nen und eignen sich daher besonders für die Verarbei tung breitbandiger Signale. Hierzu wird der Codiervor- gang in Teilcodiervorgänge zerlegt und das Ergebnis eines Teilcodiervorgangs zusammen mit dem inzwischen gespeicherten Analogwert dem nächsten Teilcodierer zu geführt,
der eine zweite Teilcodierung vornimmt. Gleich zeitig kann der erste Teilcodierer schon den nächsten Abtastwert verarbeiten. Auf den zweiten Teilcodierer kann gegebenenfalls noch ein dritter und auf diesen ein weiterer usw. folgen. Die Teilcodierer selbst können für ein, zwei und mehr Binärelemente ausgelegt sein.
In dem Falle, in dem jeder Tenlcodierer nur einem Bi närelement zugeordnet ist, müssen soviele Teilcodierer, wie der gewünschte Code Binärelemente aufweist, hin tereinander geschaltet werden.
Die Teilcodierer bestehen im wesentlichen aus wenigstens einem Entscheider mit Bewerter und einem Netzwerk, von denen der Entschei- der der eigentlichen Codierung und das Netzwerk zu sammen mit dem Bewerter der Erzeugung des dem im Zuge der Umsetzung nachfolgenden Teilcodierer zu zuführenden Amplitudenwertes dient.
Das Netzwerk hat hierbei vor allem die Aufgabe, den Analogwert über die Zeit hinweg zu verzögern, die der Entscheider ein schliesslich des Bewerters für ihre Funktion benötigen.
Es sind nach dem Prinzip der zeitlich gestaffelten Codierung arbeitende Analog-Digital-Umsetzer bekannt, bei denen das Netzwerk im wesentlichen aus einer Ver zögerungsleitung besteht, die dabei von einem Koaxial leitungsabschnitt realisiert ist. Verzögerungsleitungen dieser Art lassen sich mit den an sie zu stellenden Anforderungen bei erträglichem Aufwand nur verwirk- lichen, solange sowohl die Bandbreite des zu codieren den Analogsignals als auch die Stellenzahl des verwen deten binären Codes in angemessenen Grenzen bleiben.
Zur Umsetzung beispielsweise eines Signals von 5 MHz Bandbreite mit 256 Amplitudenstufen, entsprechend einem binären Code mit n = 8 Elemen@üen, lassen sich die durch die hohe Codiergeschwindigkeit und -genauib keit bedingten Forderungen hinsichtlich Reflexionsfak tor, Dämpfungs- und Phasengang für diese Verzöge rungsleitungen praktisch nicht mehr erfüllen.
Der Erfindung liegt die Aufgabe zugrunde, für einen mit hoher Codiergeschwindigkeit und -genauigkeit ar beitenden Analog-Digital-Umsetzer der einleitend be schriebenen Art einen einfachen, die geschilderten Schwierigkeiten überwindenden Lösungsweg aufzuzei gen.
Ausgehend von einem Analog-Digital-Umsetzer mit zeitlich gestaffelter Codierung für Geräte und Anlagen zur Verarbeitung von insbesondere sehr breitbandigen elektrischen Signalen, welcher mindestens zwei Teilco- dierer aufweist, denen Amplitudenwerten des umzu setzenden Analogsignals entsprechende Signale nach einander im Rhythmus einer Signalabtastfrequenz zuge führt werden und bei dem die Teilcodierer jeweils we nigstens einen Entscheider mit Bewerter sowie ein Netz werk umfassen,
wobei der Entscheider der Erzeugung eines Codesignales und das Netzwerk zusammen mit dem Bewerter der Erzeugung des dem nachfolgenden Teilcodierer im Zuge der Umsetzung zuzuführenden Signals dient, wird diese Aufgabe gemäss der Erfindung dadurch gelöst, dass das einen Treppenspannungserzeu- ger darstellende Netzwerk ein mit einer Verstärkerein- richtung zusammenarbeitender Speicher ist,
der im Rhythmus der Signalabtastfrequenz über eine Schalt einrichtung kurzzeitig auf das an seinem Eingang an stehende Signal zur Gewinnung eines hierzu zeitverzö gerten Signals an seinem Ausgang umgeladen wird.
Bei geeigneter Ausbildung des Netzwerks für die Überbrückung der Funktionszeit von Entscheider und Bewerter durch einen als Zwischenspeicher wirksamen Treppenspanmingserzeuger wird es möglich, das Ana logsignal bei verhältnismässig geringem Aufwand auch bei höchsten Anforderungen an die Linearität zu ver grössern. Damit erweist sich aber der Erfindungsgegen stand in ausserordentlich vorteilhafter Weise bei grosser Codiergenauigkeit als für sehr hohe Codiergeschwindig- keiten geeignet.
An sich kann das umzusetzende Analogsignal dem Codierer in kontinuierlicher Form angeboten werden. Jedoch ist es zweckmässig, es zuvor im Rhythmus der Signalabtastfrequenz in einem dem Codierer vorgeschal teten Treppenspannungserzeuger in ein Treppensignal umzuformen.
Jeder Treppenspannungserzeuger kann in vorteil hafter Weise einen ersten Verstärker aufweisen, der mit seinem Ausgang über die Schalteinrichtung auf eine den eigentlichen Speicher darstellenden Kondensator arbeitet, dem sich ein zweiter Verstärker anschliesst.
Bei einem bevorzugten Ausführungsbeispiel ist je der Teileodierer zur Erzeugung nur eines! Elementes dies n-stelligen binären Codes ausgestaltet.
In diesem Falle besteht, abgesehen vom letzten Teilcodierer, zweckmässig jeder Teilcodierer aus zwei einander parallel geschalteten Signalwegen, von denen der eine durch einen Treppenspannungserzeuger und der andere vom gegebenenfalls durch vor- und nachge schaltete Trennverstärker erweiterten Entscheider ge bildet ist, von denen der ausgangsseitige Trennverstär ker des Entscheiders den Bewerter mit umfasst. Dabei sind die Teilcodierer entsprechend der abnehmenden Rangfolge der sie darstellenden n Codeelemente hinter einander geschaltet.
Die Reihenschaltung der Teilcodie- rer ermöglicht in besonders einfacher Weise den Auf bau des Gesamtcodierers in einzelnen Baugruppen, die dabei jeweils von einem Teilcodierer gebildet sind. Be sonders günstig gestalten sich die Verhältnisse, wenn ein solcher aus n in Reihe geschalteten, ein Element darstellenden Teilcodierern nach der Erfindung zur Um setzung eines Analogsignals in einen n Stellen aufwei senden gewöhnlichen binären Code vorgesehen wird.
In diesem Falle können nämlich die Entscheider sämt licher Teilcodierer dadurch gleich ausgebildet werden, indem die Stufenverstärkung eines Teilcodierers längs eines vom Treppenspannungserzeuger gebildeten Signal wegs zwei beträgt.
Der Entscheider und die Schalteinrichtung des Treppenspannungserzeugers eines Teilcodierers werden zweckmässig vom gleichen Taktpuls gesteuert. Dabei unterscheiden sich die Taktpulse für die Schalteinrich tung des Treppenspannungserzeugers und den Entschei- der von zwei unmittelbar aufeinan@derfolgenden Teil- codierern voneinander durch eine 180 Phasenverschie bung.
Um unter anderem den Einfluss von äusseren Stö rungen auf den Analog-Digital-Umsetzer nach der Er findung möglichst klein zu machen, ist es sinnvoll, ihn hinsichtlich des umzusetzenden und des umgesetzten Signals symmetrisch aufzubauen.
An Hand von in der Zeichnung dargestellten Aus führungsbeispielen soll die Erfindung im folgenden noch näher erläutert werden.
In der Zeichnung bedeuten: Fig. 1 ein Prinzipschaltbild für einen mit zeitlich Gestaffelter Codierung arbeitenden Analog-Digital-Um- setzer nach der Erfindung; Fig. 2 ein Funktionsschema zum Prinzipschaltbild nach der Fig. 1; Fig. 3 das Blockschaltbild eines Analog-Digital-Um- setzers nach der Erfindung; Fig. 4 ein Zeitdiagramm der an verschiedenen Stel len der Schaltung nach der Fig. 3 auftretenden Spannun gen;
Fig. S das Blockschaltbild eines weiteren Analog Digital-Umsetzers nach der Erfindung.
Das Prinzipschaltbild nach der Fig. 1 stellt einen Analog-Digital-Umsetzer für einen n = 3 Stellen auf weisenden binären Code dar. Zur Gewinnung der drei Stellen des binären Codes weist die Schaltung drei Teilcodierer auf, von denen die Teilcodierung für das höchstwertige Element 1 und das zweithöchstwertige Element 2 jeweils aus einem Entscheider E1 bzw. E2, einem Treppenspannungserzeuger Tpl bzw. Tp2 und einem Verstärker VJ bzw. V2 bestehen.
Der Teil- codierer für das niedrigstwertige Element 3 sieht da gegen lediglich den Entscheider E3 vor. Die Code elemente treten hierbei an den entsprechend mit 1 bis 3 bezeichneten Ausgängen der Entscheider E1 bis E3 auf.
Das umzusetzende Analogsignal Si wird dem Ein gang e zugeführt, der hierbei der Eingang des ersten Teilcodierers für das höchstwertige Element 1 is'_. Die den Entscheidern E1 und E2 parallel geschalteten Trep- penspannungserzeuger Tpl und Tp2 verzögern das Ana logsignal Si zwischen den Schaltungspunkten I und II bzw.
den am Ausgang des Verstärkers V 1 auftretenden Rest des Analogsignals zwischen den Schaltungspunkten III und IV um die Zeit 9t im Sinne einer Überbrückung der Entscheiderzeiten der Entschesder El bzw. E2. Da eine Überbrückung der En!tscheiderzeit dies letzen Ent- scheiders E3 nicht mehr erforderlich ist, wird der am Schaltungspunkt V des Ausgangs des Verstärkers V2 auftretende Signalrest lediglich dem Eingang des genann ten letzten Entscheiders zur Bewertung zugeführt.
Zum besseren Verständnis der Wirkungsweise der bei der Schaltung nach der Fig. 1 zum Tragen kommen den zeitgestaffelten Codierung dient das in der Fig.2 angegebene Funktionsschema. Hierbei ist angenommen, dass die Amplitude des Analogsignals Si zwischen den Werten + A und - A liegen und entsprechend den von einem dreistelligen Binärcode darzustellenden acht Amplitud@enwerten in acht Quantisierungsintervalle 0 bis 7 unterteilt ist.
Wie die Fig. 2 erkennen lässt, ist die über der Abszisse aufgetragene Signalamplitude vom Wert - A bis + A in dem mit I bezeichneten Bereich der Abszisse in Gestalt von die einzelnen Quantisie- rungsintervalle darstellenden übereinander angeordneten Kästchen angegeben. Eine gleiche Darstellungsweise ist in den mit 1I bis V bezeichneten Bereichen auf der Ab szisse vorgenommen. Die Bereiche I bis V entsprechen hierbei den Schaltungspunkten I bis V in der Fig. 1.
Der am Schaltungspunkt I nach der Fig. 1 ankommende zu codierende Amplitudenwert, der hierbei die in der Fig. 2 im Bereich I :dargestellten acht Stufen 0 bis 7 aufweisen kann, wird im ersten Entscheider El darauf hin geprüft, ob die Augenblicksamplitude positiv oder negativ ist, d. h. ob die Amplitude einem der unterhalb er Abszisse vorhandenen Quantisierungsintervalle 0 bis 3 oder aber einem der oberhalb der Abszisse liegenden Quantisierungsintervalle 4 bis 7 zuzuordnen ist.
Ist der einen Augenblickswert des Analogsignals darstellende Amplitudenwert positiv, so wird von ihm der Wert A/2 abgezogen; ist er negativ, so wird der Wert A/2 addiert. In der Fig. 1 ist dies durch den mit A/2 bezeichne- ten Pfeil in der Zuleitung vom Ausgang des Entschei- ders E1 zum Schaltungspunkt II angedeutet.
Die durch diese Addition oder Subtraktion des Wertes A/2 zum Augenblickswert des Analogsignals vollzogene Bewer tung erfolgt durch einen vom Entscheider E 1 mit um fassten Bewerter. Die Bewertung wird dadurch möglich, dass der Treppenspannungserzeuger Tpl die Entschei- derzeit überbrückt.
Die Addition bzw. die Subtraktion des Wertes A/2 ist im Funktionsschema der Fig. 2 im Bereich II der Abszisse dadurch zum Ausdruck ge bracht, dass entweder die Quantisierungsintervalle 0 bis 3 des Bereichs I um den Wert A/2 nach oben bzw. die Quantisierungsintervalle 4 bis 7 um den Wert A/2 nach unten verschoben angegeben sind.
Der auf diese Weise dem folgenden Teilcodierer für die weitere Codierung zuzuführende neue Amplitudenwert wird im Verstärker V 1 um den Faktor 2 verstärkt (Abschnitt III). Diese Massnahme ist zwar nicht erfor derlich, hat jedoch den Vorteil, dass seine Bewertung im Entscheider E2 nicht nur in der gleichen Weise durch geführt werden kann, sondern dass ihm im Schaltungs punkt IV in Abhängigkeit des Entscheiderergebnisses dieses Entscheiders wiederum der gleiche Wert A/2 ad diert oder subtrahiert werden kann.
Der Entscheider E2 entscheidet wie der erste Entscheider wieder darüber, ob der seinem Eingang zugeführte Amplitudenwert po sitiv oder negativ ist. Ist er positiv, d. h. stimmt er mit einem der Quantisierungsintervalle 2, 3, 6, 7 überein, dann wird der Wert A/2 davon subtrahiert; ist er ne gativ, d. h. stimmt er mit einem der Quantisierungsinter- valle 0, 1, 4, 5 überein, dann wird der Wert A/2 hinzu addiert.
Dieser Bewertungsvorgang ist in der Fig. 1 wiederum durch den mit A/2 bezeichneten Pfeil in der Verbindung zwischen dem Ausgang des Entschei- ders E2 und dem Schaltungspunkt IV angedeutet. Das Ergebnis dieser Addition bzw. Subtraktion ist in dem mit IV bezeichneten Bereich auf der Abszisse in ent sprechender Weise angegeben. Der nunmehr noch vom dritten Teilcodierer auszuwertende, im Schaltungspunkt IV nach der Fig. 1 neu gebildete Amplitudenwert wird über den Verstärker V2 mit dem Verstärkungsgrad 2 dem Eingang des Entscheiders E3 zugeführt (Ab schnitt V).
Die Entscheider E1 bis E3 geben an die Aus gänge für die Elemente 1 bis 3 je nachdem, ob die Ent- scheider einen positiven oder negativen Wert feststellen, eine binäre Eins oder eine binäre Null ab.
Das nähere Einzelheiten angebende Blockschaltbild der Fig. 3 für ein Ausführungsbeispiel eines Analog Digkal-Umsetzers nach der Erfindung entspricht in seinem Aufbau dem in der Fig 1 dargestellten Schema. Jeder Teilcodierer besteht aus zwei einander parallel geschalteten Wegen, von denen der eine vom Treppen spannungserzeuger und der andere vom Entscheider mit Bewerter gebildet ist.
Jeder der Treppenspannungser- zeuger für die Teilcodierer der beiden höchstwertigen Elemente des dreistelligen binären Codes besteht jeweils aus einem den eigentlichen Speicher darstellenden Kon densator C1 bzw. C2, dem eingangsseitig über einen ersten Verstärker V1 bzw. V2 und einen vom Takt T1 bzw. T2 gesteuerten Schalter S1 bzw. S2 das an den Eingängen der Verstärker V1 bzw. V2 anstehende Analogsignal zugeführt wird. Dem Kondensator Cl bzw.
C2 schliesst sich ein ausgangsseitiger Verstärker V l' bzw. V2' an.
Die Entscheider mit Bewerter der beiden Teil- codierer für die beiden höchstwertigen Codeelemente bestehen aus einem vom Takt T1 bzw. T2 gesteuerten Entscheider E1 bzw. E2, denen eingangsseitig ein Ver stärker TVl bzw. TV2 vorgeschaltet und ein gleich zeitig den Bewerter darstellender Verstärker TV1 bzw. TV2 nachgeschaltet ist.
Der lediglich aus dem vom Takt T1 gesteuerten Entscheider E3 mit vorgeschaltetem Verstärker TV3 bestehende dritte Teilcodierer für das niedrigstwertige Element bildet den Abschluss dieser Teilcodiererkette. Entsprechend der Fig. 1 weist jeder der drei Entscheider E1, E2 und E3 einen Elementaus gang auf, der der Rangordnung des von ihm dargestell ten Elements entsprechend mit 1, 2 und 3 bezeichnet ist.
Dem eigentlichen Eingang des Analog-Digital-Um- setzers nach der Fig. 3 ist ein das Analog-Signal Si am Eingang e mit Hilfe des vom Takt To gesteuerten Schal ters So und dem einen Speicher darstellenden Konden sator Co in ein Treppensignal umwandelnder Treppen spannungserzeuger vorgeschaltet. Der Takt To ist hier bei mit dem Takt T2 identisch. Die Takte T1 und T2 unterscheiden sich voneinander lediglich durch ihre ge genseitige Verschiebung um eine halbe Taktperiode.
Ihre Pulsfolgefrequenz entspricht mit Rücksicht auf das Abtasttheorem wenigstens der doppelten Bandbreite des umzusetzenden Analogsignals Si am Eingang e. Die Stufenverstärkung v längs eines von einem Treppen spannungserzeuger gebildeten Signalwegs ist in der Fig. 3 ebenfalls angegeben und beträgt zwei.
Analog zur Fig. 1 beträgt auch der in Abhängigkeit des Entscheiderergeb- nisses dem geprüften Amplitudenwert hinzuzufügende bzw. von ihm abzuziehende Wert jeweils eine halbe Maximalamplitude des ursprünglichen Analogsignals Si.
Zur besseren Erläuterung der Wirkungsweise der Schaltung nach der Fig. 3 sind in der Fig. 4 über der Zeit einige Verläufe der an den einzelnen Stellen dieser Schaltung auftretenden Spannungen dargestellt. Hierbei sind die Diagramme der Takte T1 und T2 mit T1 und T2 bezeichnet, während den übrigen Spannungsver- läufen kleine Buchstaben zugeordnet sind, die in der Fig. 3 die Schaltungspunkte bezeichnen, an denen sie auftreten.
Wie bereits ausgeführt worden ist, wandelt der dem eigentlichen Analog-Digital-Umsetzer vorge schaltete Treppenspannungserzeuger das am Eingang e auftretende Analogsignal Si in eine Treppenspannung (a) um. Dieses Treppensignal wird einmal über den Ver stärker TVl dem Entscheider @E1 des ersten Teil- codierers zugeführt, der mit dem Takt T1 gesteuert wird.
Da der Takt T1 gegenüber dem Takt T2 um eine halbe Taktperiode verschoben ist und der Takt To des dem Analog-Digital-Umsetzer vorgeschalteten Treppen spannungserzeugers mit dem Takt T2 identisch ist, prüft der Entscheider E1 jeweils auf die Mitte eines Stufenabsatzes des seinem Eingang angebotenen Trep pensignals auf.
Ist der geprüfte Amplitudenwert grösser als Null, dann gibt der Entscheider E 1 an seinem Ele mentausgang eine binäre Eins ab und veranlasst den gleichzeitig als Bewerter wirksamen Verstärker TV' am Ausgang b eine Spannung abzugeben, die hierbei dem negativen Wert der halben Maximalamplitude des quan- tisierten Analogsignals entspricht;
im anderen Falle, in dem der Entscheider E 1 im Zeitpunkt eines Takt impulses des Taktes T1 auf einen Amplitudenwert auf prüft, der kleiner als Null ist, gibt er an den Element ausgang eine binäre Null ab und veranlasst den genann ten Verstärker TV' an seinem Ausgang b zur Abgabe einer positiven Spannung vom Betrag einer halben Maxi malamplitude des quantisierten Analogsignals.
Mit an deren Worten tritt am Ausgang b (Verbindung zwischen b und d in Fig. 3 aufgetrennt gedacht) dieses Verstärkers entsprechend dem die Polarität wechselnden Verlauf des Treppensignals am Schaltungspunkt a eine Recht eckspannung mit der Periode des Analogsignals Si am Eingang e auf.
Das am Schaltungspunkt a anstehende Treppensignal wird, wie bereits angedeutet worden ist, über den zwei ten vom Treppenspannungserzeuger für den ersten Teil- codierer gebildeten Signalweg dem Eingang (Schaltungs punkt d) des zweiten Teilcodierers zugeführt. Da der Takt T1, der den Schalter S1 steuert, gegenüber dem Takt To wiederum um eine halbe Periode verschoben ist, wird am Kondensator C1 (Schaltungspunkt c) ein neues Treppensignal erzeugt, das gegenüber dem am Eingang des Verstärkers V 1 anliegenden Treppensignal um eine halbe Stufenbreite versetzt ist.
Auf diese Weise wird die Zeit des Entscheiders El einschliesslich der Zeit des von ihm gesteuerten Bewerters überbrückt, so dass die Überlagerung der Spannung am Ausgang b des Verstärkers TV 1' zum Treppenspannungssignal hinsicht lich des geprüften Amplitudenwertes am Schaltungs punkt d phasenrichtig erfolgen kann. In analoger Weise wiederholt sich dieser Vorgang für den am Ausgang des zweiten Teilcodierers jeweils anstehenden zu prü fenden Amplitudenwert des Analogsignals.
Dies ist da durch ermöglicht, dass der den zweiten Teilcodierer hin sichtlich des Schalters S2 des Treppenspannungserzeu- gers und des Entscheiders E2 steuernde Takt T2 gegen über dem auf die entsprechenden Elemente des ersten Teilcod@ierers einwirkenden Takt T1 um eine halbe Taktperiode verschoben ist.
Selbstverständlich ist es nicht zwingend, das ein- gangsseitige Treppensignal wie auch die hieraus abge leiteten Signale jeweils in der Mitte einer Treppen stufe abzutasten. Zweckmässig wird der Abtastzeitpunkt so festgelegt, dass irgendwelche Einflüsse, beispiels weise Einschwingvorgänge für den zu prüfenden Signal wert, im Zeitpunkt eines Taktimpulses nicht mehr bzw. noch nicht wirksam sind.
Damit der Analog-Digital-Umsetzer nach der Er findung u. a. weitgehend gegen äussere Störbeeinflussun gen abgesichert ist, ist es ausserordentlich vorteilhaft, ihn symmetrisch aufzubauen. Ein entsprechendes Block schaltbild für ein zur Fi'w. 1 und zur Fig. 3 analoges Aus führungsbeispiel ist in der Fig. 5 dargestellt.
Die einzel nen Teilcodierer unterscheiden sich, abgesehen von ihrem symmetrischen Aufbau, von den Teilcodierern des in der Fig. 3 dargestellten Analog-Digital-Umsetzers le diglich dadurch, dass hier der entscheiderausgangsseitige Verstärker TV 1' bzw. TV2' nicht nur die Bewertung durchführt, sondern auch den Elementausgang abgibt.
Der vom ausgangsseitigen Signal des Treppenspannungs- erzeugers in Abhängigkeit des Entscheiderergebnisses zuzufügende oder abzuziehende Bewertungsgrösse wird mit Hilfe einer Stromquelle I und eines vom Verstärker TVl' bzw. TV2' gesteuerten Umschalters U1 bzw. U2 ermöglicht; d. h. je nach dem Entscheiderergebnis wird die Stromquelle I an den einen Ausgang bzw. an den anderen Ausgang des symmetrischen Treppenspan nungserzeugers angelegt.
Die Elementausgänge 1 und 2 stehen mit einer er sten Verzögerungseinrichtung Li in Verbindung, die aus einer Verzögerungsschaltung K1 für den Element ausgang 1 des ersten Teilcodierers und einer Verzöge rungsschaltung K2 für den Elementausgang 2 des zwei ten Teilcodierers besteht. Diese Verzögerungsschaltun gen sind so bemessen, dass an ihren Ausgängen das in einer binären Eins oder in einer binären Null ange zeigte Entscheiderergebnis gleichzeitig mit dem Ent- scheiderergebnis am Elementausgang 3 des letzten Teil- codierers auftritt.
Die Ausgänge der Verzögerungsein richtung L1 wie auch der Elementausgang 3 des letzten Teilcodierers stehen jeweils mit dem ersten Eingang eines Und-Gatters G1, G2 und G3 in Verbindung, an deren zweiten Eingang der Takt T1 anliegt. Die Aus gänge der Und-Gatter Gl, G2 und G3 sind ihrerseits an die zweite Verzögerungseinrichtung L2 angeschlos sen. Diese Verzögerungseinrichtung besteht aus hinter einander geschalteten gleichen Verzögerungsschaltungen K1' und K2'.
Dabei ist der Ausgang des Und-Gatters G1 mit dem Eingang der Verzögerungsschaltung K1', der Ausgang des Und-Gatters G2 mit dem Ausgang der Verzögerungsschaltung Kl' bzw. dem Eingang der Verzögerungsschaltung K2' und der Ausgang des Und- Gatters G3 mit dem Ausgang der den Ausgang der Verzögerungseinrichtung L2 stellenden Verzögerungs schaltung K2' verbunden. Diese zweite Verzögerungs einrichtung setzt die an den Ausgängen der Und-Gatter parallel ankommenden Codeelemente in ein Zeitmulti plexsignal um, das dann am Ausgang der Verzögerungs einrichtung abgenommen wird.