CA2418916A1 - Unite de traitement graphique et systeme de traitement graphique - Google Patents

Unite de traitement graphique et systeme de traitement graphique Download PDF

Info

Publication number
CA2418916A1
CA2418916A1 CA002418916A CA2418916A CA2418916A1 CA 2418916 A1 CA2418916 A1 CA 2418916A1 CA 002418916 A CA002418916 A CA 002418916A CA 2418916 A CA2418916 A CA 2418916A CA 2418916 A1 CA2418916 A1 CA 2418916A1
Authority
CA
Canada
Prior art keywords
input value
exponents
logarithms
graphics processing
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CA002418916A
Other languages
English (en)
Other versions
CA2418916C (fr
Inventor
Yuichi Abe
Ryo Fujita
Katsunori Suzuki
Kazuhisa Takami
Kazunori Oniki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP00724097A external-priority patent/JP3884809B2/ja
Priority claimed from JP01091897A external-priority patent/JP3547277B2/ja
Application filed by Individual filed Critical Individual
Priority claimed from CA002227531A external-priority patent/CA2227531C/fr
Publication of CA2418916A1 publication Critical patent/CA2418916A1/fr
Application granted granted Critical
Publication of CA2418916C publication Critical patent/CA2418916C/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/556—Logarithmic or exponential functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Image Generation (AREA)

Abstract

La présente invention a trait à un système de graphiques structuré capable d'effectuer des traitements à haute vitesse avec une capacité de petite table. La présente invention concerne un dispositif de contrôle d'une capacité de petite table comprenant une table de logarithmes et une table d'exposants préservant des valeurs d'une fonction logarithmique et d'une fonction exponentielle avec une base à la puissance seconde, un multiplicateur, une unité de décalage pour décaler la valeur d'entrée par un entier approprié lorsque le domaine du logarithme n'est pas inclus dans la plage de valeurs d'entrée de la table de logarithmes, une unité d'addition logarithme pour ajouter la valeur de décalage à la valeur mentionnée dans la table de logarithmes, une unité de soustraction d'exposant pour soustraire un nombre entier L approprié de la valeur d'entrée lorsque le domaine de la fonction exponentielle n'est pas inclus dans la plage de valeurs d'entrée de la table d'exposants, et une unité de décalage d'exposant pour décaler la valeur visée dans le tableau d'exposants de la quantité de la soustraction. Une unité de traitement à grande vitesse comprenant un convertisseur pour convertir des données en virgule flottante en des données en virgule fixe ayant un bit de point décimal.
CA002418916A 1997-01-20 1998-01-20 Unite de traitement graphique et systeme de traitement graphique Expired - Fee Related CA2418916C (fr)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP9-007240 1997-01-20
JP00724097A JP3884809B2 (ja) 1997-01-20 1997-01-20 ディジタルべき乗演算装置及びそれを用いたグラフィックスシステム
JP01091897A JP3547277B2 (ja) 1997-01-24 1997-01-24 グラフィックス処理装置
JP9-010918 1997-01-24
CA002227531A CA2227531C (fr) 1997-01-20 1998-01-20 Unite de traitement graphique et systeme de traitement graphique

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CA002227531A Division CA2227531C (fr) 1997-01-20 1998-01-20 Unite de traitement graphique et systeme de traitement graphique

Publications (2)

Publication Number Publication Date
CA2418916A1 true CA2418916A1 (fr) 1998-07-20
CA2418916C CA2418916C (fr) 2008-08-19

Family

ID=27170604

Family Applications (1)

Application Number Title Priority Date Filing Date
CA002418916A Expired - Fee Related CA2418916C (fr) 1997-01-20 1998-01-20 Unite de traitement graphique et systeme de traitement graphique

Country Status (1)

Country Link
CA (1) CA2418916C (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016071666A1 (fr) * 2014-11-03 2016-05-12 Arm Limited Génération d'exception lors de la génération d'une valeur de résultat avec une importance binaire programmable

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016071666A1 (fr) * 2014-11-03 2016-05-12 Arm Limited Génération d'exception lors de la génération d'une valeur de résultat avec une importance binaire programmable
WO2016071664A1 (fr) * 2014-11-03 2016-05-12 Arm Limited Appareil et procédé de traitement de données utilisant des données de pertinence programmables
US9665347B2 (en) 2014-11-03 2017-05-30 Arm Limited Apparatus and method for performing conversion operation
US9690543B2 (en) 2014-11-03 2017-06-27 Arm Limited Significance alignment
US9703529B2 (en) 2014-11-03 2017-07-11 Arm Limited Exception generation when generating a result value with programmable bit significance
GB2546906A (en) * 2014-11-03 2017-08-02 Advanced Risc Mach Ltd Data processing apparatus and method using programmable significance data
US9766857B2 (en) 2014-11-03 2017-09-19 Arm Limited Data processing apparatus and method using programmable significance data
US9766858B2 (en) 2014-11-03 2017-09-19 Arm Limited Vector operands with component representing different significance portions
US9778906B2 (en) 2014-11-03 2017-10-03 Arm Limited Apparatus and method for performing conversion operation
US9886239B2 (en) 2014-11-03 2018-02-06 Arm Limited Exponent monitoring
GB2546906B (en) * 2014-11-03 2021-08-18 Advanced Risc Mach Ltd Data processing apparatus and method using programmable significance data

Also Published As

Publication number Publication date
CA2418916C (fr) 2008-08-19

Similar Documents

Publication Publication Date Title
CA2227531A1 (fr) Unite de traitement graphique et systeme de traitement graphique
US4682302A (en) Logarithmic arithmetic logic unit
KR900002169A (ko) 부동 소수점 연산장치
GB2314649A (en) Exponentiation Circuit Utilizing Shift Means and Method of Using Same
JP2884057B2 (ja) 数値フォーマット変換装置
US20040184569A1 (en) Digital voltage gain amplifier for zero if architecture
EP1032892A2 (fr) Procedes, appareils et produits de programmes d'ordinateurs permettant d'accumuler des valeurs logarithmiques
US6950841B2 (en) Logarithmic lookup tables
JP2005503697A5 (fr)
KR960002061A (ko) 부동소수점수를 위한 산술연산장치
US5629884A (en) Log converter utilizing offset and method of use thereof
TW347513B (en) A novel division algorithm for floating point or integer numbers
US6737997B2 (en) Data conversion apparatus and data conversion method
CA2418916A1 (fr) Unite de traitement graphique et systeme de traitement graphique
EP0278529A3 (fr) Circuit de multiplication capable d'opérer à haute vitesse avec peu de matériel
KR19980082906A (ko) 부동 소수점 숫자의 정수형으로의 변환 방법
EP0673564B1 (fr) Dispositif de conversion d'un nombre binaire a virgule flottante en logarithme-2 binaire ou le contraire
US20050223053A1 (en) Static floating point arithmetic unit for embedded digital signals processing and control method thereof
Minh-Hong An efficient hardware logarithm generator with modified quasi-symmetrical approach for digital signal processing
KR940007927B1 (ko) 디지탈 필터의 곱셈회로
KR950006583A (ko) 곱셈 회로 및 그 방법
SU593212A1 (ru) Цифровое устройство дл логарифмировани двоичных чисел
TW261679B (en) Integer multiplication operation method and device
JP2000010763A (ja) 除算回路
JPS5690343A (en) Data normalization device

Legal Events

Date Code Title Description
EEER Examination request
MKLA Lapsed

Effective date: 20160120

MKLA Lapsed

Effective date: 20160120