CA2046242C - Dispositif d'echantillonnage de donnees et systeme de transmission numerique de donnees en resultant - Google Patents

Dispositif d'echantillonnage de donnees et systeme de transmission numerique de donnees en resultant

Info

Publication number
CA2046242C
CA2046242C CA002046242A CA2046242A CA2046242C CA 2046242 C CA2046242 C CA 2046242C CA 002046242 A CA002046242 A CA 002046242A CA 2046242 A CA2046242 A CA 2046242A CA 2046242 C CA2046242 C CA 2046242C
Authority
CA
Canada
Prior art keywords
signal
clock
data
period
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CA002046242A
Other languages
English (en)
French (fr)
Other versions
CA2046242A1 (fr
Inventor
Roland Marbot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SA
Original Assignee
Bull SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SA filed Critical Bull SA
Publication of CA2046242A1 publication Critical patent/CA2046242A1/fr
Application granted granted Critical
Publication of CA2046242C publication Critical patent/CA2046242C/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
CA002046242A 1990-07-11 1991-07-04 Dispositif d'echantillonnage de donnees et systeme de transmission numerique de donnees en resultant Expired - Fee Related CA2046242C (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9008813A FR2664769A1 (fr) 1990-07-11 1990-07-11 Dispositif d'echantillonnage de donnees et systeme de transmission numerique de donnees en resultant.
FR9008813 1990-07-11

Publications (2)

Publication Number Publication Date
CA2046242A1 CA2046242A1 (fr) 1992-01-12
CA2046242C true CA2046242C (fr) 1995-10-10

Family

ID=9398590

Family Applications (1)

Application Number Title Priority Date Filing Date
CA002046242A Expired - Fee Related CA2046242C (fr) 1990-07-11 1991-07-04 Dispositif d'echantillonnage de donnees et systeme de transmission numerique de donnees en resultant

Country Status (7)

Country Link
US (1) US5430773A (US20030220297A1-20031127-C00033.png)
EP (1) EP0466593B1 (US20030220297A1-20031127-C00033.png)
JP (1) JP2801093B2 (US20030220297A1-20031127-C00033.png)
CA (1) CA2046242C (US20030220297A1-20031127-C00033.png)
DE (1) DE69118259T2 (US20030220297A1-20031127-C00033.png)
ES (1) ES2087979T3 (US20030220297A1-20031127-C00033.png)
FR (1) FR2664769A1 (US20030220297A1-20031127-C00033.png)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619686A (en) * 1993-11-18 1997-04-08 National Semiconductor Corporation Source synchronized data transmission circuit
US5666330A (en) * 1994-07-21 1997-09-09 Telecom Solutions, Inc. Disciplined time scale generator for primary reference clocks
FR2723494B1 (fr) 1994-08-04 1996-09-06 Bull Sa Procede d'echantillonnage d'un signal numerique en serie
GB9615422D0 (en) * 1996-07-23 1996-09-04 3Com Ireland Digital phase locked loop
US5990813A (en) * 1996-08-27 1999-11-23 Texas Instruments Incorporated Method and apparatus for synchronizing external data to an internal timing signal
JP3338367B2 (ja) * 1998-03-25 2002-10-28 沖電気工業株式会社 位相比較器
US8155236B1 (en) 2002-06-21 2012-04-10 Netlogic Microsystems, Inc. Methods and apparatus for clock and data recovery using transmission lines
US8089887B2 (en) * 2002-11-19 2012-01-03 Massachusetts Institute Of Technology Method for automatic signal routing in ad hoc networks
CN100581095C (zh) * 2003-11-20 2010-01-13 爱德万测试株式会社 时钟恢复电路以及通讯装置
JP4531090B2 (ja) * 2005-03-18 2010-08-25 富士通株式会社 ジッタ抑圧回路
JP5365132B2 (ja) * 2008-10-17 2013-12-11 富士ゼロックス株式会社 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置
US8423814B2 (en) 2010-03-19 2013-04-16 Netlogic Microsystems, Inc. Programmable drive strength in memory signaling

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3587043A (en) * 1969-04-29 1971-06-22 Rca Corp Character parity synchronizer
FR2313827A1 (fr) * 1975-06-02 1976-12-31 Materiel Telephonique Systeme de transmission de suites d'elements binaires
US3993957A (en) * 1976-03-08 1976-11-23 International Business Machines Corporation Clock converter circuit
DE2945331C2 (de) * 1979-11-09 1984-05-30 Nixdorf Computer Ag, 4790 Paderborn Vorrichtung in einer Signal-oder Datenverarbeitungsanlage zur Einstellung einer Signalverarbeitungsschaltung
US4449119A (en) * 1981-12-14 1984-05-15 International Business Machines Corporation Self-clocking serial decoder
FR2527029A1 (fr) * 1982-05-14 1983-11-18 Thomson Csf Mat Tel Emetteur et recepteur de donnees en mode paquet
CA1241384A (en) * 1985-10-18 1988-08-30 Stephen C. Carlton Serial-to-parallel converter for high-speed bit streams
JPH0744448B2 (ja) * 1986-03-31 1995-05-15 株式会社東芝 デジタル位相同期ル−プ回路
US4795985A (en) * 1986-04-01 1989-01-03 Hewlett-Packard Company Digital phase lock loop
US4922141A (en) * 1986-10-07 1990-05-01 Western Digital Corporation Phase-locked loop delay line
EP0274606A3 (de) * 1986-11-21 1989-05-03 Siemens Aktiengesellschaft Anordnung zum Bilden einer in integrierter CMOS-Schaltungstechnik realisierten Laufzeitkette und eines Phasenvergleichsgliedes
US4841551A (en) * 1987-01-05 1989-06-20 Grumman Aerospace Corporation High speed data-clock synchronization processor
WO1988005236A1 (en) * 1987-01-05 1988-07-14 Grumman Aerospace Corporation High speed data-clock synchronization processor
JPS63292185A (ja) * 1987-05-25 1988-11-29 日本電気株式会社 デジタル入出力回路
US4873491A (en) * 1987-10-19 1989-10-10 Wilkins Jeffrey K Phase shift circuit utilizing a variable time delay line
US4901076A (en) * 1987-10-29 1990-02-13 International Business Machines Corporation Circuit for converting between serial and parallel data streams by high speed addressing
JP2531742B2 (ja) * 1988-05-17 1996-09-04 株式会社東芝 電圧制御発振回路
EP0363513B1 (de) * 1988-10-13 1994-02-16 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung zum Empfang eines binären Digitalsignals
JPH02260936A (ja) * 1989-03-31 1990-10-23 Toshiba Corp クロック抽出回路
US5018169A (en) * 1989-06-21 1991-05-21 National Semiconductor Corporation High resolution sample clock generator with deglitcher
US4993048A (en) * 1990-04-18 1991-02-12 Unisys Corporation Self-clocking system
US5079519A (en) * 1991-02-14 1992-01-07 Notorola, Inc. Digital phase lock loop for a gate array

Also Published As

Publication number Publication date
FR2664769A1 (fr) 1992-01-17
EP0466593B1 (fr) 1996-03-27
DE69118259D1 (de) 1996-05-02
US5430773A (en) 1995-07-04
DE69118259T2 (de) 1996-08-22
FR2664769B1 (US20030220297A1-20031127-C00033.png) 1994-11-25
JP2801093B2 (ja) 1998-09-21
CA2046242A1 (fr) 1992-01-12
JPH07143111A (ja) 1995-06-02
EP0466593A1 (fr) 1992-01-15
ES2087979T3 (es) 1996-08-01

Similar Documents

Publication Publication Date Title
CA2046234C (fr) Procede et systeme de transmission numerique de donnees en serie
EP0466592B1 (fr) Dispositif de sérialisation et de désérialisation de données et système de transmission numérique de données en série en résultant
CA2046242C (fr) Dispositif d'echantillonnage de donnees et systeme de transmission numerique de donnees en resultant
FR2706229A1 (fr) Procédé d'amélioration de l'immunité au bruit d'une boucle à verrouillage de phase et dispositif mettant en Óoeuvre ce procédé.
EP0054829A1 (fr) Procédé et dispositif de détection de la séquence d'apprentissage d'un égaliseur autoadaptatif
FR2501437A1 (fr) Convertisseur serie-parallele
EP0161177B1 (fr) Procédé et dispositif de récupération de mot de verrouillage de trame à bits répartis dans un signal numérique
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
FR2580130A1 (US20030220297A1-20031127-C00033.png)
EP0621703A1 (fr) Procédé de récupération d'horloge et de synchronisation pour la réception d'informations transmises par un réseau ATM et dispositif de mise en oeuvre du procédé
EP0053958A1 (fr) Procédé de transcodage parallèle série d'un train numérique parallèle
EP0253281A1 (fr) Procédé et dispositif de calage en phase de trains numériques synchrones
EP0242915B1 (fr) Dispositif pour la récupération de rythme convenant notamment pour un système de transmission d'informations utilisant dans un sens de transmission le principe dit d'A.M.R.T.
CA1108707A (fr) Egaliseur autoadaptatif
EP0137563B1 (fr) Procédé de commutation avec remise en phase automatique des données sur +/- 3,5 bits et dispositif de commutation réalisé suivant ce procédé
EP0454246A1 (fr) Dispositif de mise en phase de signaux dans un système à doublement du conduit numérique
FR2505582A1 (fr) Systeme de mise en phase de trains numeriques et son application a la commutation desdits trains
EP0526359B1 (fr) Procédé et dispositif de synchronisation d'un signal
FR2670970A1 (fr) Un systeme recepteur pour le traitement de signaux recus sur des voies de diversite.
EP0082901A1 (fr) Dispositif de synchronisation d'horloge et de données dans un système de transmission
EP0237408B1 (fr) Procédé et dispositif de récupération d'horloge asynchrone pour système de transmission numérique
FR2703534A1 (fr) Dispositif de contrôle numérique d'un oscillateur numérique variable.
EP0605267A1 (fr) Trame multidébit et dispositif de multiplexage de données à débits non multiples
JP2002064478A (ja) 並列光伝送方法、並列光伝送装置における送信機および受信機
FR2542535A1 (fr) Procede de transmission synchrone de donnees et systeme pour sa mise en oeuvre

Legal Events

Date Code Title Description
EEER Examination request
MKLA Lapsed