BRPI1000868A2 - método para produzir uma pluralidade de componentes semicondutores integrados - Google Patents

método para produzir uma pluralidade de componentes semicondutores integrados Download PDF

Info

Publication number
BRPI1000868A2
BRPI1000868A2 BRPI1000868-3A BRPI1000868A BRPI1000868A2 BR PI1000868 A2 BRPI1000868 A2 BR PI1000868A2 BR PI1000868 A BRPI1000868 A BR PI1000868A BR PI1000868 A2 BRPI1000868 A2 BR PI1000868A2
Authority
BR
Brazil
Prior art keywords
support
semiconductor components
components
semiconductor
basic structure
Prior art date
Application number
BRPI1000868-3A
Other languages
English (en)
Inventor
Sven Berberich
Original Assignee
Semikron Elektronik Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik Gmbh filed Critical Semikron Elektronik Gmbh
Publication of BRPI1000868A2 publication Critical patent/BRPI1000868A2/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

MéTODO PARA PRODUZIR UMA PLURALIDADE DE COMPONENTES SEMICONDUTORES INTEGRADOS. A presente invenção refere-se a um método para produzir uma pluralidade de componentes semicondutores integrados (8) em um suporte (2), em que uma estrutura básica ativa (4) é introduzida no suporte (2) de forma contínua pelo menos através de uma parte dos limites (10) dos componentes semicondutores (8) a serem criados, as regiões dos componentes semicondutores (8) no suporte (2) são definidas, uma camada de cobertura (14) é aplicada ao suporte (2) na região de cada componente semicondutor (8) com a ajuda de uma máscara (12), e o suporte (2) é dividido para formar os componentes semicondutores (8) nos limites (10) do mesmo.

Description

Relatório Descritivo da Patente de Invenção para "MÉTODOPARA PRODUZIR UMA PLURALIDADE DE COMPONENTES SEMICON-DUTORES INTEGRADOS".
Descrição
A presente invenção refere-se a um método para produzir umapluralidade de componentes semicondutores integrados. Na tecnologia desemicondutores, os componentes semicondutores integrados geralmentenão são produzidos individualmente, mas preferencialmente na montagemde um suporte, por exemplo, de uma pastilha de silício. Neste caso, então,uma pluralidade de componentes é simultaneamente produzida em um únicosuporte, de uma maneira que envolve passar por várias etapas do processo.
Vários circuitos eletrônicos, pertencentes à eletrônica de potên-cia, requerem, as assim denominadas redes amortecedoras, que dissipamenergias parasitárias no circuito relevante ou as retiram do dito circuito e osalimentam de novo mais tarde. Amortecedores, como circuitos deste tipogeralmente são chamados, consistem em interconexões simples de resis-tências, capacitâncias e indutâncias. Em um componente amortecedor destetipo, por exemplo, um elemento RC1 a energia parasitária é dissipada, porexemplo, sob a forma de calor.
A DE 10 2006 017 487 A1 descreve a produção de amortecedo-res em um projeto integrado, como um componente semicondutor integrado.De acordo com a publicação "Berberich, S.E.; Bauer, A.J.; Ryssel, H., HighVoltage 3D-Capacitor, 12° Conferência Eeuropéia em Eletrônica de Potênciae Aplicações 2007 Anais EPE Ό7, 02 a 05 de setembro de 2007, Aalborg,Dinamarca", é conhecido por fabricar componentes amortecedores integra-dos como amortecedores 3D em um processo de produção que constitui umderivativo de uma tecnologia padronizada CMOS de silício. As propriedadeselétricas dos componentes são controladas, entre outros fatores, pela inten-sidade da adição de partículas nos materiais de semicondutores e a área outamanho dos componentes.
Em outras palavras, etapas de fotolitografia são usadas paramedir a área de base do componente ou definir a área de circuito integrado epara padronizar a metalização.
A tecnologia descrita resulta em grande complexidade de enge-nharia de processo. Além disso, a complexidade para medir os componen-tes, isto é, no que se refere ao seu tamanho de circuito integrado, valor decapacitância e valor de resistência dos componentes amortecedores, é alta.Alterando a resistência, neste caso, por exemplo, a respectiva área do circui-to integrado ou a adição de partículas na pastilha é alterada. Alterando acapacitância de um componente, a área do componente é alterada, por e-xemplo, uma área de aproximadamente 15 u.m2 é requerida para produzirum capacitor de 15 u.m2 com uma resistência dielétrica maior do que 200 V, eaproximadamente 20 u.m2 para um capacitor de 20 nF.
É um objetivo da invenção, especificar um método em que com-ponentes amortecedores 3D podem ser medidos de maneira mais simplesdurante sua produção.
A invenção é baseada no reconhecimento de que, no conhecidoprocesso padronizado de CMOS, o tamanho do componente ou a área docomponente tem que ser considerado em cada etapa individual do processo.A título de exemplo, quando se altera a área do componente de um capacitorintegrado no sentido de alterar o valor da capacitância do mesmo, isto temque ser considerado em todas as etapas de máscara do processo inteiro.Além disso, o reconhecimento de que amortecedores integrados consistemem uma estrutura básica ativa que é coberta por uma camada de coberturapadronizada, por exemplo, a metalização superior, é considerada. A estrutu-ra básica não contém a camada de cobertura. A estrutura básica de per se éidêntica a componentes de dimensões diferentes. A estrutura básica é, atítulo de exemplo, furos que são introduzidos na pastilha e que são revesti-dos com um dielétrico no sentido de que finalmente forma um capacitor pormeio da camada de cobertura.
A invenção é então baseada no conceito de produzir os compo-nentes no suporte de tal modo que a estrutura básica ativa seja inicialmenteproduzida sem considerar os limites de componente reais subsequentes, deforma contínua, sem quaisquer intervalos, de forma ininterrupta ou planar-mente, quer dizer, sem limites ou regiões de corte reservados, ao longo detodo o suporte. Em outras palavras, a estrutura básica não é padronizada deacordo com circuitos integrados individuais na região dos componentes quesurgirão subseqüentemente, e não é então limitada às dimensões desejadasdo componente. Portanto, limites de componente ou regiões de corte subse-quentes em que os componentes serão subseqüentemente individualizadossão inicialmente desconsiderados.
Em última instância, o componente não é delimitado a uma regi-ão específica do suporte até por meio da camada de cobertura. Então, não éaté em uma próxima etapa que a delimitação real dos componentes surgepor meio da aplicação direcionada das metalizações nas, e somente nasregiões que são subseqüentemente planejadas para formar o respectivocomponente individual. A metalização, quer dizer, o elétrodo superior ou ladode serragem do componente amortecedor é, neste caso, padronizada pormeio de um método de máscara, por exemplo, uma denominada máscara deprojetar sombra.
O objetivo é então alcançado por meio de um método de acordocom a reivindicação da Patente 1. O método serve para produzir uma plura-lidade de componentes semicondutores integrados em um suporte e possuias seguintes etapas: a estrutura básica ativa é introduzida no suporte, comoexplicado acima, isto quer dizer, de forma contínua pelo menos através deuma parte dos limites de componentes a serem criados. É só então que asregiões dos componentes semicondutores no suporte são definidas. Em ou-tras palavras, a posição, tamanho e forma de cada componente semicondu-tor ou os limites dos mesmos no suporte são definidos.
Em cada região que é planejada subseqüentemente para consti-tuir um componente semicondutor, uma camada de cobertura é então apli-cada ao suporte ou à estrutura básica ativa com a ajuda de uma máscara ouum método de máscara. Finalmente, o suporte é dividido para formar oscomponentes semicondutores nos limites.
O método dispõe a vantagem significativa de que, em última ins-tância, o tamanho do componente, forma ou posição no suporte seja apenasdefinida com base na camada de cobertura ou o método de máscara, e oscomponentes semicondutores integrados a serem produzidos possam destemodo ser definidos em uma maneira particularmente simples com base nes-ta única etapa. Com base na estrutura da máscara no método de máscara, otamanho do componente e deste modo, por exemplo, o valor de capacitân-cia, o valor de resistência ou a área de circuito integrado podem consequen-temente ser livremente medidos, isto quer dizer particularmente, de formasimples e com boa relação custo-benefício, no método. Isto reduz conside-ravelmente a despesa no que se refere ao desenvolvimento, engenharia deprocesso e custos para a produção de componentes semicondutores destetipo.
Em uma modalidade preferida do método, elementos de estrutu-ra idênticos dispostos um ao lado do outro, planarmente, são introduzidoscomo estrutura básica no suporte. Os elementos de estrutura deste tipo sãogeralmente de ordens de magnitude menores do que a área do componentesemicondutor integrado. Em outras palavras, cada componente semicondu-tor integrado consiste em um número muito grande de tais elementos de es-trutura idêntica. Em outras palavras, o dimensionamento do componente éefetuado pelo número de elementos de estrutura que o componente temsubseqüentemente, isto quer dizer pela área do suporte coberta pelo com-ponente semicondutor.
Particularmente para uma estrutura básica deste tipo é vantajosoque os elementos de estrutura possam ser introduzidos planarmente sobre osuporte inteiro sem considerar os limites de componente, o que também sim-plifica significativamente esta etapa do processo.
Em uma configuração preferida do método acima mencionado,estruturas furadas ou sulcadas são introduzidas como elementos de estrutu-ra no suporte. Componentes amortecedores tendo estruturas furadas destetipo são conhecidos, por exemplo, da DE 10 2006 017 487 A1 já citada. Es-tes estão particularmente bem adaptados para a produção de capacitoresintegrados.
De acordo com o método, a estrutura básica se estende pelomenos através de uma parte dos limites dos componentes, isto quer dizer,também sobre regiões do suporte que têm que ser subseqüentemente divi-didas durante a individualização dos componentes. Em uma configuração dométodo, a estrutura básica tem uma camada auxiliar, por exemplo, uma ca-mada específica, que apresenta problemas, por exemplo, durante a individu-alização subsequente dos componentes. Estas são, por exemplo, partes daestrutura básica que causariam problemas, por exemplo, durante a separa-ção do suporte, espalhariam, por exemplo, durante a serragem ou iriam pro-duzir curtos-circuitos indesejáveis entre camadas individuais. Nesta versãodo método, antes de o suporte ser dividido, nos limites dos componentes, aparte correspondente da camada auxiliar é subseqüentemente removida no-vamente.
Em uma configuração do método mencionado, a parte discutidada estrutura básica é uma camada auxiliar mais elevada, que é então cober-ta pela camada de cobertura na etapa subsequente.
Em uma configuração adicional do método, é usado em polissilí-cio como camada auxiliar. Além disso, pode ser usada TMAH (solução dehidróxido de tetrametilamônio) para remover a dita camada auxiliar. A TMAHpode, por exemplo, remover uma camada de polissilício altamente dopadocomo camada auxiliar, de maneira particularmente simples. Neste caso, opolissilício é igualmente depositado globalmente, isto quer dizer, sem consi-derar os limites, no suporte. Neste caso, a TMAH trabalha seletivamentecom respeito ao metal da camada de cobertura nas regiões expostas, istoquer dizer, as regiões não cobertas por metal. A remoção da camada auxili-ar, então, não requer mais uma etapa especial, desde que a metalização jáaplicada atua como uma máscara para a TMAH.
Em uma modalidade adicional preferida do método, a camadade cobertura é produzida com a ajuda de uma máscara de projetar sombra.O uso de uma máscara de projetar sombra em uma etapa do processo podeser realizada de uma maneira particularmente simples e com boa relaçãocusto-benefício.
Em uma versão adicional do método, é aplicado metal comocamada de cobertura.
Em outra configuração do método, uma pastilha de silício é usa-da como suporte.
Em uma configuração adicional do método, um componente a-mortecedor baseado em semicondutor é produzido como componente semi-condutor.
Em uma configuração deste método, um amortecedor 3D é pro-duzido como componente semicondutor.
Para uma descrição adicional da invenção, é feita referência àsversões exemplificativas nos desenhos, em que, em cada caso em um dia-grama básico esquemático:
a figura 1 mostra um suporte com uma pluralidade de compo-nentes semicondutores,
a figura 2 mostra um corte transversal através do suporte e umcomponente semicondutor,
a figura 3 mostra um corte transversal de acordo com a figura 2para uma versão alternativa de um componente.
A figura 1 mostra uma pastilha de silício como suporte 2. A mul-tiplicidade de componentes semicondutores 8 (somente três ilustrados) sãosubseqüentemente planejados para surgir no suporte 2, mas a posição es-pacial exata dos ditos componentes semicondutores no suporte 2, não temnenhuma significância qualquer para a primeira etapa do método descritoabaixo. Consequentemente, a posição e localização ou os limites 10 doscomponentes semicondutores 8 que irão surgir não têm que ser conhecidospara a primeira etapa do método, embora isto geralmente se aplique na técnica.
Uma estrutura básica 4 é então introduzida no suporte 2 na pri-meira etapa do método, sem considerar a posição subsequente ou em parti-cular os limites 10 dos componentes semicondutores 8, que somente irãosurgir subseqüentemente. A estrutura básica 4 é então introduzida na super-fície 6 do suporte de forma ininterrupta, de forma contínua, sem quaisquerintervalos, sem considerar os limites subsequentes 10. A estrutura básica 4é deste modo, não-padronizada, em particular no que se refere às regiõessubsequentes dos componentes semicondutores 8, isto quer dizer, não élimitada às dimensões desejadas dos mesmos.
Em uma segunda etapa, os componentes semicondutores 8, ouos limites 10 dos mesmos são então planejados, identificados ou definidosna superfície 6 ou no suporte 2. Uma máscara 12 é produzida corresponden-temente: na região de cada componente semicondutor 8, uma camada decobertura 14, metal, no exemplo aqui, é então aplicada à estrutura básica 4com a ajuda da máscara 12, uma máscara de projetar sombra, no exemplo.
Em contraste com a aplicação da estrutura básica 4, isto é efetuado de for-ma a considerar os limites 10, isto quer dizer que a camada de cobertura 14é seletivamente aplicada somente na região dos componentes semiconduto-res 8. Na região dos limites, o suporte permanece livre da camada de cober-tura 14.
Em uma etapa final, o suporte 2 ou mais precisamente, os com-ponentes semicondutores 8 são então individualizados por meio do suporte2, na região dos limites 10, sendo divididos por toda sua espessura, isto querdizer, junto com a estrutura básica 4 também presente lá.
A figura 2 mostra um corte transversal através do suporte 2 e umcomponente semicondutor 8. Na figura 2, o suporte 2 pode ser visto maisuma vez na forma de substrato de silício com uma metalização 16 como elé-trodo inferior. Na figura 2, a estrutura básica 4 consiste em elementos deestrutura 18 que são gravados perpendicularmente no suporte 2 da superfí-cie 6 e estão na forma de furos anisotrópicos ou estruturas sulcadas ou fura-das e uma camada dielétrica 20, que cobre ambos a superfície 6 e os furos,isto quer dizer, todo o suporte 2. Os elementos de estrutura 18 são dispostosplanarmente, lado a lado um do outro, de forma distribuída, sobre todo o su-porte 2. Pode também ser discernido na figura 2 que a estrutura básica 4mostrada se estende sem interrupção sobre todo o suporte 2, em particularnão considera os limites 10 do componente semicondutor 8 ilustrado na figu-ra 2. Na figura 2, a camada de cobertura mais elevada 14, também pode servista como metalização na forma de um elétrodo superior, que, porém, foidepositado de forma delimitada ao componente semicondutor 8. Então, naregião dos limites 10, nenhuma camada de cobertura 14 está situada no su-porte 2.
O componente semicondutor 8 ilustrado na figura 2 é um assimdenominado amortecedor 3D tendo, entre a metalização 16 e a camada decobertura 14, o diagrama de circuito equivalente de um resistor R e de umcapacitor C como ilustrado na figura 2. Neste caso, ambos os valores de re-sistência R e de capacitância C são determinados pela área básica ocupadapelo componente semicondutor 8 no suporte 4. Em outras palavras, os doisparâmetros R e C do componente amortecedor alterariam se, em vez doselementos de estrutura três por três 18 (quadrado, somente três visíveis navista em corte) ilustrados na figura 2, em cada caso os elementos de estrutu-ra adjacentes 18 (quatro por quatro) foram também cobertos pela camada decobertura 14 e deste modo surgiu um componente composto por dezesseiselementos de estrutura 18.
A figura 3 mostra uma modalidade alternativa de um componen-te semicondutor 8, em que a estrutura básica 4 inclui adicionalmente umacamada adicional 22 aplicada à camada dielétrica 20. A dita camada adicio-nal foi depositada na forma de uma camada de polissilício dopado como elé-trodo superior adicional em uma forma de cobertura de área no suporte 2.
Porém, desde que a camada 22 encurta o espaço livre isolante depois docorte subsequente do suporte 2 na região dos limites 10 e iria, deste modo,produzir arcos no componente semicondutor 8, após a aplicação da metali-zação 16, a camada 22 como parte da estrutura básica é removida na regiãodos limites 10 pela ação da TMAH 24 até que a camada 20 seja descoberta.

Claims (12)

1. Método para produzir uma pluralidade de componentes semi-condutores integrados (8) em um suporte (2), em que:- uma estrutura básica ativa (4) é introduzida no suporte (2) deforma contínua, pelo menos através de uma parte dos limites (10) dos com-ponentes semicondutores (8) a serem criados,- as regiões dos componentes semicondutores (8) no suporte (2)são definidos,- uma camada de cobertura padronizada (14) é aplicada ao su-porte (2) na região de cada componente semicondutor (8) com a ajuda deuma máscara (12),- o suporte (2) é dividido para formar os componentes semicon-dutores (8) nos limites (10) do mesmo.
2. Método de acordo com a reivindicação 1, em que elementosde estrutura idêntica (18, 20, 22) dispostos lado a lado um do outro, planar-mente, são introduzidos como estrutura básica (4) no suporte (2).
3. Método de acordo com a reivindicação 2, em que estruturasfuradas ou sulcadas são introduzidas como elementos de estrutura (18, 20, 22) no suporte (2).
4. Método de acordo com qualquer uma das reivindicações 1 a 3, em que pelo menos uma parte da estrutura básica (4) é removida na regi-ão dos limites (10) antes de o suporte (2) ser dividido.
5. Método de acordo com reivindicação 4, em que a estruturabásica (4) tem uma camada auxiliar mais elevada (22), em que, como parteda estrutura básica (4), a camada auxiliar (22) é removida na região dos limites (10).
6. Método de acordo com a reivindicação 5, em que é usado po-lissilício como camada auxiliar (22).
7. Método de acordo com a reivindicação 5 ou 6, em que a ca-mada auxiliar (22) é removida com a ajuda de TMAH (24).
8. Método de acordo com qualquer uma das reivindicações 1 a 7, em que a camada de cobertura (14) é produzida com a ajuda de umamáscara de projetar sombras como máscara (12).
9. Método de acordo com qualquer uma das reivindicações 1 a-8, em que uma camada de metalização é aplicada como camada de cobertu-ra (14).
10. Método de acordo com qualquer uma das reivindicações 1 a-9, em que uma pastilha de silício é usada como suporte (2).
11. Método de acordo com qualquer uma das reivindicações 1 a-10, em que componentes amortecedores baseados em semicondutores sãoproduzidos como componentes semicondutores (8).
12. Método de acordo com a reivindicação 11, em que amorte-cedores 3D são produzidos como componentes semicondutores (8).
BRPI1000868-3A 2009-03-26 2010-03-26 método para produzir uma pluralidade de componentes semicondutores integrados BRPI1000868A2 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009001919A DE102009001919B4 (de) 2009-03-26 2009-03-26 Verfahren zum Herstellen einer Mehrzahl von integrierten Halbleiterbauelementen

Publications (1)

Publication Number Publication Date
BRPI1000868A2 true BRPI1000868A2 (pt) 2011-03-22

Family

ID=42060991

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI1000868-3A BRPI1000868A2 (pt) 2009-03-26 2010-03-26 método para produzir uma pluralidade de componentes semicondutores integrados

Country Status (7)

Country Link
US (1) US8563388B2 (pt)
EP (1) EP2234146A3 (pt)
JP (1) JP2010232655A (pt)
KR (1) KR20100108256A (pt)
CN (1) CN101847600B (pt)
BR (1) BRPI1000868A2 (pt)
DE (1) DE102009001919B4 (pt)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655121A (zh) * 2011-03-03 2012-09-05 中国科学院微电子研究所 牺牲栅去除方法及栅堆叠制作方法
DE102012202765B3 (de) * 2012-02-23 2013-04-18 Semikron Elektronik Gmbh & Co. Kg Halbleitermodul
EP2999002A1 (en) * 2014-09-18 2016-03-23 Services Petroliers Schlumberger Capacitor cell and method for manufacturing same
DE102017211030B4 (de) * 2017-06-29 2020-07-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische Schaltungsanordnung mit einer aktiven Entladeschaltung
DE102018217001B4 (de) 2018-10-04 2020-06-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Halbleiterkondensatoren unterschiedlicher Kapazitätswerte in einem Halbleitersubstrat
DE102020127640B4 (de) 2020-07-10 2024-05-08 X-FAB Global Services GmbH Halbleiterbauelement für Leistungselektronikanwendungen und Verfahren zum Betrieb eines Leistungsmoduls

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2082258C1 (ru) * 1991-08-14 1997-06-20 Сименс АГ Схемная структура с по меньшей мере одним конденсатором и способ ее изготовления
DE4418430C1 (de) * 1994-05-26 1995-05-11 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators
JPH1041504A (ja) * 1996-07-24 1998-02-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6689643B2 (en) * 2002-04-25 2004-02-10 Chartered Semiconductor Manufacturing Ltd. Adjustable 3D capacitor
JP4185704B2 (ja) * 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
DE10228770A1 (de) * 2002-06-27 2004-02-12 Infineon Technologies Ag Dielektrikum mit Sperrwirkung gegen Kupferdiffusion
JP4830360B2 (ja) * 2005-06-17 2011-12-07 株式会社デンソー 半導体装置およびその製造方法
DE102006017487A1 (de) 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7781310B2 (en) * 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method

Also Published As

Publication number Publication date
JP2010232655A (ja) 2010-10-14
CN101847600A (zh) 2010-09-29
DE102009001919B4 (de) 2013-10-02
US8563388B2 (en) 2013-10-22
US20100330766A1 (en) 2010-12-30
KR20100108256A (ko) 2010-10-06
DE102009001919A1 (de) 2010-09-30
EP2234146A3 (de) 2016-03-16
EP2234146A2 (de) 2010-09-29
CN101847600B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
BRPI1000868A2 (pt) método para produzir uma pluralidade de componentes semicondutores integrados
US10262967B2 (en) Semiconductor packages
JP2008527710A5 (pt)
JP2015525969A5 (pt)
US20130148258A1 (en) Capacitor structure
DE602004005126T2 (de) Elektronisches Leistungssystem mit passiver Kühlung
TWI223892B (en) Semiconductor device having integrated capacitor structure and its manufacturing method
US10020241B2 (en) Heat-dissipating structure and method for manufacturing same
US10249705B2 (en) Capacitor array structure
JP2009537995A (ja) 低インダクタンスコンデンサ、低インダクタンスコンデンサの組立方法、および低インダクタンスコンデンサを含むシステム
JP2005094017A5 (pt)
JP2016012707A5 (pt)
JP2009517875A (ja) 高出力用途向けレーザ・ヒューズ構造体
CN102891142A (zh) 具有无方向的去耦合电容器的半导体器件及其制造方法
CN109427787A (zh) 半导体存储装置
US20240014253A1 (en) Capacitor of semiconductor device and distributed model circuit for the same
US20120133019A1 (en) Fuse of semiconductor device and method of forming the same
CN103456497A (zh) 集成电路电容器及其制造方法
JP2004363431A (ja) 金属化フィルムコンデンサ
US8759945B2 (en) Fuse structures, e-fuses comprising fuse structures, and semiconductor devices comprising e-fuses
US11062984B2 (en) Methods for forming semiconductor devices
US9934925B2 (en) Fuse structures and forming and operation methods thereof
US9721841B1 (en) Electronic circuit of fin FET and methof for fabricating the electronic circuit
EP3540770A1 (en) Heat transfer device
CN102963860B (zh) 微桥结构红外探测器的制造方法

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B15K Others concerning applications: alteration of classification

Free format text: A CLASSIFICACAO ANTERIOR ERA: H01L 21/822

Ipc: H01L 29/94 (1974.07), H01L 29/66 (1974.07), H01L 2

B06T Formal requirements before examination [chapter 6.20 patent gazette]
B11E Dismissal acc. art. 34 of ipl - requirements for examination incomplete
B11T Dismissal of application maintained [chapter 11.20 patent gazette]