BRPI0821511A2

BRPI0821511A2 - ethernet de longo alcance para 1000base-t e 10gbase-t

Info

Publication number: BRPI0821511A2
Application number: BRPI0821511-1A
Authority: BR
Inventors: Ozdal Barkan; Nafea Bishara; William Lo
Original assignee: Marvell World Trade Ltd.
Priority date: 2007-12-11
Filing date: 2008-12-11
Publication date: 2020-09-24
Also published as: US8243752B2; JP2011507407A; WO2009076522A2; BRPI0821511B1; US20090080459A1; TWI462527B; WO2009076522A3; CN101897145B; US8824502B2; TW200943821A; JP5250828B2; US20120314716A1; CN101897145A; EP2223457A2; WO2009076522A4; EP2223457B1

Abstract

ETHERNET DE LONGO ALCANCE PARA 1000BASE-T e 10GBASE-T. A presente invenção refere-se a um dispositivo de camada física (PHY) com métodos correspondentes que é caracterizado pelo fato de que possui: um módulo de taxa de dados para a seleção de um divisor de taxa de dados N, onde N representa pelo menos um número inteiro positivo ou um número real maior ou igual a 1; e um PHY core, incluindo um módulo transmissor PHY para a transmissão de sinais primários a uma taxa de dados de M/N Gbps, além de um módulo receptor PHY para o recebimento de 0 sinais secundários a uma taxa de dados de MIN Gbps; em que os sinais primários e secundários correspondem pelo menos ao padrão 1000BASE-T, onde M = 1, ou ao padrão 10GBASE-T, em que M = 10.

Description

Relatório Descritivo da Patente de Invenção para "DISPO- SITIVO DE CAMADA FÍSICA, MÓDULO DE INTERFACE DE REDE E

DISPOSITIVO DE REDE PARA TRANSMISSÃO E RECEPÇÃO NOS PADRÕES ETHERNET 1000BASE-T E 10GBASE-T".

REFERÊNCIA CRUZADA DOS PEDIDOS RELACIONADOS

[001] Este pedido reivindica o Pedido de Patente U.S. Nº de série 12/330,823, depositado em 9 de dezembro de 2008, e Pedido de Pa- tente Provisório U.S. Nº de série 61/012,810, depositado em 11 de de- zembro de 2007, suas divulgações incorporadas aqui para referência em sua integralidade.

[002] Este pedido é um continuação em parte do Pedido de Pa- tente U.S. Nº de série 11/696,476, depositado em 4 de abril de 2007, e reivindica sua descrição incorporada para referência em sua integrali- dade.

[003] Este pedido é referente ao Pedido de Patente U.S. Nº de série 11/595,053, depositado em 10 de novembro de 2006, e reivindica Sua descrição incorporada para referência em sua integralidade.

CAMPO

[004] A presente invenção refere-se, de maneira geral, a comuni- cações de dados, e faz referência especificamente à extensão de al- cance dos padrões Ethernet 1000BASE-T e Ethernet 10GBASE-T.

ANTECEDENTES

[005] As comunicações de dados associadas ao uso de Ethernet de par trançado, conforme especificado pela norma IEEE 802.3 dos padrões 10/100/1000/10GBASE-T, são atualmente limitadas à distân- cia de 100 metros. Entretanto, novas aplicações surgiram, apresen- tando exigências de distâncias superiores a 100 metros, bem como ta- xas de dados excedendo os 100 Mbps. Por exemplo, os pontos de acesso wireless baseados em um sistema MIMO (múltiplas entradas e múltiplas saídas) geralmente exigem conexão Ethernet com velocida-

de superior a 100 Mbps, e estão implantados em locais que exigem instalação de cabos Ethernet com extensão superior a 100 metros.

[006] Soluções convencionais incluem mudança do número de condutores ou cabos, alteração da sinalização usada, entre outros. No entanto, todas essas soluções apresentam problemas, como alta com- plexidade, au-mento da área de silício dos semicondutores, elevado consumo de energia, entre outros. Sumário

[007] Em geral, em um aspecto, uma modalidade caracteriza um dispositivo de camada física (PHY), incluindo: um módulo de taxa de dados para a seleção de um divisor de taxa de dados N, onde N é pelo menos um número inteiro positivo ou um número real maior ou igual a 1, e um núcleo PHY, incluindo um módulo transmissor PHY para a transmissão de sinais primários a uma taxa de M/N Gbps, além de um módulo receptor PHY para o recebimento de sinais secundários a uma taxa de M/N Gbps, onde os sinais primários e secundários correspon- dem um padrão 1000BASE-T, onde M = 1, ou a um padrão 10GBASE- T, onde M = 10.

[008] As modalidades do PHY podem incluir uma ou mais carac- terísticas, conforme o disposto a seguir. Algumas modalidades incluem um módulo de medição de cabo para a medição de uma ou mais ca- racterísticas de um cabo transportando sinais primários e secundários, onde o módulo de taxa de dados seleciona o divisor de taxa de dados N com base em uma ou mais características de cabo. Em algumas modalidades, a(s) característica(s) do cabo consiste(m) pelo menos em: comprimento ou qualidade de transmissão de sinais. Algumas modalidades incluem um circuito redutor de relógio para gerar uma ta- xa de relógio local com base em uma taxa de relógio de referência, onde a razão entre a taxa de relógio de referência e a taxa de relógio local é N, considerando que o núcleo PHY opera de acordo com a taxa de relógio local. Algumas modalidades incluem um módulo transmissor com subcamada de codificação física (PCS) para gerar símbolos PAM- a uma taxa de símbolos de 125 Mbaud, além de um módulo trans- missor de símbolos para gerar um sinal de linha PAM-5 de N períodos de símbolos consecutivos para cada um dos símbolos PAM-5. Em al- gumas modalidades, os níveis de cada sinal de linha PAM-5 gerado representam um símbolo PAM-5 correspondente. Em algumas modali- dades, os níveis de cada sinal de linha PAM-5 gerado representam in- terpolações entre os símbolos PAM-5 consecutivos. Algumas modali- dades incluem um módulo receptor de cabo para gerar sinais de linha PAM-5 com base nos sinais secundários, além de um módulo receptor de símbolos para gerar um símbolo PAM-5 de cada período de símbo- lo consecutivo N para cada um dos sinais de linha PAM-5. Algumas modalidades incluem um módulo de interface de rede, que consiste em: um PHY e um controlador de acesso à mídia para o fornecimento de dados primários para o módulo PHY e para o recebimento de da- dos secundários do PHY. Em algumas modalidades, o módulo de in- terface de rede inclui também um buffer FIFO (primeiro a entrar, pri- meiro a sair) para armazenar os dados primários recebidos do contro- lador de acesso à mídia, além de um circuito de controle de fluxo para a transmissão de um sinal de pausa para o controlador de acesso à mídia toda vez que uma quantidade de dados primários armazenados no FIFO exceder o limite predeterminado. Algumas modalidades inclu- em um dispositivo de rede contendo um módulo de interface de rede. Em algumas modalidades, o dispositivo de rede é selecionado pelo grupo, e consiste em: um switch de rede, um roteador e um controla- dor de interface de rede.

[009] Em geral, em um aspecto, uma modalidade possui um mé- todo, que consiste em: seleção de um divisor de taxa de dados N, on- de N é pelo menos um número inteiro positivo ou um número real mai-

or ou igual a 1; transmissão de sinais primários a uma taxa de dados de M/N Gbps; e recebimento de sinais secundários a uma taxa de da- dos de M/N Gbps, onde os sinais primários e secundários correspon- dem a um padrão 1000BASE-T, onde M = 1, ou a um padrão 10GBASE-T, onde M = 10.

[0010] As modalidades do método podem incluir uma ou mais ca- racterísticas, conforme o disposto a seguir. Algumas modalidades in- cluem a medição de uma ou mais características de um cabo transpor- tando sinais primários e secundários, além da seleção do divisor de taxa de dados N com base em uma ou mais características do cabo. Em algumas modalidades, a(s) característica(s) do cabo consiste(m) pelo menos de: comprimento ou qualidade de transmissão de sinais. Algumas modalidades incluem a geração de uma taxa de relógio local com base em uma taxa de relógio de referência, onde a razão entre a taxa de relógio de referência e a taxa de relógio local é N, consideran- do que os sinais primários são transmitidos de acordo com a velocida- de de relógio local, e os sinais secundários, recebidos de acordo com a taxa de relógio local. Algumas modalidades incluem a geração de símbolos PAM-5 a uma taxa de símbolos de 125 Mbaud, além da ge- ração de um sinal de linha PAM-5 de cada período de símbolos con- secutivos N para cada um dos símbolos PAM-5. Em algumas modali- dades, os níveis de cada sinal de linha PAM-5 gerado representam um símbolo PAM-5 correspondente. Em algumas modalidades, os níveis de cada sinal de linha PAM-5 gerado representam interpolações entre os símbolos PAM-5 consecutivos. Algumas modalidades incluem a ge- ração de sinais de linha PAM-5 com base nos sinais secundários, além da geração de um símbolo PAM-5 de cada período de símbolo conse- cutivo N para cada um dos sinais de linha PAM-5. Algumas modalida- des incluem o armazenamento de dados representados pelos sinais primários de um buffer (FIFO), além da transmissão de um sinal de pausa toda vez que uma quantidade de dados armazenados no BUF- FER excede o limite predeterminado.

[0011] Os detalhes das modalidades foram demonstrados nas fi- guras em anexo e na descrição abaixo. Outras características estão disponíveis na descrição e nas figuras, bem como nas reivindicações. Descrição das Figuras

[0012] Figura 1 mostra um sistema de comunicações de dados correspondente a uma modalidade.

[0013] Figura 2 mostra um switch com um módulo de interface de rede, incluindo o PHY e o MAC da figura 1.

[0014] Figura 3 mostra um roteador com um módulo de interface de rede, incluindo o PHY e o MAC da figura 1.

[0015] Figura 4 mostra um NIC (controlador de interface de rede) com um módulo de interface de rede, incluindo o PHY e o MAC da fi- gura 1.

[0016] Figura 5 mostra um processo PHY da figura 1 correspon- dente a uma modalidade.

[0017] Figura 6 mostra o sistema de comunicações de dados da figura 1, além de um módulo de medição de cabo PHY.

[0018] Figura 7 mostra um processo PHY da figura 6 correspon- dente a uma modalidade.

[0019] Figura 8 mostra o sistema de comunicações de dados da figura 1, além de um circuito de redução de relógio PHY.

[0020] Figura 9 mostra um processo PHY da figura 8 correspon- dente a uma modalidade.

[0021] Figura 10 mostra um sistema de comunicações de dados do padrão 1000BASE-T correspondente a uma modalidade.

[0022] Figura 11 mostra um processo PHY da figura 10 corres- pondente a uma modalidade.

[0023] Figura 12 mostra mais detalhes do PHY da figura 11 cor-

respondente a uma modalidade.

[0024] Figura 13 mostra detalhes do transmissor de símbolos da figura 12 correspondente a uma modalidade.

[0025] Figura 14 mostra detalhes do receptor de símbolos da figu- ra 12 correspondente a uma modalidade.

[0026] Figura 15 mostra uma visão simplificada do MAC e do PHY da figura 1 correspondente a uma modalidade empregando o controle de fluxo na mesma banda.

[0027] Figura 16 mostra um processo de sinalização na mesma banda do PHY da figura 1 correspondente a uma modalidade.

[0028] Figura 17 mostra um processo de autonegociação do PHY da figura 1 correspondente a uma modalidade.

[0029] O(s) primeiro(s) dígito(s) de cada numeral de referência uti- lizado(s) nesta especificação indica(m) o número da figura em que es- te aparece pela primeira vez. Descrição Detalhada

[0030] O assunto da presente descrição é referente à extensão de alcance dos padrões Ethernet 1000BASE-T e 10GBASE-T, ou seja, refere-se ao aumento do comprimento dos cabos usados pelos pa- drões Ethernet 1000BASE-T e 10GBASE-T. De acordo com as diver- sas modalidades aqui descritas, as taxas de transmissão e de recebi- mento de dados são reduzidas, mantendo-se os outros aspectos do padrão 1000BASE-T e/ou do padrão 10GBASE-T, como a subcamada de codificação física (PCS), a correção de erros e os esquemas de si- nalização, permitindo assim comprimentos de cabo superiores a 100 metros, específicos para esses padrões.

[0031] A figura 1 mostra um sistema de comunicações de dados 100 correspondente a uma modalidade. Embora presentes nas moda- lidades descritas, os elementos do sistema de comunicações de dados 100 estão dispostos em um sistema, e outras modalidades podem apresentar disposições diferentes, o que estará evidente para os es- pecialistas no assunto, tomando como referência a descrição e as ins- truções fornecidas neste documento. Por exemplo, os elementos do sistema de comunicações de dados 100 podem ser implementados em hardware, software ou em uma combinação dos mesmos. Em algumas modalidades, o sistema de comunicações de dados 100, por outro la- do, é compatível total ou parcialmente com a norma IEEE 802.3, inclu- indo o esboço e as correções aprovadas.

[0032] Em referência à figura 1, o sistema de comunicações de dados 100 inclui um dispositivo de camada física (PHY) 102, um con- trolador de acesso à mídia (MAC) 104 e um cabo 106. O PHY 102 in- clui um núcleo PHY 108 e um módulo de taxa de dados 116 para a se- leção de um divisor de taxa de dados N. O divisor de taxa de dados N pode ser selecionado manualmente. O núcleo PHY 108 inclui um mó- dulo transmissor PHY 110 e um módulo receptor PHY 112.

[0033] O PHY 102 da figura 1 pode ser implementado em um mó- dulo de interface de rede. O módulo de interface de rede pode ser im- plementado em um dispositivo de rede, como um switch, um roteador, um controlador de interface de rede (NIC), entre outros. A figura 2 mostra um switch 200 com um módulo de interface de rede 202 inclu- indo o PHY 102 e o MAC 104 da figura 1. A figura 3 mostra um rotea- dor 300 com um módulo de interface de rede 302 incluindo o PHY 102 e o MAC 104 da figura 1. A figura 4 mostra um NIC 400 com um módu- lo de interface de rede 402 incluindo o PHY 102 e o MAC 104 da figura

1.

[0034] A figura 5 mostra um processo 500 do PHY 102 da figura 1 correspondente a uma modalidade. Embora presentes nas modalida- des descritas, os elementos do processo 500 estão dispostos em um sistema, e outras modalidades podem apresentar disposições diferen- tes, o que estará evidente para os especialistas no assunto, tomando como referência a descrição e as instruções fornecidas neste docu- mento. Por exemplo, em diversas modalidades, algumas ou todas as etapas do processo 500 podem ser executadas em uma ordem dife- rente, simultaneamente ou de outra maneira.

[0035] Em referência à figura 5, o módulo de taxa de dados 116 seleciona um divisor de taxa de dados N (etapa 502). O divisor de taxa de dados N pode ser um número inteiro positivo ou um número real maior ou igual a 1. O divisor de taxa de dados N pode ser selecionado manualmente. Por exemplo, o divisor de taxa de dados pode ser defi- nido em um registro do sistema de comunicações de dados 100, entre outras opções.

[0036] O PHY 102 recebe palavras de dados 130 do MAC 104 (etapa 504). O módulo transmissor PHY transmite sinais 138 por meio de um cabo 106 representando palavras de dados 130 a uma taxa de dados de M/N Gbps (etapa 506). Para o padrão 1000BASE-T, M = 1. Para o padrão 10GBASE-T, M = 10. O efeito é a redução da taxa de dados transmitida no padrão 1000BASE-T ou no padrão 10GBASE-T por um fator N.

[0037] O módulo receptor PHY 112 recebe sinais 140 através de um cabo 106 representando palavras de dados 146 a uma taxa de da- dos de M/N Gbps (etapa 508). Para o padrão 1000BASE-T, M = 1. Pa- ra o padrão 10GBASE-T, M = 10. O PHY 102 gera palavras de dados 146 com base em sinais 140 (etapa 510), e fornece palavras de dados 146 para o MAC 104 (etapa 512). O efeito é a redução da taxa de da- dos recebida no padrão 1000BASE-T ou no padrão 10GBASE-T por um fator N.

[0038] Em algumas modalidades, o módulo de taxa de dados 116 seleciona o divisor de taxa de dados N com base em uma ou mais ca- racterísticas do cabo 106. A figura 6 mostra o sistema de comunica- ções de dados 100 da figura 1, bem como um módulo de medição de cabo 602 do PHY 102.

[0039] A figura 7 mostra um processo 700 do PHY 102 da figura 6 correspondente a uma modalidade. Em referência à figura 7, o módulo de medição de cabo 602 do PHY 102 avalia uma ou mais característi- cas do cabo 106 (etapa 702). As características avaliadas pelo módulo de medição de cabo 602 podem incluir o comprimento do cabo 106, a qualidade de transmissão de sinais do cabo 106, entre outras opções. As técnicas de medição de comprimento do cabo 106 foram descritas no depósito do Pedido de Patente U.S., de Nº de Série 11/595,053, pedido em 10 de novembro de 2006, que reivindica as descrições as- sociadas a este por referência, na íntegra, conforme o presente ins- trumento. As medições da qualidade de transmissão de sinais do cabo 106 podem incluir medidas de “abertura de olho” dos sinais recebidos pelo cabo 106 através do módulo receptor do cabo 128, entre outras opções.

[0040] Com base nas características de medição do cabo 106, o módulo de taxa de dados 116 do PHY 102 seleciona um divisor de ta- xa de dados N (etapa 704). O divisor de taxa de dados N pode ser um número inteiro positivo ou um número real maior ou igual a 1. O divisor de taxa de dados N pode ser selecionado manualmente. Por exemplo, o divisor de taxa de dados pode ser definido em um registro do siste- ma de comunicações de dados 100, entre outras opções.

[0041] Opcionalmente, o divisor de taxa de dados N pode ser se- lecionado por meio de um processo de autonegociação. Por exemplo, o processo de autonegociação pode incluir autonegociação IEEE nex- tPage, software de alto nível, como o Link Layer Discovery Protocol (LLDP), entre outros. Um exemplo de processo de autonegociação é descrito a seguir.

[0042] O PHY 102 recebe palavras de dados 130 do MAC 104 (etapa 706). O módulo transmissor PHY transmite sinais 138 através de um cabo 106 representando palavras de dados 130 a uma taxa de dados de M/N Gbps (etapa 708). Para o padrão 1000BASE-T, M = 1. Para o padrão 10GBASE-T, M = 10. O efeito é a redução da taxa de dados transmitida no padrão 1000BASE-T ou no padrão 10GBASE-T por um fator N.

[0043] O módulo receptor PHY 112 recebe sinais 140 através de um cabo 106 representando palavras de dados 146 a uma taxa de da- dos de M/N Gbps (etapa 710). Para o padrão 1000BASE-T, M = 1. Pa- ra o padrão 10GBASE-T, M = 10. O PHY 102 gera palavras de dados 146 com base nos sinais 140 (etapa 510), e fornece palavras de dados 146 para o MAC 104 (etapa 712). O efeito é a redução da taxa de da- dos recebida no padrão 1000BASE-T ou no padrão 10GBASE-T por um fator N.

[0044] O PHY 102 opera de acordo com um relógio local. Em al- gumas modalidades, o divisor de taxa de dados N é usado para redu- zir o relógio local do PHY 102. Nessas modalidades, o núcleo PHY 108, incluindo seções analógicas e digitais, é reduzido por um fator N. O efeito é a redução da taxa de dados transmitidos e recebidos, por meio de um fator N. A figura 8 mostra o sistema de comunicações de dados 100 da figura 1, bem como um circuito de redução de relógio 802 do PHY 102.

[0045] A figura 9 mostra um processo 900 do PHY 102 da figura 8 correspondente a uma modalidade. Em referência à figura 9, o módulo de taxa de dados 116 seleciona um divisor de taxa de dados N (etapa 902). O divisor de taxa de dados N pode ser um número inteiro positi- vo ou um número real maior ou igual a 1. O divisor de taxa de dados N pode ser selecionado manualmente. Por exemplo, o divisor de taxa de dados pode ser definido em um registro do sistema de comunicações de dados 100, entre outras opções. Opcionalmente, o módulo de taxa de dados 116 pode selecionar o divisor de taxa de dados N com base em uma ou mais características do cabo 106, conforme descrito ante- riormente pelas figuras 6 e 7.

[0046] O circuito de redução de relógio 802 gera um relógio local 804 com base em um relógio de referência 806 e em um divisor de re- lógio N, onde a razão entre a taxa de relógio de referência e a taxa de relógio local é N (etapa 904). O PHY 102 opera de acordo com o reló- gio local 804. O relógio de referência 806 pode ser 125 MHz GMII, ou qualquer outro valor.

[0047] O PHY 102 recebe palavras de dados 130 do MAC 104 (etapa 906). O módulo transmissor PHY transmite sinais 138 através de um cabo 106 representando palavras de dados 130 a uma taxa de dados de M/N Gbps (etapa 908). Para o padrão 1000BASE-T, M = 1. Para o padrão 10GBASE-T, M = 10. O efeito é a redução da taxa de dados transmitida no padrão 1000BASE-T ou no padrão 10GBASE-T por um fator N.

[0048] O módulo receptor PHY 112 recebe sinais 140 através de um cabo 106 representando palavras de dados 146 a uma taxa de da- dos de M/N Gbps (etapa 910). Para o padrão 1000BASE-T, M = 1. Pa- ra o padrão 10GBASE-T, M = 10. O PHY 102 gera palavras de dados 146 com base em sinais 140 (etapa 912), e fornece palavras de dados 146 para o MAC 104 (etapa 914). O efeito é a redução da taxa de da- dos recebida no padrão 1000BASE-T ou no padrão 10GBASE-T por um fator N.

[0049] Em algumas modalidades do padrão 1000BASE-T, os me- canismos digitais do núcleo PHY 108 são utilizados para reduzir as ta- xas de transmissão e de recebimento de dados. A figura 10 mostra um sistema de comunicações de dados 1000 do padrão 1000BASE-T cor- respondente a uma modalidade. Embora presentes nas modalidades descritas, os elementos do sistema de comunicações de dados 1000 estão dispostos em um sistema, e outras modalidades podem apre-

sentar disposições diferentes, o que estará evidente para os especia- listas no assunto, tomando como referência a descrição e as instru- ções fornecidas neste documento. Por exemplo, os elementos do sis- tema de comunicações de dados 1000 podem ser implementados em hardware, software ou em uma combinação dos mesmos. Em algumas modalidades, o sistema de comunicações de dados 1000, por outro lado, é compatível total ou parcialmente com a norma IEEE 802.3, in- cluindo o esboço e as correções aprovadas. Além disso, embora essas modalidades sejam descritas com referência ao Ethernet 1000BASE- T, suas características estendem-se inteiramente ao Ethernet 10GBASE-T

[0050] Em referência à figura 10, o sistema de comunicações de dados 1000 inclui o dispositivo de camada física (PHY) 102, o contro- lador de acesso de mídia (MAC) 104 e o cabo 106. O PHY 102 inclui o núcleo PHY 108, o módulo de medição de cabo 114 e o módulo de ta- xa de dados 116. O núcleo PHY 108 inclui o módulo da subcamada física de codificação (PCS) 1008 em comunicação com o MAC 104, um módulo de símbolos 1010 em comunicação com o módulo PCS 1008, e um módulo de cabo 1012 em comunicação com o módulo de símbolos 1010, e com um o link associado (não exibido) por meio de cabo 106.

[0051] O módulo PCS 1008 inclui um módulo transmissor PCS 1018 e um módulo receptor PCS 1020. O módulo de símbolos 1010 inclui um módulo transmissor 1022 e um módulo receptor de símbolos

1024. O módulo do cabo 1012 inclui um módulo transmissor do cabo 1026 e um módulo receptor do cabo 1028. O módulo transmissor PCS 1018, o módulo transmissor de símbolos 1022 e o módulo transmissor do cabo 1026 são referidos como o módulo transmissor PHY 110. O módulo receptor PCS 1020, o módulo receptor 1024 e o módulo recep- tor do cabo 1028 são referidos como o módulo receptor PHY 112.

[0052] A figura 11 mostra um processo 1100 do PHY 102 da figura correspondente a uma modalidade. Embora presentes nas modali- dades descritas, os elementos do processo 1100 estão dispostos em um sistema, e outras modalidades podem apresentar disposições dife- rentes, o que estará evidente para os especialistas no assunto, to- mando como referência a descrição e as instruções fornecidas neste documento. Por exemplo, em diversas modalidades, algumas ou todas as etapas do processo 1100 podem ser executadas em uma ordem di- ferente, simultaneamente ou de outra maneira.

[0053] Em referência à figura 11, o módulo de medição de cabo 114 do PHY 102 avalia uma ou mais características do cabo 106 (eta- pa 1102). As características avaliadas pelo módulo de medição de ca- bo 114 podem incluir o comprimento do cabo 106, a qualidade de transmissão de sinais do cabo 106, entre outras opções. As técnicas de medição de comprimento do cabo 106 foram descritas no depósito do Pedido de Patente U.S., de Nº de Série 11/595,053, pedido em 10 de novembro de 2006, que reivindica as descrições associadas a este por referência, na íntegra, conforme o presente instrumento. As medi- ções de qualidade de transmissão de sinais do cabo 106 podem incluir medidas de “abertura de olho” dos sinais recebidos pelo cabo 106 através do módulo receptor do cabo 128, entre outras opções.

[0054] Com base nas características de medição do cabo 106, o módulo de taxa de dados 116 do PHY 102 seleciona um divisor de ta- xa de dados N (etapa 1104). Em algumas modalidades, N representa um número inteiro positivo. Em algumas modalidades, N representa um número real maior ou igual a 1. Em uma modalidade, o módulo de taxa de dados 116 seleciona um divisor de taxa de dados N com base no comprimento do cabo 106 medido através do módulo de medição de cabo 114. Por exemplo, quando o comprimento do cabo 106 não excede o comprimento máximo de 100 metros especificado para o pa-

drão 1000BASE-T, o módulo de taxa de dados 116 pode selecionar um divisor de taxa de dados com N = 1, resultando em uma taxa de dados de 1 Gbps para o padrão 1000BASE-T. Quando o comprimento do cabo 106 é superior a 100 metros, o módulo de taxa de dados 116 pode selecionar um valor maior para N. Em uma modalidade, os divi- sores de taxa de dados disponíveis para seleção apresentam N = 1, N = 10 e N = 100, resultando em taxas de dados nos valores de 1 Gbps, 100 Mbps e 10 Mbps, respectivamente. Em outras modalidades, qual- quer taxa de dados pode ser selecionada. Por exemplo, para um com- primento de cabo de 300 metros, pode ser selecionado uma taxa de dados de 500 Mbps.

[0055] Em outra modalidade, o módulo de taxa de dados 116 sele- ciona um divisor de taxa de dados N com base na qualidade de trans- missão de sinais do cabo 106, medida através do módulo de medição de cabo 114. Por exemplo, quando uma medição de qualidade de transmissão de sinais excede o limite predeterminado, o módulo de ta- xa de dados 116 pode selecionar um divisor de taxa de dados com N = 1, resultando na taxa de dados de 1 Gbps para o padrão 1000BASE-T. Quando a qualidade de transmissão de sinais é reduzida, o módulo de taxa de dados 116 pode selecionar um valor maior para N.

[0056] No lado transmissor, o módulo PCS 1008 do PHY 102 re- cebe palavras de dados 130 de oito bits do MAC 104 (etapa 1106). Com base em cada uma dessas palavras de dados, o módulo trans- missor PCS 1018 gera quatro símbolos de modulações de amplitude de pulso (PAM-5) 132 (etapa 1108), de três bits cada. Com base nos símbolos PAM-5 132 e no divisor de taxa de dados N selecionado, o módulo transmissor de símbolos 1022 do módulo de símbolos 1010 fornece sinais de linha 134 (etapa 1110), onde os sinais de linha PAM- 134 representam símbolos PAM-5 132 a uma taxa de 125/N Mbaud, conforme detalhado a seguir. O módulo transmissor do cabo 1026 do módulo do cabo 1012 transmite sinais no padrão 1000BASE-T 138 através do cabo 106 (etapa 1112), onde os sinais do padrão 1000BASE-T 138 representam sinais de linha PAM-5 134. O resultado é a transmissão de dados 130 pelo PHY 102 a uma taxa de dados de 1/N Gbps usando a sinalização do padrão 1000BASE-T.

[0057] No lado receptor, o módulo do cabo 1012 recebe sinais do padrão 1000BASE-T 140 através do cabo 106 (etapa 1114). Com base nos sinais do padrão 1000BASE-T 140, o módulo receptor do cabo 1028 do módulo do cabo 1012 fornece sinais de linha PAM-5 142 (eta- pa 1116). O módulo receptor de símbolos 1024 do módulo de símbolos 1010 fornece símbolos PAM-5 144 com base nos sinais de linha PAM- 142 (etapa 1118), onde os sinais de linha PAM-5 142 representam os símbolos PAM-5 144 a uma taxa de 125/N Mbaud. O módulo recep- tor PCS 1020 do módulo da PCS 1008 gera palavras de dados 146, de oito bits cada, com base nos símbolos PAM-5 144 (etapa 1120), e for- nece palavras de dados 146 para o MAC 104 (etapa 1122). O resulta- do é o recebimento de dados 146 pelo PHY 102 a uma taxa de dados de 1/N Gbps usando a sinalização do padrão 1000BASE-T.

[0058] A figura 12 mostra mais detalhes do PHY 102 da figura 11 correspondente a uma modalidade. Embora presentes nas modalida- des descritas, os elementos do PHY 102 estão dispostos em um sis- tema, e outras modalidades podem apresentar disposições diferentes, o que estará evidente para os especialistas no assunto, tomando como referência a descrição e as instruções fornecidas neste documento. Por exemplo, os elementos do PHY 102 podem ser implementados em hardware, software ou em uma combinação dos mesmos.

[0059] Em referência à figura 12, o módulo transmissor de símbo- los 1022 do módulo de símbolos 1010 inclui quatro transmissores de símbolos 1202A - D, enquanto o módulo receptor de símbolos 1024 do módulo de símbolos 1010 inclui quatro receptores de símbolos 1204A -

D. O módulo transmissor do cabo 1026 do módulo do cabo 1012 inclui quatro transmissores de cabo 1206A - D, enquanto o módulo receptor do cabo 1028 do módulo do cabo 1012 inclui quatro receptores de ca- bo 1208A - D. O cabo 106 inclui quatro pares trançados 1210A - D de fios de cobre.

[0060] No lado transmissor, com base em cada palavra de dados 130 de oito bits recebida pelo MAC 104, o módulo transmissor da PCS 1018 fornece quatro símbolos PAM-5 132A — D, de três bits cada, para os transmissores de símbolos 1202A - D, respectivamente. A corres- pondência entre os símbolos PAM-5 e os níveis de sinais de linha PAM-5 é mostrada na tabela 1 abaixo. Com base nos símbolos PAM-5 132 e no divisor de taxa de dados N selecionado, cada transmissor de símbolos 1202A - D fornece um sinal de linha PAM-5 134A — D para um transmissor de cabos 1206A — D correspondente. Os sinais de li- nha PAM-5 134A — D representam os símbolos PAM-5 132A- Da uma taxa de 125/N Mbaud. Com base nos sinais de linha PAM-5 134, cada transmissor de cabo 1206A — D fornece um sinal no padrão 1000BASE-T 138 — D para um par trançado 1210A — D do cabo 106, respectivamente. Símbolo PAM-5 Nível de sinal de linha PAM-5 a | 011 1 og" 101 +1

MM Tabela 1

[0061] No lado receptor, os receptores de cabo 1208A — D rece-

bem sinais do padrão 1000BASE-T 140A — D através dos pares tran- çados 1210A — D do cabo 106, respectivamente. Com base nos sinais do padrão 1000BASE-T 140, os receptores de cabo 1208A — D forne- cem sinais de linha PAM-5 142A — D para os receptores de símbolos 1204A — D, respectivamente. Com base nos sinais de linha PAM-5 142, os receptores de símbolos 1204A — D geram símbolos PAM-5 144A — D, respectivamente. Os sinais de linha PAM-5 142 represen- tam símbolos PAM-5 144 a uma taxa de 125/N Mbaud. Com base em cada grupo de quatro símbolos PAM-5 144A — D, o módulo receptor da PCS 1020 fornece uma palavra de dados 146, de oito bits cada, para o MAC 104.

[0062] A figura 13 mostra detalhes do transmissor de símbolos 1202A da figura 12 correspondente a uma modalidade. O transmissor de símbolos 1202B — D pode ser implementado de maneira similar. Embora presentes nas modalidades descritas, os elementos do trans- missor de símbolos 1202A estão dispostos em um sistema, e outras modalidades podem apresentar disposições diferentes, o que estará evidente para os especialistas no assunto, tomando como referência a descrição e as instruções fornecidas neste documento. Por exemplo, os elementos do transmissor de símbolos 1202A podem ser implemen- tados em hardware, software ou em uma combinação dos mesmos.

[0063] Em referência à figura 13, o transmissor de símbolos 1202A inclui um filtro transmissor 1302A. Para cada símbolo PAM-5 132A re- cebido pelo módulo transmissor da PCS 1018, o filtro transmissor 1302A gera sinais de linha PAM-5 134A correspondentes para perío- dos de símbolos N do padrão 1000BASE-T, onde N representa o divi- sor de taxa de dados selecionado e o período de símbolos do padrão 1000BASE-T é de 8 ns. Para operações de taxa de dados completa- das à taxa de 1 Gbps, N = 1. O valor de N pode ser fornecido pelo mó- dulo de taxa de dados 116 ou implementado como um circuito de re-

dução de relógio 802 da figura 8.

[0064] Em algumas modalidades, o filtro transmissor 1302A inclui um módulo replicador 1304. O módulo replicador 1304 gera os níveis dos sinais de linha PAM-5 134A para representar cada símbolo PAM-5 132A dos períodos de símbolos N do padrão 1000BASE-T. Essa téc- nica fornece efetivamente N réplicas consecutivas de cada símbolo PAM-5 132A, reduzindo, portanto, a taxa de dados do padrão 1000BASE-T através de um fator N.

[0065] Em algumas modalidades, o filtro transmissor 1302A inclui um módulo interpolador 1306. O módulo interpolador 1306 gera os ní- veis dos sinais de linha PAM-5 134A para representar interpolações entre símbolos PAM-5 132A consecutivos dos respectivos períodos de símbolos N do padrão 1000BASE-T. Essas interpolações também re- duzem a taxa de dados do padrão 1000BASE-T através de um fator N e produzem uma curva de transmissão mais suave.

[0066] A figura 14 mostra detalhes do receptor de símbolos 1204A da figura 12 correspondente a uma modalidade. O receptor de símbo- los 1204B — D pode ser implementado de maneira similar. Embora presentes nas modalidades descritas, os receptor de símbolos 1204A estão dispostos em um sistema, e outras modalidades podem apre- sentar disposições diferentes, o que estará evidente para os especia- listas no assunto, tomando como referência a descrição e as instru- ções fornecidas neste documento. Por exemplo, os elementos do re- ceptor de símbolos 1204A podem ser implementados em hardware, software ou em uma combinação destes.

[0067] Em referência à figura 14, o receptor de símbolos 1204A inclui um filtro receptor 1402A. O filtro receptor 1402A gera um símbolo PAM-5 144A para cada período de símbolos N no padrão 1000BASE- T do sinal de linha PAM-5 142A, onde N representa o divisor de taxa de dados N selecionado. Para operações de taxa de dados completa-

das à taxa de 1 Gbps, N = 1. O valor de N pode ser fornecido pelo mó- dulo de taxa de dados 116 ou implementado como um circuito de re- dução de relógio 802 da figura 8.

[0068] Em algumas modalidades, o filtro receptor 1402A inclui um módulo de amostra 1412. O filtro receptor 1402A pode gerar um sim- bolo interno PAM-5 para cada período de símbolos do padrão 1000BASE-T com base nos sinais de linha PAM-5 142A e, portanto, o módulo de amostra 1412 pode fornecer todos os símbolos internos N PAM-5 do módulo PCS 1008 como um símbolo PAM-S5 144A.

[0069] Em algumas modalidades, o filtro receptor 1402A inclui um módulo de função 1414. O módulo de função 1414 gera cada símbolo PAM-5 144A como uma função dos níveis dos sinais de linha PAM-5 142A através dos períodos de símbolos N do padrão 1000BASE-T. Por exemplo, cada símbolo PAM-5 144A pode ser gerado com base na média dos níveis dos sinais de linha PAM-5 142A através dos perí- odos de símbolos N do padrão 1000BASE-T. Outras funções são con- sideradas.

[0070] Novamente em referência à figura 1, diversas técnicas po- dem ser usadas para permitir a operação do MAC 104 com o PHY 102, mesmo que este seja operado a uma taxa de dados reduzida. Por exemplo, o MAC 104 pode ajustar sua taxa de relógio de acordo com o divisor de taxa de dados N selecionado.

[0071] Usando o padrão 1000BASE-T como exemplo, o PHY 102 pode operar a uma taxa de dados de 100 Mbps, enquanto o MAC 104 opera a uma taxa de dados de 100 Mbps GMII. A vantagem desse mé- todo no padrão 100BASE-TX é que o desempenho pode exceder aquele do padrão 100BASE-TX quando o comprimento do cabo 106 ultrapassar 100 metros.

[0072] Como outro exemplo, o MAC 104 pode empregar a replica- ção de palavras de dados para reduzir a taxa efetiva de transferência de dados para o PHY 102. De acordo com essas modalidades, a co- nexão entre o MAC 104 e o PHY 102 opera em alta velocidade (ou se- ja, 1 Gbps para o padrão 1000BASE-T e 10 Gbps para o padrão 10GBASE-T), e o MAC 104 transmite cada palavra de dados para o PHY 102 N vezes, resultando em uma taxa de dados efetiva de 1/N Gbps no padrão 1000BASE-T e 10/N Gbps no padrão 10GBASE-T.

[0073] Como outro exemplo, o PHY 102 e o MAC 104 podem em- pregar o controle de fluxo para operar em diferentes taxas de dados. Essa técnica permite que o MAC 104 receba dados de um host a uma taxa de dados padrão de 1000 Mbps GMII, 100 Mbps GMII, etc., en- quanto o PHY 102 pode operar em outras taxas de dados.

[0074] Em algumas modalidades, o MAC 104 e o PHY 102 empre- gam o controle de fluxo fora de banda. Por exemplo, o PHY 102 pode fornecer sinais de controle de fluxo para o MAC 104 usando um ou mais PINS (Número de Identificação Pessoal) dedicados. Em algumas modalidades, o MAC 104 e o PHY 102 empregam o controle de fluxo na mesma banda. A figura 15 mostra uma visão simplificada do MAC 104 e do PHY 102 da figura 1 correspondente a uma modalidade em- pregando o controle de fluxo na mesma banda.

[0075] Em referência à figura 15, o PHY 102 inclui um buffer FIFO 1502 para armazenar dados 130 recebidos do MAC 104, além de um circuito de controle de fluxo 1504 para transmitir um sinal de pausa 1506 para o MAC 104 toda vez que uma quantidade de dados 130 ar- mazenada no FIFO 1502 exceder o limite predeterminado. Mais deta- lhes das técnicas de controle de fluxo foram descritos no depósito do Pedido de Patente U.S., de Nº de Série 11/696,476, pedido em 4 de abril de 2007, que reivindica as divulgações associadas a este por re- ferência, na íntegra, conforme o presente instrumento.

[0076] Em modalidades nas quais o comprimento de cabo é usado na seleção de taxas de dados, pode-se esperar que os links associa-

dos obtenham medidas de comprimento de cabo similares e, ainda, selecionem a mesma taxa de dados para a comunicação. Entretanto, quando a qualidade de transmissão de sinais é usada na seleção de taxas de dados, os links associados podem obter medidas de qualida- de de sinais diferentes. Nessas modalidades, os links associados po- dem empregar a sinalização na mesma banda para garantir que sele- cionem a mesma taxa de dados.

[0077] A figura 16 mostra um processo de sinalização na mesma banda 1600 do PHY 102 da figura 1 correspondente a uma modalida- de. o link associado do PHY 102 pode empregar um processo similar. Embora presentes nas modalidades descritas, os elementos do pro- cesso 1600 estão dispostos em um sistema, e outras modalidades po- dem apresentar disposições diferentes, o que estará evidente para os especialistas no assunto, tomando como referência a descrição e as instruções fornecidas neste documento. Por exemplo, em diversas modalidades, algumas ou todas as etapas do processo 1600 podem ser executadas em uma ordem diferente, simultaneamente ou de outra maneira.

[0078] Em referência à figura 16, o PHY 102 seleciona inicialmente a taxa de dados de 1 Gbps (etapa 1602). Se a qualidade do sinal é adequada (etapa 1604), e a conexão (link partner) reporta essa quali- dade de sinal (etapa 1606), o processo 1600 é encerrado (etapa 1608). Porém se a qualidade do sinal é inadequada (etapa 1604), o PHY 102 reporta a conexão (link partner) (etapa 1610) e reduz a taxa de dados para uma quantidade predeterminada (etapa 1612), antes de verificar a qualidade do sinal novamente (etapa 1604). Além disso, se a conexão (link partner) reporta uma qualidade de sinal inadequada (etapa 1606), o PHY 102 reduz a taxa de dados (etapa 1612) e verifica a qualidade do sinal novamente (etapa 1604).

[0079] A figura 17 mostra um processo de autonegociação 1600 do PHY 102 da figura 1 correspondente a uma modalidade. o link as- sociado do PHY 102 pode empregar um processo similar. Embora presentes nas modalidades descritas, os elementos do processo 1700 estão dispostos em um sistema, e outras modalidades podem apre- sentar disposições diferentes, o que estará evidente para os especia- listas no assunto, tomando como referência a descrição e as instru- ções fornecidas neste documento. Por exemplo, em diversas modali- dades, algumas ou todas as etapas do processo 1700 podem ser exe- cutadas em uma ordem diferente, simultaneamente ou de outra manei- ra.

[0080] Em referência à figura 17, a conexão (link partner) do PHY 102 seleciona um divisor mínimo de taxa de dados Nimin (etapa 1702), que representa a velocidade máxima suportada pelo PHY 102. Por exemplo, o PHY 102 pode empregar as técnicas descritas anteri- ormente para selecionar um divisor de taxa de dados N. o link associ- ado também seleciona um divisor mínimo de taxa de dados N2min.

[0081] O PHY 102 possui uma velocidade mínima suportada (pre- determinada) representada por um divisor máximo de taxa de dados N1imax. o link associado também possui uma velocidade mínima su- portada (predeterminada) representada por um divisor máximo de taxa de dados N2max. Durante a autonegociação, o PHY 102 e seu link as- sociado compartilham informações sobre seus valores Nmin e Nmax (etapa 1704).

[0082] Se (Nimax < N2min) ou (N2max < Nimin) (etapa 1706), então as velocidades não são equiparadas, e o processo 1700 é en- cerrado (etapa 1708). Caso contrário, o PHY 102 e seu link associado selecionam o mesmo divisor de taxa de dados N como o divisor máxi- mo Nimin e N2min (etapa 1710). O processo 1700 é encerrado (etapa 1708).

[0083] Diversas modalidades podem ser implementadas em circui-

tos eletrônicos digitais ou em hardware, firmware e software de com- putadores, ou ainda, em uma combinação dos mesmos.

Dispositivos podem ser implementados em um programa de computador, tangivel- mente incorporados em um dispositivo de armazenamento legível por computador para serem executados por um processador programável, e etapas de métodos podem ser executadas por um processador pro- gramável que opera um programa de instruções para executar funções através da operação de dados de entrada e da geração de dados de saída.

As modalidades podem ser implementadas em um ou mais pro- gramas de computador executáveis em um sistema programável inclu- indo pelo menos um processador programável integrado para receber e transmitir dados e instruções, um sistema de armazenamento de da- dos, um dispositivo de entrada e um dispositivo de saída.

Cada pro- grama de computador pode ser implementado em procedimento de al- to nível ou em linguagem de programação orientada à objeto, ou em linguagem assembly ou linguagem de máquina se desejado; em todo o caso, a linguagem pode ser compilada ou interpretada.

Processadores apropriados incluem, a título de exemplo, microprocessadores de uso geral e específico.

Geralmente, um processador recebe instruções e dados de uma memória apenas de leitura (ROM) e/ou de uma memó- ria de acesso aleatório (RAM). Tipicamente, um computador inclui um ou mais dispositivos de armazenamento de massa para o armazena- mento de arquivos de dados; esses dispositivos incluem discos mag- néticos, como discos rígidos internos e discos removíveis, discos magneto-ópticos e discos ópticos.

Dispositivos apropriados de arma- zenamento de instruções e dados de programas de computador, tan- givelmente incorporados, incluem todas as formas de memórias não voláteis, incluindo, a título de exemplo, dispositivos de memória semi- condutores, como EPROM, EEPROM, e dispositivos de memória flash, discos magnéticos, como discos rígidos internos, discos removíveis,

discos magneto-ópticos e discos de CD-ROM. Todas as tecnologias supracitadas podem ser complementadas por, ou incorporadas em, ASICs (circuitos integrados de aplicação específica).

[0084] Inúmeras implementações foram descritas. No entanto, é compreendido que modificações diversas podem ser realizadas sem necessariamente ater-se ao escopo desta descrição. Portanto, outras implementações encontram-se disponíveis no escopo das reivindica- ções em anexo.

Claims

REIVINDICAÇÕES

1. Dispositivo de camada física (PHY) (102) compreenden- do: um módulo de medição de cabo (602) configurado para medir características de um cabo (106); caracterizado por compreender ainda: um módulo de taxa de dados (116) para (i) selecionar um divisor de taxa de dados N com base nas características medidas do cabo (106), e (ii) reduzir uma taxa de um primeiro relógio com base no divisor de taxa de dados N, onde N é pelo menos um dentre número inteiro positivo e um número real maior ou igual a 1; e um núcleo PHY compreendendo: um módulo transmissor PHY (110) para transmitir si- nais primários pelo cabo (106) em uma taxa de dados de M/N Gbps com base na taxa do primeiro relógio, e um módulo receptor PHY (112) para receber sinais pelo cabo (106) secundários a uma taxa de dados de M/N Gbps com base na taxa do primeiro relógio, em que os sinais primários e os sinais secundários corres- pondem: ao padrão 1000BASE-T, quando M=1, e ao padrão 10GBASE-T, quando M=10.

2. Dispositivo de camada física (102), de acordo com a rei- vindicação 1, caracterizado pelo fato de que a uma ou mais caracterís- ticas do cabo (106) compreendem pelo menos um dentre: um comprimento do cabo (106), e uma qualidade de transmissão do sinal do cabo (106).

3. Dispositivo de camada física (102), de acordo com a rei- vindicação 1, caracterizado pelo fato de que ainda compreende um circuito de redução de relógio para gerar uma taxa de relógio local com base em uma taxa de relógio de referência, em que: uma razão entre a taxa de relógio de referência e a taxa de relógio local é N, e o núcleo PHY (108) opera conforme a taxa de relógio local.

4. Dispositivo de camada física (102), de acordo com a rei- vindicação 1, caracterizado pelo fato de que ainda compreende: um módulo transmissor de subcamada de codificação física (PCS) (1018) para gerar símbolos de modulação de amplitude de pul- so (PAM)-5 em uma taxa de símbolos de 125 Mbaud, e um módulo transmissor de símbolos (1022) para gerar um sinal de linha PAM-5 para N períodos de símbolos consecutivos para cada um dos símbolos PAM-5.

5. Dispositivo de camada física (102), de acordo com a rei- vindicação 4, caracterizado pelo fato de que os níveis de cada sinal de linha PAM-5 gerado representam um símbolo PAM-5 correspondente.

6. Dispositivo de camada física (102), de acordo com a rei- vindicação 4, caracterizado pelo fato de que os níveis de cada sinal de linha PAM-5 gerado representam interpolações entre os símbolos PAM-S5 consecutivos.

7. Dispositivo de camada física (102), de acordo com a rei- vindicação 1, caracterizado pelo fato de que ainda compreende: um módulo receptor de cabo (1028) para gerar sinais de li- nha de modulação de amplitude de pulso (PAM)-5 com base em sinais secundários, e um módulo receptor de símbolos (1024) para gerar um símbolo PAM-5 para cada N períodos de símbolos consecutivos de cada um dos sinais de linha PAM-5.

8. Dispositivo de camada física (102), de acordo com a rei- vindicação 1, caracterizado pelo fato de ainda compreende: um módulo transmissor de subcamada de codificação física

(1018) configurado para gerar símbolos de modulação de amplitude de pulso de cinco níveis com base em primeiros dados; e um módulo transmissor de símbolos (1022) configurado pa- ra gerar um sinal de linha de modulação de amplitude de pulso de cin- co níveis com base (i) nos símbolos de modulação de amplitude de pulso de cinco níveis, e (ii) no divisor de taxa de dados N, em que o módulo transmissor PHY (110) é configurado pa- ra transmitir os sinais primários que representam os sinais de modula- ção de amplitude de pulso de cinco níveis pelo cabo (106) à taxa de dados de M/N Gbps, e em que o módulo receptor PHY (112) é configurado para receber os sinais secundários pelo cabo (106) à taxa de dados de M/N Gbps.

9. Dispositivo de camada física (102), de acordo com a rei- vindicação 1, caracterizado pelo fato de que ainda compreende um circuito de redução de relógio (802) configurado para gerar uma taxa de relógio local com base em uma taxa de relógio de referência, em que: uma razão entre a taxa de relógio de referência e a taxa de relógio local é N; o núcleo PHY (108) é configurado para operar conforme a taxa de relógio local; um módulo transmissor de subcamada de codificação física (1018) configurado para gerar símbolos de modulação de amplitude de pulso de cinco níveis a uma taxa de símbolos de 125 Mbaud; e um módulo transmissor de símbolos (1022) configurado pa- ra gerar um sinal de linha de modulação de amplitude de pulso de cin- co níveis para N períodos de símbolos consecutivos para cada um dos símbolos de modulação de amplitude de pulso de cinco níveis.

10. Dispositivo de camada física (102), de acordo com a reivindicação 1, caracterizado pelo fato de que: o divisor de taxa de dados N é selecionado de um conjunto de números; o conjunto de números inclui números que não são divisí- veis por 10; e a taxa de dados de M/N não é divisível por 10.

11. Dispositivo de camada física (102), de acordo com a reivindicação 1, caracterizado pelo fato de que: o núcleo PHY (108) compreende: um módulo transmissor de subcamada de codificação física (1018) configurado para gerar símbolos de modula- ção de amplitude de pulso de cinco níveis com base em dados primários, e um módulo transmissor de símbolos (1022) configu- rado para gerar um sinal de linha de modulação de amplitu- de de pulso de cinco níveis com base (i) nos símbolos de modulação de amplitude de pulso de cinco níveis e (ii) no divisor de taxa de dados N; os primeiros sinais representam os sinais de modulação de amplitude de pulso de cinco níveis gerados; e os primeiros sinais e os segundos sinais correspondem: ao padrão 1000BASE-T quando a taxa de dados de M/N é inferior a 1000 bps, e ao padrão 10GBASE-T quando a taxa de dados de M/N é maior ou igual a 1000 bps e menor que 10 Gbps.

12. Dispositivo de camada física (102), de acordo com a reivindicação 1, caracterizado pelo fato de que: os primeiros sinais e os segundos sinais retêm característi- cas de o padrão 1000BASE-T quando M=1,e o padrão 10GBASE-T quando M = 10; e as características incluem aspectos de uma subcamada de codificação física, formatos de correção de erros, e formatos de sinali- zação.

13. Módulo de interface de rede (202, 302, 402), caracteri- zado por compreender: o dispositivo de camada física (102) conforme definido na reivindicação 1; e um controlador de acesso à mídia (104) para (i) fornecer dados primários para o dispositivo de camada física (102), e (ii) rece- ber dados secundários do dispositivo de camada física (102).

14. Módulo, de acordo com a reivindicação 13, caracteriza- do pelo fato de que ainda compreende: um buffer first-in first-out (FIFO) (1502) para armazenar os dados primários recebidos do controlador de acesso à mídia (104), e um circuito de controle de fluxo (1504) para transmitir um sinal de pausa para o controlador de acesso à mídia (104) quando uma quantidade dos dados primários armazenados no FIFO (1502) exceder um

15. Dispositivo de rede (100, 200, 300, 400, 600, 800, 1000) caracterizado por compreender o módulo de interface de rede (202, 302, 402) conforme definido na reivindicação 13.

16. Dispositivo, de acordo com a reivindicação 15, caracte- rizado pelo fato de que é selecionado a partir de um grupo que consis- te em: um switch de rede (200), um roteador (300), e um controlador de interface de rede (400).