BRPI0707663A2 - aparelho de recepÇço de difusço digital e mÉtodo de decodificaÇço de fluxo robusto do mesmo - Google Patents
aparelho de recepÇço de difusço digital e mÉtodo de decodificaÇço de fluxo robusto do mesmo Download PDFInfo
- Publication number
- BRPI0707663A2 BRPI0707663A2 BRPI0707663-0A BRPI0707663A BRPI0707663A2 BR PI0707663 A2 BRPI0707663 A2 BR PI0707663A2 BR PI0707663 A BRPI0707663 A BR PI0707663A BR PI0707663 A2 BRPI0707663 A2 BR PI0707663A2
- Authority
- BR
- Brazil
- Prior art keywords
- robust
- flow
- decoder
- stream
- normal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000009977 dual effect Effects 0.000 claims abstract description 61
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 34
- 230000005540 biological transmission Effects 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000006978 adaptation Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 101100151946 Caenorhabditis elegans sars-1 gene Proteins 0.000 description 1
- 241000282994 Cervidae Species 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 239000006163 transport media Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
- H04N21/2365—Multiplexing of several video streams
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2933—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
- H03M13/2936—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code comprising an outer Reed-Solomon code and an inner convolutional code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2972—Serial concatenation using convolutional component codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/007—Unequal error protection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
- H04N21/2343—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements
- H04N21/23439—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements for generating different versions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2389—Multiplex stream processing, e.g. multiplex stream encrypting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4347—Demultiplexing of several video streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4385—Multiplex stream processing, e.g. multiplex stream decrypting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0055—MAP-decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0093—Point-to-multipoint
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0098—Unequal error protection
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
APARELHO DE RECEPÇçO DE DIFUSçO DIGITAL E MÉTODO DE DECODIFICAÇçO DE FLUXO ROBUSTO DO MESMO. Um aparelho de recepção de difusão digital e método de decodificação de fluxo robusto do mesmo. O aparelho de recepção de difusão digital inclui um decodificador robusto que decodifica um fluxo robusto de um fluxo de transporte dual onde um fluxo normal e o fluxo robusto são combinados. O decodificador robusto inclui um primeiro decodificador que decodifica em treliça o fluxo robusto; um desintercalador robusto que intercala o fluxo robusto decodificado em treliça; um segundo decodificador que decodifica por convolução o fluxo robusto desintercalado; um intercalador robusto que intercala o fluxo robusto decodificado por convolução; e um formatador de quadro que adiciona dados decodificados do segundo decodificador a uma parte que corresponde a uma posição do fluxo robusto de um quadro onde o fluxo normal e o fluxo robusto são misturados. Conseqúentemente, pode ser provido um receptor de uma estrutura simples.
Description
APARELHO DE RECEPÇÃO DE DIFUSÃO DIGITAL E MÉTODO DEDECODIFICAÇÃO DE FLUXO ROBUSTO DO MESMO
Campo Técnico
Aspectos da presente invenção se referem geralmente aum aparelho de recepção de difusão digital e a um método dedecodificação de fluxo robusto do mesmo. Maisespecificamente, aspectos da presente invenção se referemao aparelho de recepção de difusão digital e método dedecodificação de fluxo robusto do mesmo, de modo a proverum aparelho de recepção de estrutura simples.
Fundamentos da Técnica
O esquema de banda lateral vestigial (VSB) do AdvancedTelevision Systems Committee (ATSC), o qual é um sistema dedifusão digital terrestre nos Estados Unidos, é vantajosoem que seu desempenho de recepção não é bom em um ambientede canal desfavorável, particularmente, em um ambiente decanal de desvanecimento Doppler. Desse modo, o ATSC temaceitado novas sugestões sob pré-condições de quecompatibilidade com os receptores existentes seja provida,que os receptores existentes não sofram depreciação deperformance, e que a performance seja aperfeiçoada emcomparação com os receptores existentes para melhorar odesempenho de recepção VSB.
Entre as sugestões para aperfeiçoamento de sistemaVSB, um esquema de fluxo de transporte dual permite que seassista a um vídeo de HD existente, em um ambiente de canaladequado, e permite a recepção de vídeo mesmo em umambiente de canal desfavorável. O esquema de fluxo detransporte dual gera e transmite um fluxo de transportedual com dados robustos adicionados aos dados normais doVSB de ATSC convencional de modo a operar de forma bem-sucedida em um ambiente de canal hostil.
Em seguida, com referência às Figuras 1 a 4, édescrito um sistema de transmissão e recepção de fluxo detransporte dual, convencional, o qual provê bom desempenhomediante transmissão e recepção de um fluxo normal e de umfluxo robusto e permutando informação por intermédio dofluxo robusto.
A Figura 1 é um diagrama de blocos de um aparelho detransmissão VSB convencional, e a Figura 2 é um diagrama deblocos de um processador robusto da Figura 1.
Com referência em primeiro lugar à Figura 1, oaparelho de transmissão VSB convencional inclui umrandomizador 10, um primeiro codificador RS (Reed Solomon)11, um primeiro intercalador 12, um processador robusto 13,um desintercalador 14, um segundo codificador RS 15, umsegundo intercalador 16, um codificador em treliça 17, e ummultiplexador (MUX) 18.
Embora não seja mostrado no desenho, um fluxo detransporte dual (TS), o qual é a combinação de fluxo normale fluxo robusto, é construído na extremidade inicial dorandomizador 10. 0 fluxo de transporte dual passa atravésdo randomizador 10, do primeiro codificador RS 11, doprimeiro intercalador 12, do processador robusto 13, dodesintercalador 14, do segundo codificador RS 15, dosegundo intercalador 16, do codificador em treliça 17, e doMUX 18 e, então, é emitido.
Como o processador robusto 13, que é responsável pelacodificação do fluxo robusto, está após o primeirocodificador RS 11, a paridade adicionada ao fluxo detransporte dual na extremidade inicial do randomizador 10não é correta. Portanto, o desintercalador 14 é providoapós o processador robusto 13, e o segundo codificador RS15 é provido para modificar a paridade incorreta. Nessemomento, o primeiro codificador RS 11 apenas gera um espaçode paridade para intercalação sem adicionar a paridadereal.
Com referência agora à Figura 2, o processador robusto13 inclui um intercalador de símbolos 13a, umdemultiplexador (DE-MUX) normal/robusto (N/R) 13b, umcodificador robusto 13c, um intercalador robusto 13d, umMUX N/R 13e, e um desintercalador de símbolos 13f.
O fluxo de transporte dual intercalado pelo primeirointercalador 12 é convertido pelo símbolo no intercaladorde símbolos 13a, e é separado para um fluxo normal e umfluxo robusto no DE-MUX N/R 13b. O fluxo normal éintroduzido diretamente no MUX N/R 13e. O fluxo robusto éprocessado no codificador robusto 13c e no intercaladorrobusto 14d e, então, alimentado ao MUX N/R 13e. 0 MUX N/R13e multiplexa o fluxo normal e o fluxo robusto, e o fluxomultiplexado é convertido pelo bit no desintercalador desímbolos 13f para emissão.
A Figura 3 é um diagrama de blocos de um aparelho derecepção VSB convencional, e a Figura 4 é um diagrama deblocos de um decodificador robusto da Figura 3.
Com referência à Figura 3, o aparelho de recepção VSBconvencional inclui um demodulador 20 para processar ofluxo de transporte dual recebido a partir do aparelho detransmissão VSB da Figura 1, um equalizador 21, umdecodificador Viterbi 22, um decodificador robusto 23, umMUX 24, um primeiro desintercalador 25, um decodificador RS26, um primeiro desrandomizador 27, um segundodesintercalador 28, um apagador de paridade 29, um segundodesrandomizador 30, e um DE-MUX de pacote robusto 31.
Com referência agora à Figura 4, o decodificadorrobusto 23, da Figura 3, inclui um decodificador TCM MAP23a (TCM se refere à modulação de código em treliça; MAP serefere probabilidade máxima a posteriori), umdesintercalador robusto 23b, um decodificador MAP robusto23c, um intercalador robusto 23d, um formatador de quadro23e, e um desintercalador de símbolos 23f.
Conforme mostrado nos desenhos, a troca de informaçãoé conduzida através de um Ioop formado entre odecodificador TCM MAP 23a e o decodificador MAP robusto 23caté que desempenho suficiente seja adquirido. A partir daconclusão da troca de informação, a saída de dados a partirdo decodificador TCM MAP 23a é usada para receber o fluxonormal, e o formatador de quadro 23e envia a saída de dadosa partir do decodificador MAP robusto 23c para uma posiçãocorrespondendo ao fluxo robusto do fluxo normal e o fluxorobusto. Ao fazer isso, a posição vazia correspondendo aofluxo normal é emitida por intermédio do desintercalador desímbolos 23f a ser usado para a recepção de fluxo robusto.
Revelação da Invenção
Problema Técnico
Conforme discutido acima, quando os aparelhos detransmissão e recepção VSB, convencionais, adicionam acodificação robusta, tal como uma codificação de taxa 1/4,ao fluxo robusto utilizando o codificador robusto 13c, oaparelho de recepção VSB da Figura 4 deve ser construído deacordo com a estrutura do aparelho de transmissão VSB daFigura 3. Conforme mostrado, o aparelho de recepção VSB temuma estrutura complicada.
Solução Técnica
Aspectos da presente invenção foram providos paratratar dos problemas e desvantagens mencionados acima, eoutros, ocorrendo no arranjo convencional, e um aspecto dapresente invenção é o de prover um receptor de umaestrutura simples para o aperfeiçoamento de desempenho deum fluxo robusto incluído em um fluxo de transporte dualmesmo quando codificação aditiva é implementada em váriastaxas.
Aspectos e/ou vantagens adicionais da invenção serãoapresentados em parte na descrição a seguir e, em parte,serão óbvios a partir da descrição, ou podem ser aprendidospela prática da invenção.
De acordo com um aspecto da presente invenção, umaparelho de recepção de difusão digital inclui umdecodificador robusto que decodifica um fluxo robusto de umfluxo de transporte dual em que um fluxo normal e o fluxorobusto são combinados. O decodificador robusto inclui umprimeiro decodificador que decodifica em treliça o fluxorobusto; um desintercalador robusto que desintercala ofluxo robusto decodificado em treliça; um segundodecodificador que decodifica por convolução o fluxo robustodesintercalado; um intercalador robusto que intercala ofluxo robusto decodificado por convolução; e um formatadorde quadro que adiciona os dados decodificados do segundodecodificador a uma parte que corresponde a uma posição dofluxo robusto de um quadro onde o fluxo normal e o fluxorobusto são misturados.
Quando a troca de informação entre o primeirodecodificador e o segundo decodificador é concluída atravésdo desintercalador robusto e do intercalador robusto, osdados decodificados do primeiro decodificador podem seremitidos para serem usados para recepção de fluxo normal eos dados decodificados do segundo decodificador podem serprovidos ao formatador de quadro.
O aparelho de recepção de difusão digital pode incluirainda um desintercalador de símbolos que converte os dadosdecodificados do primeiro decodificador pelo byte; e umintercalador de símbolos que converte os dadosdecodificados do segundo decodificador pelo símbolo.
De acordo com outro aspecto da presente invenção, ummétodo de decodificação de fluxo robusto de um fluxo detransporte dual em que um fluxo normal e um fluxo robustosão combinados em um aparelho de recepção de difusãodigital, inclui decodificação em treliça do fluxo robusto;desintercalação do fluxo robusto decodificado em treliça;decodificação por convolução do fluxo robustodesintercalado; intercalação do fluxo robustodesintercalado; e adição dos dados decodificados porconvolução a uma parte que corresponde a uma posição dofluxo robusto de um quadro onde o fluxo normal e o fluxorobusto são misturados.
Os dados decodificados em treliça podem ser emitidospara serem usados para a recepção de fluxo normal, e osdados decodificados por convolução podem ser adicionados auma parte correspondendo a uma posição do fluxo robusto.
0 método de decodificação de fluxo robusto podeincluir ainda converter os dados decodificados em treliçapelo byte; e converter os dados decodificados porconvolução pelo símbolo.
Efeitos Vantajosos
Como apresentado, de acordo com uma modalidade dapresente invenção, os aparelhos de transmissão e recepçãode difusão digital e os métodos de codificação edecodificação de fluxo robusto do mesmo não complicam aestrutura do receptor mesmo quando codificação adicional éimplementada em várias taxas para melhorar o desempenho dofluxo robusto incluído no fluxo de transporte dual. Alémdisso, vantajosamente, a compatibilidade com os aparelhosde transmissão e recepção existentes é habilitada.
Embora poucas modalidades da presente invenção tenhamsido mostradas e descritas, seria considerado por aquelesversados na técnica que alterações podem ser feitas nessasmodalidades sem se afastar dos princípios e espírito dainvenção, cujo escopo é definido nas reivindicações e seusequivalentes.
Descrição Resumida dos Desenhos
Esses e/ou outros aspectos e vantagens da invenção setornarão evidentes e mais prontamente considerados a partirda descrição a seguir das modalidades, consideradas emconjunto com os desenhos anexos nos quais:
A Figura 1 é um diagrama de blocos de um aparelho detransmissão VSB convencional;
A Figura 2 é um diagrama de blocos de um processadorrobusto da Figura 1;
A Figura 3 é um diagrama de blocos de um aparelho derecepção VSB convencional;A Figura 4 é um diagrama de blocos de um decodificadorrobusto da Figura 3;
A Figura 5 é um diagrama de blocos de um construtor TSo qual se aplica a presente invenção;
As Figuras, 6 e 7, são diagramas mostrando um formatode um fluxo de transporte dual;
As Figuras, 8 e 9, são diagramas mostrando outroformato do fluxo de transporte dual;
A Figura 10 é um diagrama de blocos de um aparelho detransmissão de difusão digital o qual recebe o fluxo detransporte dual da Figura 6 ou Figura 7;
A Figura 11 é um diagrama de blocos de um aparelho detransmissão de difusão digital que recebe o fluxo detransporte dual da Figura 8 ou Figura 9;
a Figura 12 é um diagrama de blocos de um processadorrobusto de acordo com uma modalidade da presente invenção;
A Figura 13 é um diagrama de blocos de um processadorrobusto de acordo com outra modalidade da presenteinvenção;
A Figura 14 é um diagrama mostrando um codificadorrobusto da Figura 12 e Figura 13;
A Figura 15 é um diagrama de blocos de umdesintercalador de símbolos da Figura 12 e Figura 13;
A Figura 16 é um diagrama de blocos de um processadorrobusto de acordo com outra modalidade da presenteinvenção;
A Figura 17 é um diagrama de blocos de um aparelho derecepção de difusão digital que se aplica a presenteinvenção;
A Figura 18 é um diagrama de blocos de umdecodifiçador robusto de acordo com uma modalidade dapresente invenção;
A Figura 19 é um diagrama de blocos de umdecodificador robusto de acordo com outra modalidade dapresente invenção;
A Figura 20 é um fluxograma delineando um método decodificação de fluxo robusto de acordo com uma modalidadeda presente invenção; e
A Figura 21 é um fluxograma delineando um método dedecodificação de fluxo robusto de acordo com uma modalidadeda presente invenção.
Melhor Modo para Realização da Invenção
Será feita agora, em detalhe, referência às presentesmodalidades da presente invenção, cujos exemplos sãoilustrados nos desenhos anexos, em que numerais dereferência semelhantes se referem aos elementos semelhantesdo princípio ao fim. As modalidades são descritas abaixopara explicar a presente invenção mediante referência àsfiguras.
A Figura 5 é um diagrama de blocos de um construtor TS.
Um fluxo de transporte dual, o qual se aplica aosaspectos da presente invenção, é a combinação de um fluxonormal e um fluxo robusto. 0 fluxo de transporte dual podeser gerado no construtor TS 100 da Figura 5.
Com referência agora à Figura 5, o construtor TS 100inclui um codificador Reed-Solomon (RS) 110, um criador deconservador de posição 120, um intercalador 13 0, e um MUXTS 140.
Um fluxo normal e um fluxo robusto são respectivamenteintroduzidos no construtor TS 100. Nesse momento, o fluxonormal é introduzido diretamente no MUX TS 140, enquantoque apenas o fluxo robusto passa através do codificador TS110, do criador de conservador de posição 120, e dointercalador 130 e, então, é alimentado ao MUX TS 140.
Paridade é adicionada ao fluxo robusto no codificadorRS 110, e o criador de conservador de posição 120 gera umaárea na qual a paridade deve ser inserida pelo codificadorrobusto, o que será explicado posteriormente. O fluxorobusto é intercalado no intercalador 130. A seguir, o MUXTS 140 constrói um fluxo de transporte dual mediantemultiplexação do fluxo normal e do fluxo robusto. Essemétodo de gerar um fluxo de transporte dual é bem conhecidodaqueles versados na técnica, e desse modo a descriçãodetalhada do construtor TS 100 será omitida para brevidade.
As Figuras, 6 e 7, são diagramas mostrando formatos deum fluxo de transporte dual.
Tipicamente, um pacote MPEG consiste em umasincronização de 1-byte, um cabeçalho de 3-bytes, e umacarga útil de 184-bytes. 0 cabeçalho do pacote MPEG incluium identificador de pacote (PID). O tipo de dados contidona parte de carga útil determina se o pacote MPEG é o fluxonormal ou o fluxo robusto.
O fluxo (a) da Figura 6 é um exemplo do fluxo robustointroduzido ao construtor TS 100. A parte de carga útilcontém os dados robustos. Os dados robustos são processadosno codificador RS 110, no criador de conservador de posição120, e no intercalador 130 do construtor TS 100 e, então,alimentados ao MUX TS 140.
O fluxo (b) da Figura 6 é um exemplo do fluxo normalintroduzido no construtor TS 100. Embora a parte de cargaútil contenha os dados normais, o fluxo (b) também incluium campo de adaptação no qual os dados robustos sãoinseridos mediante consideração da combinação com o fluxorobusto. O campo de adaptação inclui um cabeçalho AF de 2bytes e um espaço de dados nulo de N-byte.
O fluxo robusto (a) da Figura 6 e o fluxo normal (b)da Figura 6 são multiplexados no MUX TS 140 para desse modoconstruir um fluxo de transporte dual conforme mostrado nofluxo (c) da Figura 6.
A Figura 7 mostra outra combinação do fluxo robusto edo fluxo normal. Um pacote inteiro ou contém os dadosrobustos ou os dados normais. 0 MUX TS 140 arranja o fluxorobusto e o fluxo normal na razão de 1:3. Embora o fluxorobusto e o fluxo normal sejam mostrados como arranjados narazão de 1:3, como exemplo, o arranjo não é limitado a essarazão exemplar.
As Figuras, 8 e 9, são diagramas mostrando outroformato do fluxo de transporte dual.
0 fluxo (a) da Figura 8 é um fluxo robusto, e o fluxo(b) da Figura 8 é um fluxo normal incluindo um byte deenchimento de S-bytes no campo de adaptação. O byte deenchimento de S-byte é uma área da qual uma seqüência dereferência suplementar (SRS) será inserida por um inseridorSRS, a ser explicado. O MUX TS 14 0 constrói um tipo detransporte dual conforme mostrado no fluxo (c) mediantecombinação do fluxo robusto (a) e do fluxo normal (b).
A Figura 9 mostra uma combinação do fluxo robustoincluindo o byte de enchimento e o fluxo normal no qual umpacote inteiro contém ou os dados robustos ou os dadosnormais. 0 fluxo robusto e o fluxo normal são arranjados narazão de 1:3, como exemplo. Deve ser observado que asposições dos dados robustos, e do byte de enchimento,podem, caso seja necessário, ser alteradas.
A Figura 10 é um diagrama de blocos de um aparelho detransmissão de difusão digital que recebe o fluxo detransporte dual da Figura 6 ou da Figura 7. Nessamodalidade da presente invenção, o aparelho de transmissãode difusão digital inclui um randomizador 201, um anexadorde área de paridade 203, um primeiro intercalador 205, umprocessador robusto 207, um desintercalador 209, umcodificador RS 211, um segundo intercalador 213, umcodificador em treliça 215, e um MUX 217.
O randomizador 201 randomiza o fluxo de transportedual introduzido a partir da construção TS 100. 0 fluxo detransporte dual alimentado ao randomizador 201 é formatadocomo no fluxo (c) da Figura 6, ou como na Figura 7. Se umcabeçalho MPEG for usado, o fluxo de transporte dual podeser de 188 bytes. Se um cabeçalho MPEG não for usado, ofluxo de transporte dual pode ser de 187 bytes.
O anexador de área de paridade 2 03 adiciona uma áreade modo que a paridade pode ser inserida no fluxo detransporte dual, randomizada para correção de erro. Aparidade é inserida nessa área no codificador RS 211, a serexplicada.
O primeiro intercalador 2 05 intercala o fluxo detransporte dual tendo a área anexada para inserir aparidade. A intercalação serve para mudar as posições dedados em um quadro, mais propriamente do que para mudar osdados em si.O processador robusto 207 realiza codificação paraaperfeiçoar o desempenho do fluxo robusto incluído no fluxode transporte dual intercalado. O processador robusto 207será explicado adicionalmente com referência às Figuras 12 a 17.
O primeiro desintercalador 209 desintercala o fluxo detransporte dual processado no processador robusto 207.
0 codificador RS 211 anexa a paridade ao fluxo detransporte dual desintercalado. Ao fazer isso, ocodificador RS 211 insere a paridade na área que foiadicionada ao fluxo de transporte dual pelo anexador deárea de paridade 2 03.
0 segundo intercalador 213 intercala o fluxo detransporte dual tendo a paridade anexada.
0 codificador em treliça 215 realiza a codificação emtreliça para o fluxo de transporte dual intercalado.
0 MUX 217 adiciona um sinal de sincronização desegmento e um sinal de sincronização de campo ao fluxo detransporte dual, codificado em treliça, e multiplexa omesmo. A seguir, embora não seja ilustrado, o fluxo detransporte dual, ao qual o sinal de sincronização desegmento e o sinal de sincronização de campo foramadicionados, passa através de modulação e conversão decanal para um sinal de uma banda de canal de RF e, então, étransmitido.
A Figura 11 ilustra o aparelho de transmissão dedifusão digital de acordo com outra modalidade da presenteinvenção. Especificamente, a Figura 11 é um diagrama deblocos de um aparelho de transmissão de difusão digital querecebe o fluxo de transporte dual da Fig. 8 ou da Fig. 9.De acordo com a Figura 11, o aparelho de transmissãode difusão digital inclui um randomizador 201, um inseridorSRS 202, um anexador de área de paridade 203, um primeirointercalador 205, um processador robusto 207, umdesintercalador 209, um codificador RS 211, um segundointercalador 213, um gerador de paridade de compatibilidade214,um codificador em treliça 215, e um MUX 217.
O aparelho de transmissão de difusão digital dessamodalidade tem uma estrutura similar a do aparelho detransmissão de difusão digital da Figura 10. Portanto,numerais de referência idênticos são usados com relação aoselementos semelhantes.
O randomizador 201 recebe o fluxo de transporte dual oqual inclui o byte de enchimento no campo de adaptaçãoconforme mostrado no fluxo (c) da Figura 8 ou como mostradona Figura 9.
O inseridor SRS 2 02 insere um SRS no byte deenchimento incluído no fluxo de transporte dual o qual foirandomizado no randomizador 201. Ao fazer isso, a razão deperda e mistura da carga útil devido ao SRS pode serdeterminada de acordo com a taxa de inserção do cabeçalhoAF e do byte de enchimento no fluxo de transporte dual.
O gerador de paridade de compatibilidade 214 gera umaparidade de compatibilidade com base em um pacote do fluxode transporte dual ao qual a paridade é anexada pelocodificador RS 211 e com base no fluxo de transporte dualque é codificado em treliça pelo codificador em treliça215. O gerador de paridade de compatibilidade 214 provê aparidade de compatibilidade gerada ao codificador emtreliça 215.O codificador em treliça 215 codifica em treliça ofluxo de transporte dual que foi intercalado pelo segundointercalador 213 e provê o fluxo de transporte dualcodificado em treliça ao gerador de paridade decompatibilidade 214. Posteriormente, quando a paridade decompatibilidade é alimentada a partir do gerador deparidade de compatibilidade 214, o codificador em treliça215 anexa a paridade de compatibilidade ao fluxo detransporte dual intercalado e provê o mesmo ao MUX 217.
O MUX 217 adiciona um sinal de sincronização desegmento e um sinal de sincronização de campo ao fluxo detransporte dual ao qual a paridade de compatibilidade foianexada pelo codificador em treliça 215, multiplexa e emiteo fluxo resultante.
A Figura 12 é um diagrama de blocos de um processadorrobusto de acordo com uma modalidade da presente invenção.
Conforme mostrado na Figura 12, o processador robusto207 de acordo com uma modalidade da presente invençãoinclui um DE-MUX N/R 207a, um codificador robusto 207b, umintercalador robusto 207c, e um MUX N/R 207e.
O DE-MUX N/R 207a demultiplexa o fluxo de transportedual que foi intercalado pelo primeiro intercalador 205 edesse modo separa o fluxo normal e o fluxo robusto. Aseguir, o DE-MUX N/R 207a converte o fluxo robusto embytes, em dois bits começando a partir de um bit maissignificativo (MSB) para um bit menos significativo (LSB)em ordem, e provê os dois bits convertidos ao intercaladorrobusto 207c.
Por exemplo, quando entrada de 1-byte, isto é, umaentrada de 8-bits enumerada a partir de MSB para o LSB emordem, tal como 7, 6, 5, 4, 3, 2, 1, 0, a entrada de 8-bitsé convertida em 4 símbolos na ordem de (7, 6), (5, 4), (3,2), e (1, 0).
A seguir, o DE/MUX N/R 207a provê o fluxo normal, oqual é separado através de demultiplexação, ao MUX N/R207e, e provê o fluxo robusto, o qual é convertido para ossímbolos, para o codificador robusto 207b.
O codificador robusto 207b codifica de formaconvolucional o fluxo robusto alimentado a partir do DE-MUXN/R 207a. Aqui, codificação por convolução se refere àanexação de paridade com relação ao fluxo robusto.
De acordo com essa modalidade da presente invenção, umcodificador de um tipo de Código Sistemático Recursivo(RSC) pode ser usado como o codificador robusto 2 07b e serádescrito em detalhe adicional com referência à Figura 14.
O intercalador robusto 207c intercala o fluxo robustocodificado de forma convolucional.
O MUX N/R 207e emite um fluxo de transporte dualmediante multiplexação do fluxo normal alimentado a partirdo DE-MUX N/R 207a e o fluxo robusto alimentado a partir dodesintercalador de símbolos 207d.
A Figura 13 é um diagrama de blocos de um processadorrobusto de acordo com outra modalidade da presenteinvenção. Como o processador robusto 2 07 da Figura 13 temuma estrutura similar aos processadores robustos 207 daFigura 12 e compartilha os mesmos elementos, porém comdiferenças conforme descrito adicionalmente aqui, o mesmonumerai de referência 207 é usado aqui para identificarambos, os processadores robustos 2 07 da Figura 12, e oprocessador robusto 27 da Figura 13. Conforme mostrado naFigura 13, o processador robusto 207 inclui os mesmoselementos que o processador robusto 207 da Figura 12,especificamente, um DE-MUX N/R 207a, um codificador robusto207b, um intercalador robusto 207c, e um MUX N/R 207e. 0processador robusto 207 da Figura 13 inclui ainda umdesintercalador de símbolos 2 07d. O desintercalador desímbolos 207d desintercala o fluxo robusto intercalado. 0desintercalador de símbolos será descrito em mais detalhecom referência à Figura 15.
A Figura 14 é um diagrama mostrando o codificadorrobusto 207b das Figuras 12, 13 e 16.
O codificador robusto 207b opera em associação com ocriador de conservador de posição 120, o qual foi ilustradocom referência à Figura 5. Por exemplo, se o criador deconservador de posição 12 0 gera os dados de entrada de 7,6, 5, 4, 3, 2, 1, 0 começando a partir do MSB para o LSBpara os dados de 2-bytes em ordem de (7, x, 6, x, 5, x, 4,x) e (3, x, 2, χ, 1, x, 0, x) para a codificação de taxa1/2, o codificador robusto 207b recebe e codifica apenas osdados de 7, 5, 3, 1 dos dois bits formando um símboloquando os dados de entrada são convertidos em quatrosímbolos em ordem de (7, 6), (5, 4), (3, 2), (1, 0).
A saída gerada de 2 bits pode ser substituída mesmo emuma parte não tendo informação. Quando o codificador dotipo RSC conforme mostrado na Figura 14 é usado para ocodificador robusto 2 07b, as paridades são simplesmentesubstituídas na parte mantendo informação uma vez que nãohá mudança para a entrada e a saída.
Em uma modalidade em que o codificador robusto 207brealiza a codificação de taxa 1/4, o criador de conservadorde posição 12 0 preenche apenas um bit de 4 bits sucessivoscom dados tendo informação, e insere um valor arbitrárionos três bits restantes. Nesse momento, de dois símbolosconsecutivamente alimentados ao codificador robusto 207b,apenas um bit tem informação. Como mencionadoanteriormente, o codificador robusto 2 07b opera com relaçãoa apenas um bit da entrada de dados, e cria a saída de 4bits para substituir uma parte de 4-bits tendo informaçãoou tendo nenhuma informação.
Por exemplo, quando o criador de conservador deposição 120 emite (a, x, y, z) com relação a um "a" de 1-bit de entrada (x, y, ζ são valores arbitrários tendonenhuma informação), dois símbolos de (a, ζ), (y, z) sendointroduzidas em seqüência são gerados por uma conversão debyte-para-símbolo, a qual é bem conhecida. Apenas a partede dados (a) da entrada é recebida de acordo com a operaçãodo criador de conservador de posição 120 de modo a emitir 4bits. Os 4 bits emitidos são substituídos com dois símbolosde entrada de (a, x) e (y, z).
Na modalidade em que um codificador de tipo RSCconforme é mostrado na Figura 14 (o codificador de taxa1/2) é usado para o codificador robusto 207b, a saídaresultando da taxa de 1/4 pode ser duplicada.
Quando dois símbolos de (a, x) (y, z) são recebidoscomo a entrada, apenas "a" é usado como a entrada e (pl,p2) é emitido. Quando a saída (pl, p2) é gerada, (a, ρ),(a, p) pode ser emitido.
Da saída de 4 bits sucessivos gerados para acodificação de taxa 1/4 no criador de conservador deposição 120, a posição dos dados de entrada pode serarbitrária. O codificador robusto 207b pode empregar apenasos dados combinados como a entrada utilizando a posição dedados combinada com o criador de conservador de posição120, e substituir todos da entrada de 4 bits medianterealização de uma saída.
Conforme ilustrado acima, quando o criador deconservador de posição 120 opera, dois símbolos sucessivos,os quais são gerados a partir dos dados de entrada de 1 bitutilizando a conversão de byte-para-símbolo, o qual agrupadois bits começando a partir do MSB para o LSB, sãoalimentados ao codificador robusto 207.
Em outras palavras, se o processador robustoconvencional 13 inclui o desintercalador de símbolos 13f naFigura 2, como as posições de dois símbolos geradas apartir da entrada de 1 bit são misturadas, o aparelho derecepção de difusão digital convencional precisa combinar aposição de dois símbolos na fase de projeto.
Contudo, na modalidade da presente invenção, como osdois símbolos emitidos gerados a partir da entrada de dadosaparecem em sucessão, as posições dos dois símbolos podemser adquiridas a qualquer momento. Desse modo, o projeto doaparelho de recepção de difusão digital pode sersimplificado.
A Figura 15 é um diagrama de blocos do desintercaladorde símbolos 207d da Figura 13.
O desintercalador de símbolos 207d serve paradesintercalar o fluxo robusto intercalado. 0desintercalador de símbolos 207d inclui um MUX N/R 207dl,um conversor de byte/símbolo 207d2, e um DE-MUX N/R 207d3.
A saída do codificador robusto 207b passa através dointercalador robusto 207c, a qual é usada para melhorar aperformance na troca de informação em um decodificadorrobusto de um aparelho de recepção de difusão digital, aser explicado, e do desintercalador de símbolos 207d. Aseguir, a saída é inserida na posição original do fluxorobusto mediante combinação com o fluxo normal no MUX N/R207e e, então, é emitida.
O desintercalador de símbolos 2 07d é utilizado parasatisfazer a troca de informação simples em virtude do MUXN/R 207dl, do conversor de byte/símbolo 207d2, e do DE-MUXN/R 207d3, sem ter que passar através da conversão de byte-para-símbolo convencional no aparelho de recepção dedifusão digital.
O MUX N/R 207dl multiplexa e combina o fluxo normal eo fluxo robusto alimentado ao desintercalador de símbolos207d.
O conversor de byte/símbolo 207d2 converte o fluxonormal e o fluxo robusto que são multiplexados MUX N/R207dl, pelo byte.
O DE-MUX N/R 207d3 demultiplexa e separa o fluxonormal e o fluxo robusto que foram convertidos pelo byte noconversor de byte/símbolo 207d2 e, então, emite os fluxosseparados.
O desintercalador de símbolos 13f do processadorrobusto convencional 13, da Figura 2, opera com relação atodos os dados do fluxo normal e do fluxo robusto, enquantoque o desintercalador de símbolos 207d de acordo com essamodalidade da presente invenção opera com relação apenas aofluxo robusto. Além disso, o desintercalador de símbolos207d pode ser ajustado para ter um valor diferente deacordo com a posição de fluxo robusto dos dados de entrada.
Como o desintercalador de símbolos 207d é afetado pelodesintercalador 209 e pela conversão de byte-para-símbolo,se o tamanho for igual ao tamanho de símbolos transmitidospara o fluxo robusto para 52 segmentos. Por exemplo, onúmero de espaço de fluxo robusto aparecendo em 52segmentos é 52/4+13. Aqui, considerando a conversão de 1byte para 4 símbolos, o desintercalador de símbolos 207dpode servir como um intercalador de bloco 128*4*13=6656.
A Figura 16 é um diagrama de blocos do processadorrobusto 207, de acordo com outra modalidade da presenteinvenção. Como o processador robusto 2 07 da Figura 16 temuma estrutura similar ao processador robusto 207 dasFiguras 12 e 13, e compartilha os mesmos elementos, porémcom diferenças conforme descrito adicionalmente aqui, omesmo numerai de referência 207 é usado aqui paraidentificar ambos, os processadores robustos 2 07 dasFiguras 12 e 13, e o processador robusto 207 da Figura 16.
Embora o processador robusto 207 conforme mostrado naFigura 13 inclua o desintercalador de símbolos 207d e ointercalador robusto 2 07c separadamente, no processadorrobusto 207, de acordo com a modalidade mostrada na Figura16, o desintercalador de símbolos 207d e o intercaladorrobusto 207d são implementados como um único intercalador207f.
Em outras palavras, o desintercalador de símbolos 207de o intercalador robusto 207c operam no mesmo tamanho deunidade. Desse modo, conforme mostrado na Figura 16, odesintercalador de símbolos 207d e o intercalador robusto207c podem ser implementados como um intercalador o qual éum intercalador integrado 207f.
A Figura 17 é um diagrama de blocos de um aparelho derecepção de difusão digital de acordo com um aspecto dapresente invenção.
Com referência à Figura 17, o aparelho de recepção dedifusão digital aplicado à presente invenção, inclui umdemodulador 301, um equalizador 303, um decodificadorViterbi 305, um primeiro desintercalador 3 07, umdecodificador RS 3 09, um primeiro desrandomizador 311, umdecodificador robusto 313, um segundo intercalador 315, umapagador de paridade 317, um segundo desrandomizador 319, eo DE-MUX robusto 321.
O demodulador 301 recebe o fluxo de transporte dual apartir do aparelho de transmissão de difusão digital daFigura 10 ou Figura 11, detecta a sincronização de acordocom o sinal de sincronização adicionado ao sinal de bandabase, e realiza a demodulação.
O equalizador 303 equaliza o fluxo de transporte dualdemodulado pelo demodulador 301. Em mais detalhe, oequalizador 303 pode remover a interferência dos símbolosrecebidos mediante compensação da distorção de canal dofluxo de transporte dual devido ao multipercurso de canal.
0 decodificador Viterbi 305 corrige os erros comrelação ao fluxo normal do fluxo de transporte dual e emiteum pacote de símbolos mediante decodificação do símbolo deerro corrigido.
O primeiro desintercalador 307 desintercala o fluxonormal que foi decodificado-Viterbi pelo decodificadorViterbi 305.
O decodificador RS 309 decodifica-RS o fluxo normalque foi desintercalado pelo primeiro desintercalador 3 07.
O primeiro desrandomizador 311 desrandomiza e emite ofluxo normal que foi decodificado-RS pelo decodificador RS310.
O decodificador robusto 313 decodifica o fluxo robustodo fluxo de transporte dual equalizado pelo equalizador,303. O decodificador robusto 313 será ilustrado em detalhecom referência às Figuras 18 e 19.
O segundo intercalador 315 intercala o fluxo robustodecodificado pelo decodificador robusto 313.
O apagador de paridade 317 elimina a paridade que foianexada ao fluxo robusto intercalado pelo segundointercalador 315.
O segundo desrandomizador 319 desrandomiza o fluxorobusto a partir do qual a paridade foi eliminada peloapagador de paridade 317.
O DE-MUX robusto 321 demultiplexa o fluxo robusto quefoi desrandomizado pelo segundo desrandomizador 319.
A Figura 18 é um diagrama de blocos de umdecodificador robusto de acordo com uma modalidade dapresente invenção.
Com referência à Figura 18, o decodificador robusto313 inclui um primeiro decodificador 313a, umdesintercalador robusto 313b, um segundo decodificador313c, um intercalador robusto 313b, e um formatador dequadro 313e.
O primeiro decodificador 313a decodifica em treliça ofluxo robusto.
O desintercalador robusto 313b desintercala o fluxorobusto que foi decodificado em treliça pelo primeirodecodificador 313a.
O segundo decodificador 313c decodifica por convoluçãoo fluxo robusto desintercalado pelo desintercalador robusto313b.
O intercalador robusto 313d intercala o fluxo robusto
decodificado por convolução por intermédio do segundodecodificador 313c.
O formatador de quadro 313e adiciona os dadosdecodificados do segundo decodificador 313c à parte quecorresponde à posição do fluxo robusto no quadro onde ofluxo normal e o fluxo robusto são misturados.
Quando a troca de informação é concluída entre oprimeiro decodificador 313a e o segundo decodificador 313catravés do desintercalador robusto 313b e do intercaladorrobusto 313d, os dados decodificados do primeirodecodificador 313a são emitidos para serem usados para arecepção de fluxo normal e os dados decodificados dosegundo decodificador 313c são providos ao formatador dequadro 313e.
A Figura 19 é um diagrama de blocos de umdecodificador robusto 313 de acordo com outra modalidade dapresente invenção. Como o decodificador robusto 313 daFigura 19 tem uma estrutura similar ao decodificadorrobusto 313 da Figura 18, e compartilha os mesmoselementos, porém com características adicionadas conformeaqui descrito, o mesmo numerai de referência 313 é usadoaqui para identificar ambos, o decodificador robusto 313 daFigura 18 e o decodificador robusto 313 da Figura 19.
Com referência à Figura 19, o decodificador robusto313 inclui um primeiro decodificador 313a, umdesintercalador de símbolos 313f, um desintercaladorrobusto 313b, um intercalador de símbolos 313g, umintercalador robusto 313b, um segundo decodificador 313c, eum formatador de quadro 313e.
Como tal, o decodif icador robusto 313 é aplicável aoaparelho de recepção de difusão digital quando o aparelhode transmissão de difusão digital emprega o processadorrobusto 207 da Figura 16.
Os dados decodificados do primeiro decodificador 313aestão em uma unidade de símbolos. Após os dadosdecodificados serem convertidos pelo byte nodesintercalador de símbolos 313f, eles são desintercaladospelo desintercalador robusto 313b. Os dados decodificadosdo segundo decodificador 313c estão em uma unidade de byte.Após os dados decodificados serem intercalados pelointercalador robusto 313d, eles são convertidos por símbolopelo intercalador de símbolos 313g.
A Figura 20 é um fluxograma delineando um método decodificação de fluxo robusto de acordo com uma modalidadeda presente invenção.
Em seguida, o método de codificação de fluxo robusto éilustrado com referência às Figuras 5 a 20.Especificamente, será agora ilustrado o método decodificação de fluxo robusto, no processador robusto 207,conforme mostrado nas Figuras, 12 e 13. Contudo, o métodode codificação de fluxo robusto no processador de fluxorobusto 207, conforme mostrado na Figura 16 é similar,exceto pelas operações de combinação S420 e S430.
Como explicado anteriormente, antes da entrada para oprocessador robusto 207, o fluxo de transporte dual passapor randomização, geração de área de paridade, eintercalação. 0 fluxo robusto incluído no fluxo detransporte dual é codificado no processador robusto 207.
Quando o fluxo de transporte dual é introduzido noprocessador robusto 207, o DE-MUX N/R 207a separa o fluxonormal e o fluxo robusto mediante demultiplexação do fluxode transporte dual. Em operação S400, o DE-MUX N/R 207aconverte o fluxo robusto separado pelo símbolo, provê ofluxo normal diretamente ao MUX N/R 207e, e provê apenas ofluxo robusto ao codificador robusto 207b.
Na operação S410, o codificador robusto 207b anexa aparidade ao fluxo robusto alimentado a partir do DE-MUX N/R207a. Na operação S420, o intercalador robusto 207cintercala o fluxo robusto com paridade anexada.
Na operação S430, o desintercalador de símbolos 207ddesintercala o fluxo robusto em símbolos intercalados. Aofazer isso, o desintercalador de símbolos 207d converte eemite o fluxo robusto pelo byte.
Após passar através do codificador robusto 207b, ointercalador robusto 207c, e o desintercalador de símbolos207d, o fluxo robusto separado no DE-MUX N/R 207a éalimentado ao MUX N/R 207e. Na operação S440, o MUX N/R207e multiplexa o fluxo normal alimentado a partir doDE/MUX N/R 207a e o fluxo robusto alimentado a partir dodesintercalador de símbolos 207d.
A seguir, o fluxo dual multiplexado no MUX N/R 207e étransmitido após passar através de desintercalação,codificação RS, intercalação, codificação em treliça,multiplexação, conforme mostrado nas Figuras 10 e 11, e sersubmetido à modulação.A Figura 21 é um fluxograma delineando um método dedecodificação de fluxo robusto de acordo com uma modalidadeda presente invenção.
O fluxo de transporte dual transmitido a partir doaparelho de transmissão de difusão digital é recebido noaparelho de recepção de difusão digital conforme mostradona Figura 17. O fluxo de transporte dual segue através dedemodulação e equalização. O fluxo robusto incluído nofluxo de transporte dual é alimentado e decodificado nodecodificador robusto 313. Aqui, será descrito o método dedecodificação de fluxo robusto, no decodificador robusto313, da Figura 19. Contudo, o método no decodificadorrobusto 313, da Figura 18, é similar.
O fluxo robusto introduzido no decodificador robusto313 é decodificado em treliça no primeiro decodificador313a na operação S500. O fluxo robusto decodificado emtreliça é desintercalado no desintercalador de símbolos313f e desintercalador robusto 313b na operação S510.
O fluxo robusto desintercalado é decodificado porconvolução no segundo decodificador 313c na operação S520.O fluxo robusto decodificado por convolução é intercaladono intercalador robusto 313d e no intercalador de símbolos313g na operação S530.
Quando o processo acima é repetido, uma troca deinformação é conduzida entre o primeiro decodificador 313ae o segundo decodificador 313c. A partir da conclusão datroca de informação na operação S540-Y, o formatador dequadro 313e adiciona os dados decodificados do segundodecodificador 313c à parte correspondendo à posição dofluxo robusto do quadro (formatação de pacote) na operaçãoS550. O primeiro decodificador 313a e o formatador dequadro 313e emitem o fluxo normal e o fluxo robusto,respectivamente, na operação S560.
Contudo, quando a troca de informação ainda não estáconcluída na operação S540, a troca de informação continuaao longo do Ioop formado entre o primeiro decodificador313a e o segundo decodif icador 313c até que a troca deinformação esteja concluída. Em outras palavras, o processoretorna de acordo com a operação 540-N à operação S500quando a troca de informação não tiver sido concluída.
Quando o fluxo normal e o fluxo robusto são produzidosa partir do decodificador robusto 313, o fluxo normal passapor desintercalação, decodificação RS, e desrandomização eo fluxo robusto passa por desintercalação, eliminação deparidade, desrandomização, e demultiplexação como mostrado,por exemplo, na Figura 17.
Claims (7)
1. Aparelho de recepção de difusão digitalcaracterizado pelo fato de incluir um decodificador robustoque decodifica um fluxo robusto de um fluxo de transportedual onde o fluxo normal e o fluxo robusto são combinados,em que o decodificador robusto compreende:um primeiro decodificador que decodifica em treliça ofluxo robusto;um desintercalador robusto que intercala o fluxorobusto decodificado em treliça;um segundo decodificador que decodifica por convoluçãoo fluxo robusto desintercalado;um intercalador robusto que intercala o fluxo robustodecodificado por convolução; eum formatador de quadro que adiciona dadosdecodificados do segundo decodificador a uma parte quecorresponde a uma posição do fluxo robusto de um quadroonde o fluxo normal e o fluxo robusto são misturados.
2. Aparelho de recepção de difusão digital, de acordocom a reivindicação 1, caracterizado pelo fato de que oprimeiro decodificador e o segundo decodificador realizamtroca de informação através do desintercalador robusto e dointercalador robusto e em que, quando a troca de informaçãoé concluída, os dados decodificados do primeirodecodificador são emitidos para serem usados para recepçãode fluxo normal e os dados decodificados do segundodecodificador são providos ao formatador de quadro.
3. Aparelho de recepção de difusão digital, de acordocom a reivindicação 1, caracterizado pelo fato de que odecodificador robusto compreende ainda:um desintercalador de símbolos que converte os dadosdo primeiro decodificador pelo byte; eum intercalador de símbolos que converte os dados dosegundo decodificador pelo símbolo.
4. Aparelho de recepção de difusão digitalcaracterizado pelo fato de incluir um demodulador, umequalizador, um decodificador Viterbi, um primeirodesintercalador, um decodificador RS, um primeirodesrandomizador, um decodificador robusto, um segundointercalador, um apagador de paridade, um segundodesrandomizador, e um DE-MUX robusto,em que o decodificador decodifica um fluxo robusto deum fluxo de transporte dual onde um fluxo normal e o fluxorobusto são combinados e compreende:um primeiro decodificador que decodifica em treliça ofluxo robusto;um desintercalador robusto que intercala o fluxorobusto decodificado em treliça;um segundo decodificador que decodifica por convoluçãoo fluxo robusto desintercalado;um intercalador robusto que intercala o fluxo robustodecodificado por convolução; eum formatador de quadro que adiciona dadosdecodificados do segundo decodificador a uma parte quecorresponde a uma posição do fluxo robusto de um quadroonde o fluxo normal e o fluxo robusto são misturados.
5. Método de decodificação de fluxo robusto de umfluxo de transporte dual onde um fluxo normal e um fluxorobusto são combinados em um aparelho de recepção dedifusão digital, o método caracterizado pelo fato decompreender:decodificar em treliça o fluxo robusto;desintercalar o fluxo robusto decodificado em treliça;decodificar por convolução o fluxo robustodesintercalado;intercalar o fluxo robusto desintercalado; eadicionar os dados decodificados por convolução a umaparte que corresponde a uma posição do fluxo robusto de umquadro onde o fluxo normal e o fluxo robusto sãomisturados.
6. Método de decodificação de fluxo robusto, de acordocom a reivindicação 5, caracterizado pelo fato de que osdados decodificados em treliça são emitidos para seremusados para recepção de fluxo normal, e os dadosdecodificados por convolução são adicionados a uma partecorrespondendo a uma posição do fluxo robusto.
7. Método de decodificação de fluxo robusto, de acordocom a reivindicação 5, caracterizado pelo fato decompreender ainda:converter os dados decodificados em treliça pelo byte;econverter os dados decodificados por convolução pelosímbolo.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US76517506P | 2006-02-06 | 2006-02-06 | |
| US60/765.175 | 2006-02-06 | ||
| KR10-2006-0070711 | 2006-07-27 | ||
| KR1020060070711A KR100777447B1 (ko) | 2006-02-06 | 2006-07-27 | 디지털 방송 송신 및 수신 장치 그리고 그에 적용되는로버스트 스트림 코딩 및 디코딩 방법 |
| PCT/KR2007/000635 WO2007091821A1 (en) | 2006-02-06 | 2007-02-06 | Digital broadcasting reception apparatus and robust stream decoding method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BRPI0707663A2 true BRPI0707663A2 (pt) | 2011-05-10 |
Family
ID=39760708
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRPI0707662-2A BRPI0707662A2 (pt) | 2006-02-06 | 2007-02-05 | sistema de transmissço e recpÇço de difusço digital |
| BRPI0707519-7A BRPI0707519A2 (pt) | 2006-02-06 | 2007-02-06 | aparelho de recepÇço de difusço digital e mÉtodo de decodificaÇço de fluxo robusto do mesmo |
| BRPI0707663-0A BRPI0707663A2 (pt) | 2006-02-06 | 2007-02-06 | aparelho de recepÇço de difusço digital e mÉtodo de decodificaÇço de fluxo robusto do mesmo |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRPI0707662-2A BRPI0707662A2 (pt) | 2006-02-06 | 2007-02-05 | sistema de transmissço e recpÇço de difusço digital |
| BRPI0707519-7A BRPI0707519A2 (pt) | 2006-02-06 | 2007-02-06 | aparelho de recepÇço de difusço digital e mÉtodo de decodificaÇço de fluxo robusto do mesmo |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7620102B2 (pt) |
| EP (3) | EP1982521B1 (pt) |
| CN (3) | CN101366280B (pt) |
| BR (3) | BRPI0707662A2 (pt) |
| CA (3) | CA2637801A1 (pt) |
| WO (3) | WO2007091809A1 (pt) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8619876B2 (en) | 2005-10-11 | 2013-12-31 | Samsung Electronics Co., Ltd. | Method for turbo transmission of digital broadcasting transport stream, a digital broadcasting transmission and reception system, and a signal processing method thereof |
| DE102006026895B3 (de) * | 2006-06-09 | 2007-11-08 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Interleaver-Vorrichtung, Empfänger für ein von der Interleaver-Vorrichtung erzeugtes Signal, Sender zum Erzeugen eines Sendesignals, Verfahren zum Verarbeiten eines Codeworts, Verfahren zum Empfangen eines Signals und Computer-Programm |
| WO2007145410A1 (en) * | 2006-06-15 | 2007-12-21 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
| WO2008097028A1 (en) * | 2007-02-09 | 2008-08-14 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
| CN101933235B (zh) | 2007-05-16 | 2014-12-17 | 汤姆森特许公司 | 编码和解码信号的装置和方法 |
| EP2201772A2 (en) | 2007-10-15 | 2010-06-30 | Thomson Licensing | Apparatus and method for communicating burst mode activity |
| BRPI0818616A2 (pt) * | 2007-10-15 | 2015-04-07 | Thomson Licensing | Aparelho e método para codificação e decodificação de sinais. |
| TWM354286U (en) | 2007-10-29 | 2009-04-01 | Interdigital Patent Holdings | Apparatus for handling random access channel responses |
| US8559564B2 (en) * | 2009-05-21 | 2013-10-15 | Lg Electronics Inc. | Transmitting/receiving system and method of processing broadcast signal in transmitting/receiving system |
| WO2011046530A1 (en) * | 2009-10-13 | 2011-04-21 | Thomson Licensing | Selectable latency maximum a posteriori (map) decoder |
| EP3383005B1 (de) | 2017-03-30 | 2023-10-11 | RIEDEL Communications International GmbH | Netzwerkgerät für ein intercom-netzwerk |
| DE102017116273A1 (de) | 2017-03-30 | 2018-10-04 | Riedel Communications International GmbH | Netzwerkgerät für ein Intercom-Netzwerk |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6996133B2 (en) * | 2000-04-18 | 2006-02-07 | Zenith Electronics Corporation | Digital communication system for transmitting and receiving robustly encoded data |
| KR100674423B1 (ko) | 2001-01-19 | 2007-01-29 | 엘지전자 주식회사 | 송/수신 시스템 및 데이터 처리 방법 |
| US20020146074A1 (en) * | 2001-02-20 | 2002-10-10 | Cute Ltd. | Unequal error protection of variable-length data packets based on recursive systematic convolutional coding |
| US7111221B2 (en) * | 2001-04-02 | 2006-09-19 | Koninklijke Philips Electronics N.V. | Digital transmission system for an enhanced ATSC 8-VSB system |
| US20040028076A1 (en) | 2001-06-30 | 2004-02-12 | Strolle Christopher H | Robust data extension for 8vsb signaling |
| US7020828B2 (en) * | 2001-10-23 | 2006-03-28 | Koninklijke Philips Electronics N.V. | Trellis encoder with rate 1/4 and 1/2 for a backward compatible robust encoding ATSC DTV transmission system |
| US7194047B2 (en) * | 2002-09-20 | 2007-03-20 | Ati Technologies Inc. | Receiver for robust data extension for 8VSB signaling |
| AU2003274464A1 (en) | 2002-11-04 | 2004-06-07 | Koninklijke Philips Electronics N.V. | Configuration for implementing enhanced vsb on the studio side |
| CN100466716C (zh) * | 2003-01-06 | 2009-03-04 | 韩国电子通信研究院 | 利用4电平残留边带健壮数据发送和接收对偶流的数字电视发送器和接收器 |
| DE602004029551D1 (de) * | 2003-01-28 | 2010-11-25 | Thomson Licensing | Staggercasting im robusten modus |
| KR100683179B1 (ko) | 2003-11-03 | 2007-02-15 | 삼성전자주식회사 | 듀얼 스트림용 디지털 방송 송/수신 시스템의 강건한에러정정 부호화/복호화 장치 및 그의 방법 |
| CN101699846B (zh) * | 2004-05-13 | 2013-02-06 | 三星电子株式会社 | 数字广播发送/接收装置及其信号处理方法 |
| CA2565284C (en) | 2004-05-13 | 2014-09-09 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission/reception devices capable of improving a receiving performance and signal processing method thereof |
| CA2565863C (en) | 2004-05-20 | 2013-04-02 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission/reception devices capable of improving a receiving performance and signal processing method thereof |
| KR101165379B1 (ko) | 2004-07-15 | 2012-07-17 | 삼성전자주식회사 | 수신 성능이 향상된 지상파 디지털 방송 송수신 시스템 및그의 신호처리방법 |
| US7733972B2 (en) * | 2004-10-26 | 2010-06-08 | Broadcom Corporation | Trellis decoder for decoding data stream including symbols coded with multiple convolutional codes |
| US8711947B2 (en) * | 2005-10-11 | 2014-04-29 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission and reception system, and a signal processing method using turbo processing and turbo decoding |
-
2006
- 2006-05-03 US US11/416,256 patent/US7620102B2/en not_active Expired - Fee Related
- 2006-05-03 US US11/416,250 patent/US7840866B2/en active Active
-
2007
- 2007-02-05 US US11/702,097 patent/US8184688B2/en active Active
- 2007-02-05 BR BRPI0707662-2A patent/BRPI0707662A2/pt not_active IP Right Cessation
- 2007-02-05 WO PCT/KR2007/000613 patent/WO2007091809A1/en active Application Filing
- 2007-02-05 CN CN2007800019167A patent/CN101366280B/zh not_active Expired - Fee Related
- 2007-02-05 EP EP07708763A patent/EP1982521B1/en not_active Expired - Fee Related
- 2007-02-05 CA CA002637801A patent/CA2637801A1/en not_active Abandoned
- 2007-02-06 CN CNA2007800026086A patent/CN101371580A/zh active Pending
- 2007-02-06 BR BRPI0707519-7A patent/BRPI0707519A2/pt not_active IP Right Cessation
- 2007-02-06 EP EP07708784.9A patent/EP1982522B1/en not_active Expired - Fee Related
- 2007-02-06 WO PCT/KR2007/000634 patent/WO2007091820A1/en active Application Filing
- 2007-02-06 EP EP07708785A patent/EP1982523B1/en not_active Expired - Fee Related
- 2007-02-06 BR BRPI0707663-0A patent/BRPI0707663A2/pt not_active IP Right Cessation
- 2007-02-06 WO PCT/KR2007/000635 patent/WO2007091821A1/en active Application Filing
- 2007-02-06 CA CA2637804A patent/CA2637804C/en not_active Expired - Fee Related
- 2007-02-06 CA CA2637211A patent/CA2637211C/en not_active Expired - Fee Related
- 2007-02-06 CN CN2007800029366A patent/CN101371582B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1982521B1 (en) | 2012-11-07 |
| US20070183525A1 (en) | 2007-08-09 |
| BRPI0707519A2 (pt) | 2011-05-10 |
| EP1982523A1 (en) | 2008-10-22 |
| US7620102B2 (en) | 2009-11-17 |
| EP1982523B1 (en) | 2012-11-07 |
| EP1982522A1 (en) | 2008-10-22 |
| WO2007091821A1 (en) | 2007-08-16 |
| CN101371582B (zh) | 2010-12-22 |
| EP1982521A4 (en) | 2009-10-21 |
| EP1982523A4 (en) | 2009-10-21 |
| CN101371580A (zh) | 2009-02-18 |
| BRPI0707662A2 (pt) | 2011-05-10 |
| CA2637804A1 (en) | 2007-08-16 |
| CA2637211C (en) | 2014-09-30 |
| CN101366280A (zh) | 2009-02-11 |
| EP1982522B1 (en) | 2013-04-10 |
| CA2637801A1 (en) | 2007-08-16 |
| US8184688B2 (en) | 2012-05-22 |
| WO2007091809A1 (en) | 2007-08-16 |
| WO2007091820A8 (en) | 2007-10-18 |
| US7840866B2 (en) | 2010-11-23 |
| US20070195891A1 (en) | 2007-08-23 |
| CN101366280B (zh) | 2012-03-21 |
| EP1982521A1 (en) | 2008-10-22 |
| US20070198876A1 (en) | 2007-08-23 |
| CA2637804C (en) | 2015-08-11 |
| CA2637211A1 (en) | 2007-08-16 |
| EP1982522A4 (en) | 2009-10-21 |
| WO2007091820A1 (en) | 2007-08-16 |
| CN101371582A (zh) | 2009-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BRPI0707663A2 (pt) | aparelho de recepÇço de difusço digital e mÉtodo de decodificaÇço de fluxo robusto do mesmo | |
| KR100744055B1 (ko) | 수신 성능 및 등화 성능이 향상된 디지털 방송 송수신 시스템 및 그의 신호처리방법 | |
| US8184666B2 (en) | Robust digital communication system | |
| US6958781B2 (en) | Mapping arrangement for digital communication system | |
| US6963618B2 (en) | Enhanced slice prediction feedback | |
| BRPI0620901A2 (pt) | transmissor e sistema para transmitir/receber fluxo de difusão digital e método do mesmo | |
| KR100728873B1 (ko) | 수신 성능 및 등화 성능이 향상된 디지털 방송 송수신시스템 및 그의 신호처리방법 | |
| KR100891693B1 (ko) | 디지털 통신 시스템용의 매핑장치 | |
| MX2008009953A (en) | Digital broadcasting reception apparatus and robust stream decoding method thereof | |
| KR100777447B1 (ko) | 디지털 방송 송신 및 수신 장치 그리고 그에 적용되는로버스트 스트림 코딩 및 디코딩 방법 | |
| MX2008009951A (en) | Digital broadcasting transmission and reception system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B08F | Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette] | ||
| B08K | Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette] |
Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2448 DE 05-12-2017 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013. |