BRPI0707662A2 - sistema de transmissço e recpÇço de difusço digital - Google Patents
sistema de transmissço e recpÇço de difusço digital Download PDFInfo
- Publication number
- BRPI0707662A2 BRPI0707662A2 BRPI0707662-2A BRPI0707662A BRPI0707662A2 BR PI0707662 A2 BRPI0707662 A2 BR PI0707662A2 BR PI0707662 A BRPI0707662 A BR PI0707662A BR PI0707662 A2 BRPI0707662 A2 BR PI0707662A2
- Authority
- BR
- Brazil
- Prior art keywords
- robust
- flow
- decoder
- stream
- digital broadcast
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 50
- 230000009977 dual effect Effects 0.000 claims abstract description 47
- 230000004907 flux Effects 0.000 claims description 6
- 230000009897 systematic effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 34
- 238000000034 method Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000006978 adaptation Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
- H04N21/2365—Multiplexing of several video streams
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2933—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
- H03M13/2936—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code comprising an outer Reed-Solomon code and an inner convolutional code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2972—Serial concatenation using convolutional component codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/007—Unequal error protection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
- H04N21/2343—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements
- H04N21/23439—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements for generating different versions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2389—Multiplex stream processing, e.g. multiplex stream encrypting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4347—Demultiplexing of several video streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4385—Multiplex stream processing, e.g. multiplex stream decrypting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0055—MAP-decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0093—Point-to-multipoint
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0098—Unequal error protection
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
SISTEMA DE TRANSMISSçO E RECEPÇçO DE DIFUSçO DIGITAL. Um sistema de transmissão e recepção de difusão digital inclui um aparelho de transmissão de difusão digital e um aparelho de recepção de difusão digital. O aparelho de transmissão de difusão digital que inclui um processador robusto que codifica um fluxo robusto de um fluxo de transporte duplo onde um fluxo normal e o fluxo robusto são combinados, O processador robusto inclui um demultiplexor (DE-MUX) que separa o fluxo normal e o fluxo robusto a partir do fluxo de transporte duplo; um codificador robusto que apensa uma paridade ao fluxo robusto separado; um intercalador robusto que intercala o fluxo robusto tendo a paridade apensa; e um MUX que combina o fluxo robusto intercalado e o fluxo normal separado. O aparelho de recepção de difusão digital inclui um decodificador robusto que decodifica um fluxo robusto de um fluxo de transporte duplo onde um fluxo normal e o fluxo robusto são combinados, O decodificador robusto inclui um primeiro decodificador que decodifica em treliça o fluxo robusto; um desintercalador robusto que intercala o fluxo robusto decodificado em treliça; um segundo decodificador que decodifica por convolução o fluxo robusto desintercalado; um intercalador robusto que intercala o fluxo robusto decodificado por convolução; e um formatador de quadros que adiciona dados decodificados ao segundo decodificado a uma parte que corresponde a uma posição do fluxo robusto de um quadro onde o fluxo normal e o fluxo robusto são misturados. Por conseguinte, um receptor de uma estrutura simples pode ser fornecido.
Description
SISTEMA DE TRANSMISSÃO E RECEPÇÃO DE DIFUSÃO DIGITAL
Campo técnico
Aspectos da presente invenção referem-se genericamentea um sistema de transmissão e recepção de difusão digital.Mais particularmente, aspectos da presente invençãoreferem-se a um sistema de transmissão e recepção dedifusão digital de modo a fornecer um aparelho de recepçãode uma estrutura simples.
Técnica antecedente
O esquema de banda lateral vestigial (VSB) do AdvancedTelevision Systems Committee (ATSC), que é um sistema dedifusão digital terrestre nos E.U.A., é desvantajoso em queseu desempenho de recepção não é bom em um ambiente decanal deficiente, particularmente, em um ambiente de canalde desvanecimento Doppler. Desse modo, o ATSC aceitou novassugestões sob pré-condições de que a compatibilidade comreceptores existentes é fornecida, que os receptoresexistentes não sofrem depreciação de desempenho, e que odesempenho é aperfeiçoado em comparação com os receptoresexistentes para aumentar o desempenho de recepção de VSB.
Entre as sugestões para o aperfeiçoamento do sistemaVSB, um esquema de fluxo de transporte duplo permiteassistir ao vídeo HD existente em um bom ambiente de canale permite recepção de vídeo mesmo em um ambiente de canaldeficiente. O esquema de fluxo de transporte duplo gera etransmite um fluxo de transporte duplo com dados robustosadicionados aos dados normais do VSB do ATSC convencionalde modo a operar de forma bem sucedida em um ambiente decanal hostil.
Doravante, em referência às figuras 1 até 4, umsistema de transmissão e recepção de fluxo de transporte .duplo convencional é descrito que fornece bom desempenhopela transmissão e recepção de um fluxo normal e um fluxorobusto e permuta de informações pelo fluxo robusto.
A figura 1 é um diagrama de blocos de um aparelho detransmissão de VSB convencional, e a figura 2 é um diagramade blocos de um processador robusto da figura 1.
Com referência primeiramente à figura 1, o aparelho detransmissão de VSB convencional inclui um randomizador 10,um primeiro codificador RS (Reed Solomon) 11, um primeirointercalador 12, um processador robusto 13, umdesintercalador 14, um segundo codificador RS 15, umsegundo intercalador 16, um codificador em treliça 17 e ummultiplexor (MUX) 18.
Embora não seja mostrado no desenho, um fluxo detransporte dual (TS), que é a combinação do fluxo normal efluxo robusto, é construído na extremidade dianteira dorandomizador 10. O fluxo de transporte dual passa atravésdo randomizador 10, do primeiro codificador RS 11, doprimeiro intercalador 12, do processador robusto 13,desintercalador 14, segundo codificador RS 15, segundointercalador 16, codificador em treliça 17, e MUX 18 e éentão transmitido.
Uma vez que o processador robusto 13, que éresponsável por codificar o fluxo robusto, segue o primeirocodificador RS 11, a paridade adicionada ao fluxo detransporte duplo na extremidade frontal do randomizador 10não está correta. Portanto, o desintercalador 14 éfornecido apôs o processador robusto 13, e o segundocodificador RS 15 é fornecido para modificar a paridadeincorreta. Nesse momento, o primeiro codificador RS 11somente gera um espaço de paridade para intercalação semadicionar a paridade real.
Com referência agora à figura 2, o processador robusto13 inclui um intercalador de símbolos 13a, um demultiplexor(DE-MUX) normal/robusto (N/R) 13b, um codificador robusto13c, um intercalador robusto 13d, um MUX N/R 13e, e umdesintercalador de símbolos 13f.
O fluxo de transporte duplo intercalado pelo primeirointercalador 12 é convertido pelo símbolo no intercaladorde símbolos 13a, e é separado em um fluxo normal e um fluxorobusto no DE-MUX N/R 13b. 0 fluxo normal é entradodiretamente no MUX N/R 13e. 0 fluxo robusto é processado nocodificador robusto 13c e o intercalador robusto 13d, eentão alimentado para o MUX N/R 13e. 0 MUX N/R 13emultiplexa o fluxo normal e o fluxo robusto, e o fluxomultiplexado é convertido pelo bit no desintercalador desímbolos 13f para transmissão.
A figura 3 é um diagrama de blocos de um aparelho derecepção de VSB convencional, e a figura 4 é um diagrama deblocos de um decodificador robusto da figura 3.
Com referência à figura 3, o aparelho de recepção VSBconvencional inclui um demodulador 20 para processar ofluxo de transporte duplo recebido a partir do aparelho detransmissão VSB da figura 1, um equalizador 21, umdecodificador viterbi 22, um decodificador robusto 23, umMUX 24, um primeiro desintercalador 25, um decodificador RS26, um primeiro desrandomizador 27, um segundodesintercalador 28, um apagador de paridade 29, um segundodesrandomizador 30, e um DE-MUX de pacote robusto 31.Com referência agora à figura 4, o decodificadorrobusto 23 da figura 3 inclui um decodif icador TCM MAP 23a(TCM se refere à modulação de código em treliça; MAP serefere à probabilidade máxima a posteriori), umdesintercalador robusto 23b, um decodificador MAP robusto23c, um intercalador robusto 23d, um formatador de quadro23e, e um desintercalador de símbolos 23f.
Revelação da Invenção
Problema técnico
Como mostrado nos desenhos, a permuta de informações érealizada através de um Ioop formado entre o decodificadorTCM MAP 23a e o decodif icador MAP robusto 23c até quedesempenho suficiente seja adquirido. Após conclusão dapermuta de informações, os dados transmitidos a partir dodecodificador TCM MAP 23a são utilizados para receber ofluxo normal, e o formatador de quadros 23e remete os dadostransmitidos a partir do decodificador MAP robusto 23c parauma posição que corresponde ao fluxo robusto do fluxonormal e fluxo robusto. Ao fazer isso, a posição vazia quecorresponde ao fluxo normal é transmitida através dodesintercalador de símbolos 23f para ser utilizada para arecepção de fluxo robusto.
Como discutido acima, quando os aparelhos detransmissão e recepção VSB convencionais acrescentam acodificação robusta, como a codificação de X de taxa, aofluxo robusto utilizando o codificador robusto 13c, oaparelho de recepção de VSB da figura 4 deve ser construídode acordo com a estrutura do aparelho de transmissão VSB dafigura 3. Como mostrado, o aparelho de recepção de VSB temuma estrutura complicada.Solução técnica
Aspectos da presente invenção foram fornecidos paratratar dos problemas acima mencionados e de outros edesvantagens que ocorrem no arranjo convencional, e umaspecto da presente invenção é fornecer um receptor de umaestrutura simples para o aperfeiçoamento de desempenho deum fluxo robusto incluído em um fluxo de transporte duplomesmo quando codificação aditiva é implementada em váriasvelocidades.
Aspectos e/ou vantagens adicionais da invenção serãoexpostos em parte na descrição que se segue e, em parte,serão.óbvios a partir da descrição, ou podem ser aprendidospela prática da invenção.
De acordo com o aspecto acima da presente invenção, umsistema de transmissão de difusão digital compreende umaparelho de transmissão de difusão digital e um aparelho derecepção de difusão digital, em que o aparelho detransmissão de difusão digital inclui um processadorrobusto que codifica um fluxo robusto de um fluxo detransporte duplo no qual um fluxo normal e o fluxo robustosão combinados, em que o processador robusto compreende umdemultiplexor (DE-MUX) que separa o fluxo normal e o fluxorobusto a partir do fluxo de transporte duplo; umcodificador robusto que apensa uma paridade ao fluxorobusto separado; um intercalador robusto que intercala ofluxo robusto tendo a paridade apensa; e um multiplexor(MUX) que combina o fluxo robusto intercalado e o fluxonormal separado. O aparelho de recepção de difusão digitalinclui um decodificador robusto que decodifica um fluxorobusto recebido de um fluxo de transporte duplo recebidoonde um fluxo normal recebido e o fluxo robusto recebidosão combinados. 0 decodificador robusto compreende umprimeiro decodificador que decodifica em treliça o fluxorobusto recebido; um desintercalador robusto que intercalao fluxo robusto decodificado em treliça; um segundodecodificador que decodifica por convolução o fluxo robustodesintercalado; um intercalador robusto que intercala ofluxo robusto decodificado por convolução; e um formatadorde quadros que adiciona dados decodificados, do segundodecodificador a uma parte que corresponde a uma posição dofluxo robusto recebido de um quadro onde o fluxo normalrecebido e o fluxo robusto recebido são misturados.
Efeitos vantajosos
Como exposto, de acordo com uma modalidade da presenteinvenção, os aparelhos de transmissão e recepção de difusãodigital e os métodos de codificação e decodificação defluxo robusto dos mesmos não complicam a estrutura doreceptor mesmo quando a codificação adicional éimplementada em várias velocidades para melhorar odesempenho do fluxo robusto incluído no fluxo de transporteduplo. Além disso, vantajosamente, a compatibilidade com osaparelhos de transmissão e recepção existentes éhabilitada.
Embora algumas modalidades da presente invenção tenhamsido mostradas e descritas, seria reconhecido por aquelesversados na técnica que alterações podem ser feitas nessasmodalidades sem se afastar dos princípios e espírito dainvenção, cujo escopo é definido nas reivindicações e seusequivalentes.
Breve Descrição dos DesenhosEsses e/ou outros aspectos e vantagens da invençãotornar-se-ão evidentes e mais facilmente apreciados apartir da seguinte descrição das modalidades, tomada emcombinação com os desenhos em anexo dos quais:
A figura 1 é um diagrama de blocos de um aparelho detransmissão VSB convencional;
A figura 2 é um diagrama de blocos de um processadorrobusto da figura 1;
A figura 3 é um diagrama de blocos de um aparelho derecepção VSB convencional;
A figura 4 é um diagrama de blocos de um decodificadorrobusto da figura 3;
A figura 5 é um diagrama de blocos de um construtor TSque é aplicado à presente invenção;
As figuras 6 e 7 são diagramas mostrando um formato deum fluxo de transporte duplo;
As figuras 8 e 9 são diagramas mostrando outro formatodo fluxo de transporte duplo;
A figura 10 é um diagrama de blocos de um aparelho detransmissão de difusão digital que recebe o fluxo detransporte duplo da figura 6 ou figura 7;
A figura 11 é um diagrama de blocos de um aparelho detransmissão de difusão digital que recebe o fluxo detransporte duplo da figura 8 ou figura 9;
A figura 12 é um diagrama de blocos de um processadorrobusto de acordo com uma modalidade da presente invenção;
A figura 13 é um diagrama de blocos de um processadorrobusto de acordo com outra modalidade da presenteinvenção;
A figura 14 é um diagrama mostrando um codificadorrobusto da figura 12;
A figura 15 é um diagrama de blocos de umdesintercalador de símbolos da figura 12;
A figura 16 é um diagrama de blocos de um processadorrobusto de acordo com outra modalidade da presenteinvenção;
A figura 17 é um diagrama de blocos de um aparelho derecepção de difusão digital que é aplicado ã presenteinvenção;
A figura 18 é um diagrama de blocos de umdecodificador robusto de acordo com uma modalidade dapresente invenção;
A figura 19 é um diagrama de blocos de umdecodificador robusto de acordo com outra modalidade dapresente invenção;
A figura 20 é um fluxograma que delineia um método decodificação de fluxo robusto de acordo com uma modalidadeda presente invenção; e
A figura 21 é um fluxograma que delineia um método dedecodificação de fluxo robusto de acordo com uma modalidadeda presente invenção.
Melhor modo para realizar a invenção
Será feita agora referência em detalhe às presentesmodalidades da presente invenção, cujos exemplos sãoilustrados nos desenhos em anexo, onde numerais dereferência similares se referem a elementos similares doinício ao fim. As modalidades são descritas abaixo paraexplicar a presente invenção mediante referência àsfiguras.
A figura 5 é um diagrama de blocos de um construtorTS
Um fluxo de transporte duplo, que é aplicado aaspectos da presente invenção, é a combinação de um fluxonormal e um fluxo robusto. 0 fluxo de transporte duplo podeser gerado no construtor TS 100 da figura 5.
Com referência agora à figura 5, o construtor TS 100inclui um codificador Reed-Solomon (RS) 110, um criador deconservador de posição 120, um intercalador 130, e um MUXTS 140.
Um fluxo normal e um fluxo robusto são respectivamenteentrados no construtor TS 100. Nesse momento, o fluxonormal é entrado diretamente no MUX TS 140, ao passo quesomente o fluxo robusto passa através do codificador TS110, o criador de conservador de posição 120, e ointercalador 130 e é então alimentado para o MUX TS 140.
Paridade é adicionada ao fluxo robusto no codificadorRS 110, e o criador de conservador de posição 120 gera umaárea na qual paridade deve ser inserida pelo codificadorrobusto, que será explicado posteriormente. 0 fluxo robustoé intercalado no intercalador 130. A seguir, MUX TS 140constrói um fluxo de transporte dual por multiplexação dofluxo normal e fluxo robusto. Esse método de gerar um fluxode transporte dual é bem conhecido por pessoas versadas natécnica e desse modo a descrição detalhada do construtor TS100 será omitida para brevidade.
As figuras 6 e 7 são diagramas que mostram formatos deum fluxo de transporte dual.
Tipicamente, um pacote MPEG consiste em um sinc. de 1byte, um cabeçalho de 3 bytes e uma carga útil de 184bytes. 0 cabeçalho do pacote MPEG inclui um identificadorde pacote (PID). O tipo de dados contidos na parte de cargaútil determina se o pacote MPEG é o fluxo normal ou o fluxorobusto.
O fluxo (a) da figura 6 é um exemplo do fluxo robustoentrado no construtor TS 100. A parte de carga útil contémos dados robustos. Os dados robustos são processados nocodificador RS 110, criador de conservador de posição 120,e intercalador 130 do construtor TS 100 e então alimentadospara o MUX TS 14 0.
0 fluxo (b) da figura 6 é um exemplo do fluxo normalentrado no construtor TS 100. Enquanto a parte de cargaútil contém os dados normais, o fluxo (b) também inclui umcampo de adaptação no qual os dados robustos são inseridoslevando em conta a combinação com o fluxo robusto. 0 campode adaptação inclui um cabeçalho AF de 2 bytes e um espaçode dados nulo de N-byte.
0 fluxo robusto (a) da figura6 e o fluxo normal (b) dafigura 6 são multiplexados no MUX TS 140 para desse modoranonorte duplo, como mostrado noconstruir um fluxo de transporte aup-Lu,fluxo (c) da figura 6.
A figura 7 mostra outra combinação do fluxo robusto efluxo normal. Um pacote inteiro contém os dados robustos ouos dados normais. 0 MUX TS 140 dispõe o fluxo robusto e ofluxo normal na razão de 1:3. Embora o fluxo robusto e ofluxo normal sejam mostrados como dispostos na razão de 1:3o arran-io não é limitado a essa razãocomo exemplo, o arranjo exemplar.
As figuras 8 e 9 são diagramas que mostram outroformato do fluxo de transporte duplo.
O fluxo (a) da figura 8 é um fluxo robusto e o fluxo(b) da figura 8 é um fluxo normal incluindo um byteenchimento de byte-S no campo de adaptação. O byte deenchimento de byte S é uma área na qual uma seqüência dereferência suplementar (SRS) será inserida por um inseridorSRS, a ser explicado. O MUX TS 140 constrói um fluxo detransporte duplo, como mostrado no fluxo (c) pelacombinação do fluxo robusto (a) e fluxo normal (b).
A figura 9 mostra uma combinação do fluxo robustoincluindo o byte de enchimento e o fluxo normal no qual umpacote inteiro contém os dados robustos ou os dadosnormais. O fluxo robusto e o fluxo normal são dispostos narazão de 1:3 como exemplo. Deve ser observado que asposições dos dados robustos e byte de enchimento podem seralteradas, se necessário.
A figura 10 é um diagrama de blocos de um aparelho detransmissão de difusão digital que recebe o fluxo detransporte duplo da figura 6 ou figura 7. Nessa modalidadeda presente invenção, o aparelho de transmissão de difusãodigital inclui um randomizador 201, um anexador de área deparidade 203, um primeiro intercalador 205, um processadorrobusto 207, um desintercalador 209, um codificador RS 211,um segundo intercalador 213, um codificador de treliça 215,e um MUX 217.
O randomizador 201 randomiza o fluxo de transporteduplo entrado a partir do construtor TS 100. 0 fluxo detransporte duplo alimentado ao randomizador 201 é formatadocomo no fluxo (c) da figura 6 ou como na figura 7. Se umcabeçalho MPEG for utilizado, o fluxo de transporte duplopode ser 188 bytes. Se um cabeçalho MPEG não for utilizado,o fluxo de transporte duplo pode ser 187 bytes.O anexador de área de paridade 203 adiciona uma áreade modo que a paridade possa ser inserida no fluxo detransporte duplo randomizado para correção de erro. Aparidade é inserida nessa área no codificador RS 211, a serexplicado.
O primeiro intercalador 205 intercala o fluxo detransporte duplo tendo a área apensa para inserir aparidade. A intercalação serve para alterar posições dedados em um quadro, em vez de alterar os dados por si.
O processador robusto 207 executa codificação paraaperfeiçoar o desempenho do fluxo robusto incluído no fluxode transporte duplo intercalado. O processador robusto 207será explicado adicionalmente com referência às figuras 12 até 17.
O primeiro desintercalador 209 desintercala o fluxo detransporte duplo processado no processador robusto 207.
0 codificador RS 211 apensa paridade ao fluxo detransporte duplo desintercalado. Ao fazer isso, ocodificador RS 211 insere a paridade na área que foiadicionada ao fluxo de transporte duplo pelo anexador deárea de paridade 2 03.
O segundo intercalador 213 intercala o fluxo detransporte duplo tendo a paridade apensa.
O codificador em treliça 215 executa a codificação emtreliça para o fluxo de transporte duplo intercalado.
0 MUX 217 adiciona um sinal de sinc. de segmento e umsinal de sinc. de campo ao fluxo de transporte duplocodificado em treliça e multiplexa o mesmo. A seguir,embora não seja ilustrado, o fluxo de transporte duplo aoqual o sinal de sinc. de segmento e o sinal de sinc. decampo foram adicionados passa através da modulação de canale conversão para um sinal de uma banda de canal RF, e entãoé transmitido.
A figura 11 ilustra um aparelho de transmissão dedifusão digital, de acordo com outra modalidade da presenteinvenção. Em particular, a figura 11 é um diagrama deblocos de um aparelho de transmissão de difusão digital querecebe o fluxo de transporte duplo da figura 8 ou figura 9.
De acordo com a figura 11, o aparelho de transmissãode difusão digital inclui um randomizador 201, um inseridorSRS 202, um anexador de área de paridade 203, um primeirointercalador 205, um processador robusto 207, umdesintercalador 209, um codificador RS 211, um segundointercalador 213, um gerador de paridade de compatibilidade214, um codificador em treliça 215, e um MUX 217.
O aparelho de transmissão de difusão digital dessamodalidade tem uma estrutura similar ao aparelho detransmissão de difusão digital da figura 10. Portanto,numerais de referência idênticos são utilizados com relaçãoaos elementos similares.
O randomizador 201 recebe o fluxo de transporte duploque inclui o byte de enchimento no campo de adaptação comomostrado no fluxo (O da figura 8 ou como mostrado nafigura 9.
O inseridor SRS 202 insere um SRS no byte deenchimento incluído no fluxo de transporte duplo que foirandomizado no randomizador 201. Ao fazer isso, a razão demistura e perda da carga útil devido ao SRS pode serdeterminada de acordo com a taxa de inserção do cabeçalhoAF e o byte de enchimento no fluxo de transporte duplo.O gerador de paridade de compatibilidade 214 gera umaparidade de compatibilidade com base em um pacote do fluxode transporte duplo ao qual a paridade é apensa pelocodificador RS 211 e baseado no fluxo de transporte duploque é codificado em treliça pelo codificador em treliça215. 0 gerador de paridade de compatibilidade 214 provê aparidade de compatibilidade gerada para o codificador emtreliça 215.
0 codificador em treliça 215 codifica em treliça ofluxo de transporte duplo que foi intercalado pelo segundointercalador 213 e provê o fluxo de transporte duplocodificado em treliça para o gerador de paridade decompatibilidade 214. Posteriormente, quando a paridade decompatibilidade é alimentada a partir do gerador deparidade de compatibilidade 214, o codificador em treliça215 apensa a paridade de compatibilidade ao fluxo detransporte duplo intercalado e provê o mesmo ao MUX 217.
0 MUX 217 adiciona um sinal de sinc. de segmento e umsinal de sinc. de campo ao fluxo de transporte duplo aoqual a paridade de compatibilidade foi apensa pelocodificador em treliça 215, multiplexa e transmite o fluxoresultante.
A figura 12 é um diagrama de blocos de um processadorrobusto, de acordo com uma modalidade da presente invenção.
Como mostrado na figura 12, o processador robusto 207de acordo com uma modalidade da presente invenção, incluium DE-MUX N/R 207a, um codificador robusto 207b, umintercalador robusto 207c, e um MUX N/R 207e.
O DE-MUX N/R 207a demultiplexa o fluxo de transporteduplo que foi intercalado pelo primeiro intercalador 205 edesse modo separa o fluxo normal e o fluxo robusto. Aseguir, o DE-MUX N/R 2 07a converte o fluxo robusto emtermos de byte em dois bits iniciando a partir de um bitmais significativo (MSB) até um bit menos significativo(LSB) em ordem, e provê os dois bits convertidos para ointercalador robusto 207c.
Por exemplo, quando entrada de 1-byte, isto é, umaentrada de 8 bits é numerada a partir do MSB para o LSB emordem, como 7, 6, 5, 4, 3, 2, 1,0, a entrada de 8 bits éconvertida em 4 símbolos na ordem de (7, 6), (5, 4), (3, 2)e (1,0).
A seguir, o DE-MUX N/R 207a provê o fluxo normal, queé separado através da demultiplexação, para o MUX N/R 207e,e provê o fluxo robusto, que é convertido nos símbolos,para o codificador robusto 27 0b.
O codificador robusto 207b codifica de formaconvolucional o fluxo robusto alimentado a partir do DE-MUXN/R 207a. Aqui, codificação por convolução se refere aapensar paridade com relação ao fluxo robusto.
De acordo com essa modalidade da presente invenção, umcodificador de um tipo de Código Sistemático recursivo(RSC) pode ser utilizado como o codificador robusto 207b eserá descrito em detalhes adicionais com referência àfigura 14.
O intercalador robusto 207c intercala o fluxo robustocodificado de forma convolucional.
O MUX N/R 207e transmite um fluxo de transporte duplopor multiplexar o fluxo normal alimentado a partir do DE-MUX N/R 207a e o fluxo robusto alimentado a partir dodesintercalador de símbolos 207d.A figura 13 é um diagrama de blocos de um processadorrobusto, de acordo com outra modalidade da presenteinvenção. Uma vez que o processador robusto 207 da figura13 tem uma estrutura similar aos processadores robustos 207da figura 12 e compartilha os mesmos elementos, porém comdiferenças como adicionalmente descrito aqui, o mesmonumerai de referência 207 é utilizado aqui para identificartanto os processadores robustos 207 da figura 12 como oprocessador robusto 207 da figura 13. Como mostrado nafigura 13, o processador robusto 207 inclui os mesmoselementos que o processador robusto 207 da figura 12, emparticular um DE-MUX N/R 207a, um codificador robusto 207b,um intercalador robusto 207c, e um MUX N/R 207d. Oprocessador robusto 207 da figura 13 inclui ainda umdesintercalador de símbolos 207d. 0 desintercalador desímbolos 207d desintercala o fluxo robusto intercalado. 0desintercalador de símbolos será descrito em mais detalhecom referência à figura 15.
A figura 14 é um diagrama que mostra o codificadorrobusto 207b das figuras 12, 13 e 16.
O codificador robusto 207b opera em associação aocriador de conservador de posição 120, que foi ilustradocom referência à figura 5. Por exemplo, se o criador deconservador de posição 120 gerar os dados de entrada de 7,6, 5, 4, 3, 2, 1, 0 iniciando a partir do MSB para o LSBpara os dados de 2 bytes em ordem de (7, x, 6, x, 5, x, 4,x) e (3, x, 2, χ, 1, x, 0, x) para a codificação de M taxa,o codificador robusto 207b recebe e codifica somente osdados de 7, 5, 3, 1 dos 2 bits que formam um símbolo quandoos dados de entrada são convertidos em 4 símbolos em ordemde (7, 6) , (5, 4) , (3, 2) , (1, 0).
A saída gerada de 2 bits pode ser substituída mesmo emuma parte não tendo informações. Quando o codificador dotipo RSC, como mostrado na figura 14, é utilizado para ocodificador robusto 207b, paridades são simplesmentesubstituídas na parte que não tem informações uma vez quenão há alteração para a entrada e saída.
Em uma modalidade onde o codificador robusto 207bexecuta a codificação de H de taxa, o criador deconservador de posição 120 enche somente um bit de 4 bitssucessivos com dados tendo informações, e insere um valorarbitrário nos três bits restantes. Nesse momento, de 2símbolos consecutivamente alimentados para o codificadorrobusto 207b, somente um bit tem informações. Comomencionado anteriormente, o codificador robusto 207b operacom relação a somente um bit da entrada de dados, e cria asaída de 4 bits para substituir uma parte de 4 bits tendoinformações ou não tendo informações.
Por exemplo, quando o criador de conservador deposição 120 transmite (a, x, y, z) com relação a umaentrada 1-bit "a" (x, y, ζ são valores arbitrários nãotendo informações) , dois símbolos de (a, χ) , (y, z) sendoentrados em seqüência são gerados por uma conversão de byteem símbolo, que é bem conhecida. Somente a parte de dados"a" da entrada é recebida de acordo com a operação docriador de conservador de posição 120 de modo a transmitir4 bits. Os 4 bits transmitidos são substituídos com os 2símbolos entrados de (a, x) e (y, z) .
Na modalidade onde um codificador do tipo RSC, comomostrado na figura 14 (o codificador de V taxa) é utilizadopara o codificador robusto 207b, a saída que resulta de 1Xde taxa pode ser duplicada.
Quando dois símbolos de (a, χ) , (y, z) são recebidoscomo a entrada, somente "a" é utilizado como a entrada e(pl, p2) é transmitido. Quando a saída (pl, p2) é gerada,(a, ρ), (a, p) pode ser transmitido.
Da saída de 4 bits sucessivos, gerada para acodificação de H de taxa no criador de conservador deposição 120, a posição dos dados de entrada pode serarbitrária. O codificador robusto 207b pode empregarsomente os dados acordados como a entrada utilizando aposição de dados acordada com o criador de conservador deposição 120, e substitui todos da entrada de 4 bits fazendouma saída.
Como ilustrado acima, quando o criador de conservadorde posição 120 opera, dois símbolos sucessivos, que sãogerados a partir de dados de entrada de 1 bit utilizando aconversão de bytes em símbolos, que agrupa dois bitsiniciando a partir de MSB para LSB, são alimentados para ocodificador robusto 207.
Em outras palavras, se o processador robustoconvencional 13 incluir o desintercalador de símbolos 13fna figura 2, uma vez que as posições de dois símbolosgeradas a partir da entrada de 1 bit são misturadas, oaparelho de recepção de difusão digital convencionalnecessita casar a posição de dois símbolos na fase dedesenho.
Entretanto, na modalidade da presente invenção, comoos dois símbolos transmitidos gerados a partir da entradade dados aparecem em sucessão, as posições dos doissímbolos podem ser adquiridas a qualquer momento. Dessemodo, o desenho do aparelho de recepção de difusão digitalpode ser simplificado.
A figura 15 é um diagrama de blocos do desintercaladorde símbolos 207d da figura 12.
0 desintercalador de símbolos 207d serve paradesintercalar o fluxo robusto intercalado. 0desintercalador de símbolos 207d inclui um MUX N/R 207dl,um conversor de byte/símbolo 207d2, e um DE-MUX N/R 207d3.
A saída do codificador robusto 207b passa através dointercalador robusto 207c, que é utilizado para aperfeiçoaro desempenho na permuta de informações em um decodificadorrobusto de um aparelho de recepção de difusão digital, aser explicado e o desintercalador de símbolos 207d. Aseguir, a saída é inserida na posição original do fluxorobusto pela combinação com o fluxo normal no MUX N/R 207 eentão é transmitida.
O desintercalador de símbolos 207d é utilizado parapreencher a permuta de informações simples em virtude doMUX N/R 207dl, conversor de byte/símbolo 207d2, DE-MUX N/R207d3, sem ter de passar através da conversão convencionalde byte para símbolo no aparelho de recepção de difusãodigital.
O MUX N/R 207dl multiplexa e combina o fluxo normal eo fluxo robusto alimentado para o desintercalador desímbolos 207d.
O conversor de byte/símbolo 207d2 converte o fluxonormal e o fluxo robusto que são multiplexados no MUX N/R207dl, pelo byte.
o DE-MUX N/R 2 07d3 demultiplexa e separa o fluxonormal e o fluxo robusto que foram convertidos pelo byte noconversor de byte/símbolo 207d2, e então transmite osfluxos separados.
O desintercalador de símbolos 13f do processadorrobusto convencional 13 da figura 2 opera com relação atodos os dados do fluxo normal e fluxo robusto, ao passoque o desintercalador de símbolos 207d, de acordo com essamodalidade da presente invenção, opera com relação somenteao fluxo robusto. Além disso, o desintercalador de símbolos207d pode ser ajustado para ter um valor diferente, deacordo com a posição de fluxo robusto dos dados de entrada.
Como o desintercalador de símbolos 207d é afetado pelodesintercalador 209 e conversão de byte em símbolos, seutamanho é igual ao tamanho de símbolos transmitido para ofluxo robusto por 52 segmentos. POr exemplo, o número deespaço de fluxo robusto que apare em 52 segmentos é 52/4 +13. Aqui, levando em consideração a conversão de 1 byte em4 símbolos, o desintercalador de símbolos 207d pode servircomo um intercalador de bloco 128*4*13=6656.
A figura 16 é um diagrama de blocos do processadorrobusto 207, de acordo com outra modalidade da presenteinvenção. Uma vez que o processador robusto 207 da figura16 tem uma estrutura similar aos processadores robustos 207das figuras 12 e 13 e compartilha os mesmos elementos,porém com diferenças como adicionalmente descrito aqui, omesmo numerai de referência 207 é utilizado aqui paraidentificar tanto os processadores robustos 207 das figuras12 e 13 como o processador robusto 207 da figura 16.
Embora o processador robusto 207, como mostrado nafigura 13, inclua o desintercalador de símbolos 207d e ointercalador robusto 207c separadamente, no processadorrobusto 207, de acordo com a modalidade mostrada na figura16, o desintercalador de símbolos 207d e o intercaladorrobusto 207d são implementados como um intercalador único 207f.
Em outras palavras, o desintercalador de símbolos 207de o intercalador robusto 207c operam no mesmo tamanho deunidade. Desse modo, como mostrado na figura 16, odesintercalador de símbolos 207d e o intercalador robusto207c podem ser implementados como um intercalador que é umintercalador integrado 207f.
A figura 17 é um diagrama de blocos de um aparelho derecepção de difusão digital, de acordo com um aspecto dapresente invenção.
Com referência à figura 17, o aparelho de recepção dedifusão digital aplicado à presente invenção, inclui umdemodulador 301, um equalizador 303, um decodificadorviterbi 305, um primeiro desintercalador 307, umdecodificador RS 309, um primeiro desrandomizador 311, umdecodificador robusto 313, um segundo intercalador 315, umapagador de paridade 317, um segundo desrandomizador 319, eum DE-MUX robusto 321.
0 demodulador 301 recebe o fluxo de transporte duplo apartir do aparelho de transmissão de difusão digital dafigura 10 ou figura 11, detecta sinc. de acordo com o sinalsinc. adicionado ao sinal de banda base, e executa ademodulação.
O equalizador 303 equaliza o fluxo de transporte duplodemodulado pelo demodulador 301. Em mais detalhe, oequalizador 303 pode remover a interferência dos símbolosrecebidos compensando a distorção de canal do fluxo detransporte duplo devido às múltiplas vias de canal.
O decodificador viterbi 304 corrige erros com relaçãoao fluxo normal do fluxo de transporte duplo e transmite umpacote de símbolos por decodificar o símbolo com errocorrigido.
O primeiro desintercalador 3 07 desintercala o fluxonormal que foi decodificado por viterbi pelo decodificadorviterbi 305.
O decodificador RS 309 decodifica RS o fluxo normalque foi desintercalado pelo primeiro desintercalador 307.
O primeiro desrandomizador 311 desrandomiza etransmite o fluxo normal que foi decodificado RS pelodecodificador RS 310.
O decodificador robusto 313 decodifica o fluxo robustodo fluxo de transporte duplo equalizado pelo equalizador303. O decodificador robusto 313 será ilustrado em detalhescom referência às figuras 18 e 19.
O segundo intercalador 315 intercala o fluxo robustodecodificado pelo decodificador robusto 313.
O apagador de paridade 317 elimina a paridade que foiapensa ao fluxo robusto intercalado pelo segundointercalador 315.
O segundo desrandomizador 319 desrandomiza o fluxorobusto a partir do qual a paridade foi eliminada peloapagador de paridade 317.
O DE-MUX robusto 321 demultiplexa o fluxo robusto quefoi desrandomizado pelo segundo desrandomizador 319.
A figura 18 é um diagrama de blocos de umdecodificador robusto, de acordo com uma modalidade dapresente invenção.
Com referência à figura 18, o decodificador robusto313 inclui um primeiro decodificador 313a, umdesintercalador robusto 313b, um segundo decodificador313c, um intercalador robusto 313d, e um formatador dequadro 313e.
0 primeiro decodificador 313a decodifica em treliça ofluxo robusto.
O desintercalador robusto 313b desintercala o fluxorobusto que foi decodificado em treliça pelo primeirodecodificador 313a.
O segundo decodificador 313c decodifica por convoluçãoo fluxo robusto desintercalado pelo desintercalador robusto313b.
O intercalador robusto 313d intercala o fluxo robustodecodificado por convolução pelo segundo decodificador
313c .
O formatador de quadro 313e adiciona os dadosdecodificados do segundo decodificador 313c à parte quecorresponde à posição do fluxo robusto no quadro onde ofluxo normal e o fluxo robusto são misturados.
Quando a permuta de informações é concluída entre oprimeiro decodificador 313a e o segundo decodificador 313catravés do desintercalador robusto 313b e o intercaladorrobusto 313d, os dados decodificados do primeirodecodificador 313a são transmitidos para serem utilizadospara a recepção de fluxo normal e os dados decodificados dosegundo decodificador 313c são fornecidos ao formatador dequadros 313e.
A figura 19 é um diagrama de blocos de umdecodificador robusto 313, de acordo com outra modalidadeda presente invenção. Como o decodificador robusto 313 dafigura 19 tem uma estrutura similar ao decodificadorrobusto 313 da figura 18 e compartilha os mesmos elementos,porém com características adicionadas como descrito aqui, omesmo numerai de referência 313 é utilizado aqui paraidentificar tanto o decodificador robusto 313 da figura 18como o decodificador robusto 313 da figura 19.
Com referência à figura 19, o decodificador robusto313 inclui um primeiro decodificador 313a, umdesintercalador de símbolos 313f, um desintercaladorrobusto 313b, um intercalador de símbolos 313g, umintercalador robusto 313d, um segundo decodificador 313c, eum formatador de quadros 313e.
Como tal, o decodif icador robusto 313 é aplicável aoaparelho de recepção de difusão digital quando o aparelhode transmissão de difusão digital emprega o processadorrobusto 207 da figura 16.
Os dados decodificados do primeiro decodificador 313aestão em uma unidade de símbolo. Após os dados decodificadosserem convertidos pelo byte no desintercalador de símbolos313f, os mesmos são desintercalados pelo desintercaladorrobusto 313b. Os dados decodificados do segundodecodificador 313c estão em uma unidade de byte. Após osdados decodificadores serem intercalados pelo intercaladorrobusto 313d, os mesmos são convertidos pelo símbolo pelointercalador de símbolos 313g.
A figura 20 é um fluxograma delineando um método decodificação de fluxo robusto de acordo com uma modalidadeda presente invenção.A seguir, o método de codificação de fluxo robusto éilustrado em referência às figuras 5 até 20.Especificamente, o método de codificação de fluxo robustono processador robusto 207 como mostrado na figura 12 éilustrado agora. Entretanto, o método de codificação defluxo robusto no processador robusto 207, como mostrado nafigura 16 é similar, exceto por combinar as operações S420e S430.
Como explicado anteriormente, antes da entrada noprocessador robusto 2 07, o fluxo de transporte duplo passaatravés de randomização, geração de área de paridade, eintercalação. O fluxo robusto incluído no fluxo detransporte duplo é codificado no processador robusto 207.
Quando o fluxo de transporte duplo é entrado noprocessador robusto 207, o DE-MUX N/R 207a separa o fluxonormal e o fluxo robusto por demultiplexar o fluxo detransporte duplo. Na operação S400, o DE-MUX N/R 207aconverte o fluxo robusto separado pelo símbolo, provê ofluxo normal diretamente para o MUX N/R 207e, e provêsomente o fluxo robusto ao codificador robusto 207b.
Na operação S410, o codificador robusto 207b apensa aparidade ao fluxo robusto alimentado a partir do DE-MUX N/R207a. Na operação S420, o intercalador robusto 207cintercala o fluxo robusto de parida apensa.
Na operação S430, o desintercalador de símbolos 207ddesintercala o fluxo robusto em termos de símbolointercalado. Ao fazer isso, o desintercalador de símbolos207d converte e transmite o fluxo robusto pelo byte.
Após passar através do codificador robusto 207b, ointercalador robusto 207c, e o desintercalador de símbolos207d, o fluxo robusto separado no DE-MUX N/R 207a éalimentado ao MUX N/R 207e. Na operação S440, o MUX N/R207e multiplexa o fluxo normal alimentado a partir do DE-MUX N/R 207a e o fluxo robusto alimentado a partir dodesintercalador de símbolos 207d.
A seguir, o fluxo de transporte duplo multiplexado noMUX N/R 207e é transmitido após passar através dadesintercalação, codificação RS, intercalação, codificaçãoem treliça, multiplexação, como mostrado nas figuras 10 e12, e sendo submetido à modulação.
A figura 21 é um fluxograma que delineia um método dedecodificação de fluxo robusto, de acordo com umamodalidade da presente invenção.
0 fluxo de transporte duplo transmitido a partir doaparelho de transmissão de difusão digital é recebido noaparelho de recepção de difusão digital, como mostrado nafigura 17. O fluxo de transporte duplo passa através dedemodulação e equalização. O fluxo robusto incluído nofluxo de transporte duplo é alimentado para e decodificadono decodificador robusto 313. Aqui, o método dedecodificação de fluxo robusto no decodificador robusto 313da figura 19 será descrito. Entretanto, o método nodecodificador robusto 313 da figura 18 é similar.
O fluxo robusto entrado no decodificador robusto 313 édecodificado em treliça no primeiro decodificador 313a naoperação S500. O fluxo robusto decodificado em treliça édesintercalado no desintercalador de símbolos 313f edesintercalador robusto 313b na operação S510.
O fluxo robusto desintercalado é decodificado porconvolução no segundo decodificador 313c na operação S520.O fluxo robusto decodificado por convolução é intercaladono intercalador robusto 313d e intercalador de símbolos313g na operação S530.
À medida que o processo acima é repetido, uma permutade informações é conduzida entre o primeiro decodificador313a e o segundo decodificador 313c. Após conclusão dapermuta de informações na operação S540-Y, o formatador dequadros 313e adiciona os dados decodificados do segundodecodificador 313c à parte que corresponde à posição dofluxo robusto do quadro (formatação de pacote) na operaçãoS550. O primeiro decodificador 313a e o formatador dequadros 313e transmitem o fluxo normal e o fluxo robusto,respectivamente, na operação S560.
Entretanto, quando a permuta de informações não estáainda concluída na operação S540, a permuta de informaçõescontinua ao longo do Ioop formado entre o primeirodecodificador 313a e o segundo decodificador 313c até que apermuta de informações seja concluída. Em outras palavras,o processo retorna de acordo com a operação 54O-N àoperação S500 quando a permuta de informações não foiconcluída.
Quando o fluxo normal e o fluxo robusto são produzidosa partir do decodificador robusto 313, o fluxo normal passaatravés da desintercalação, decodificação RS, edesrandomização e o fluxo robusto passa através dedesintercalação, eliminação de paridade, desrandomização, edemultiplexação como mostrado, por exemplo, na figura 17.
De acordo com uma modalidade da presente invenção, umsistema de transmissão e recepção de difusão digital incluium aparelho de transmissão de difusão digital que inclui oprocessador robusto 207, de acordo com as figuras 12, 13 ou16, por exemplo, compreendendo um demultiplexor (DE-MUX)207a que separa o fluxo normal e o fluxo robusto a partirdo fluxo de transporte duplo; um codificador robusto 207bque apensa uma paridade ao fluxo robusto separado; umintercalador robusto 207c que intercala o fluxo robustotendo a paridade apensa; e um multiplexor (MUX) 207e quecombina o fluxo robusto intercalado e o fluxo normalseparado. 0 processador robusto 207 também pode incluir umintercalador de símbolos 207d (figura 13) ou umintercalador integrado 207f (figura 16). O sistema detransmissão e recepção de difusão digital inclui ainda umaparelho de recepção de difusão digital que inclui umdecodificador robusto 313, de acordo com as figuras 18 e19, por exemplo, que decodifica um fluxo robusto de umfluxo de transporte duplo onde um fluxo normal e o fluxorobusto são combinados, em que o decodificador robustocompreende um primeiro decodificador 313a que decodifica emtreliça o fluxo robusto; um desintercalador robusto 313bque intercala o fluxo robusto decodificado em treliça; umsegundo decodificador 313c que decodifica por convolução ofluxo robusto desintercalado; um intercalador robusto 313dque intercala o fluxo robusto decodificado por convolução;e um formatador de quadros 313e que adiciona dadosdecodificados do segundo decodificador a uma parte quecorresponde a uma posição do fluxo robusto de um quadroonde o fluxo normal e o fluxo robusto são misturados.
Aplicabilidade Industrial
A presente invenção refere-se à transmissão erecepção de difusão digital.
Claims (8)
1. Sistema de transmissão e recepção de difusãodigital, caracterizado por compreender um aparelho detransmissão de difusão digital e um aparelho de recepção dedifusão digital,em que o aparelho de transmissão de difusão digitalinclui um processador robusto que codifica um fluxo robustode um fluxo de transporte duplo no qual um fluxo normal e ofluxo robusto são combinados,em que o processador robusto compreende:um demultiplexor (DE-MUX) que separa o fluxo normal eo fluxo robusto a partir do fluxo de transporte duplo;um codificador robusto que apensa uma paridade aofluxo robusto separado;um intercalador robusto que intercala o fluxo robustotendo a paridade apensa; eum multiplexor (MUX) que combina o fluxo robustointercalado e o fluxo normal separado, eem que o aparelho de recepção de difusão digitalinclui um decodificador robusto que decodifica um fluxorobusto recebido de um fluxo de transporte duplo recebidoonde um fluxo normal recebido e o fluxo robusto recebidosão combinados,em que o decodificador robusto compreende:um primeiro decodificador que decodifica em treliça ofluxo robusto recebido;um desintercalador robusto que intercala o fluxorobusto decodificado em treliça;um segundo decodificador que decodifica por convoluçãoo fluxo robusto desintercalado;um intercalador robusto que intercala o fluxo robustodecodificado por convolução; eum formatador de quadros que adiciona dadosdecodificados do segundo decodificador a uma parte quecorresponde a uma posição do fluxo robusto recebido de umquadro onde o fluxo normal recebido e o fluxo robustorecebido são misturados.
2. Sistema de transmissão e recepção de difusãodigital, de acordo com a reivindicação 1, caracterizadopelo fato de que o DE-MUX do aparelho de transmissão dedifusão digital converte e transmite o fluxo robustoseparado pelo símbolo.
3. Sistema de transmissão e recepção de difusãodigital, de acordo com a reivindicação 2, caracterizadopelo fato de que o processador robusto do aparelho detransmissão de difusão digital compreende ainda umdesintercalador de símbolos que desintercala o fluxorobusto após o fluxo robusto ser intercalado pelo símbolo.
4. Sistema de transmissão e recepção de difusãodigital, de acordo com a reivindicação 3, caracterizadopelo fato de que o desintercalador de símbolos do aparelhode transmissão de difusão digital compreende:um MUX N/R (normal/robusto) que combina o fluxo normale o fluxo robusto;um conversor de byte/símbolo que converte o fluxonormal e fluxo robusto combinados pelo byte; eum DE-MUX N/R que separa o fluxo normal e o fluxorobusto após o fluxo normal e o fluxo robusto seremconvertidos pelo byte.
5. Sistema de transmissão e recepção de difusãodigital, de acordo com a reivindicação 1, caracterizadopelo fato de que o codificador robusto do aparelho detransmissão de difusão digital é um codificadorConvolucional Sistemático recursivo (RSC).
6. Sistema de transmissão e recepção de difusãodigital, de acordo com a reivindicação 1, caracterizadopelo fato de que o primeiro decodif icador e o segundodecodificador do aparelho de recepção de difusão digitalrealizam permuta de informações através do desintercaladorrobusto e intercalador robusto e em que quando a permuta deinformações é concluída, os dados decodificados do primeirodecodificador são transmitidos para serem utilizados pararecepção de fluxo normal e os dados decodificados dosegundo decodificador são fornecidos ao formatador dequadros.
7. Sistema de transmissão e recepção de difusãodigital, de acordo com a reivindicação 1, caracterizadopelo fato de que o decodificador robusto do aparelho derecepção de difusão digital compreende ainda:um desintercalador de símbolos que converte os dadosdo primeiro decodificador pelo byte; eum intercalador de símbolos que converte os dados dosegundo decodificador pelo símbolo.
8. Sistema de transmissão e recepção de difusãodigital, caracterizado por compreender um aparelho detransmissão de difusão digital e um aparelho de recepção dedifusão digital,em que o aparelho de transmissão de difusão digitalinclui um randomizador, um inseridor SRS, um anexador deárea de paridade, um primeiro intercalador, um processadorrobusto, um desintercalador, um codificador RS, um segundointercalador, um gerador de paridade de compatibilidade, umcodificador em treliça, e um MUX,em que o processador robusto codifica um fluxo robustode um fluxo de transporte duplo no qual um fluxo normal e ofluxo robusto são combinados e compreende: um demultiplexor(DE-MUX) que separa o fíuxo normal e o fluxo robusto apartir do fluxo de transporte duplo;um codificador robusto que apensa uma paridade aofluxo robusto separado;um intercalador robusto que intercala o fluxo robustotendo a paridade apensa; eum multiplexor (MUX) que combina o fluxo robustointercalado e o fluxo normal separado, eem que o aparelho de recepção de difusão digitalinclui um demodulador, um equalizador, um decodificadorviterbi, um primeiro desintercalador, um decodificador TS,um primeiro desrandomizador, um decodificador robusto, umsegundo intercalador, um apagador de paridade, um segundodesrandomizador, e um DE-MUX robusto,em que o decodificador robusto decodifica um fluxorobusto recebido de um fluxo de transporte duplo recebidoonde um fluxo normal recebido e o fluxo robusto recebidosão combinados e compreende:um primeiro decodificador que decodifica em treliça ofluxo robusto recebido;um desintercalador robusto que intercala o fluxorobusto decodificado em treliça;um segundo decodificador que decodifica por convoluçãoo fluxo robusto desintercalado;um intercalador robusto que intercala o fluxo robustodecodificado por convolução; eum formatador de quadros que adiciona dadosdecodificados do segundo decodificador a uma parte quecorresponde a uma posição do fluxo robusto recebido de umquadro onde o fluxo normal recebido e o fluxo robustorecebido são misturados.
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US76517506P | 2006-02-06 | 2006-02-06 | |
| US60/765.175 | 2006-02-06 | ||
| US11/416.256 | 2006-05-03 | ||
| US11/416,256 US7620102B2 (en) | 2006-02-06 | 2006-05-03 | Digital broadcasting transmission and reception system |
| KR1020060070711A KR100777447B1 (ko) | 2006-02-06 | 2006-07-27 | 디지털 방송 송신 및 수신 장치 그리고 그에 적용되는로버스트 스트림 코딩 및 디코딩 방법 |
| KR10-2006-0070711 | 2006-07-27 | ||
| PCT/KR2007/000613 WO2007091809A1 (en) | 2006-02-06 | 2007-02-05 | Digital broadcasting transmission and reception system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BRPI0707662A2 true BRPI0707662A2 (pt) | 2011-05-10 |
Family
ID=39760708
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRPI0707662-2A BRPI0707662A2 (pt) | 2006-02-06 | 2007-02-05 | sistema de transmissço e recpÇço de difusço digital |
| BRPI0707519-7A BRPI0707519A2 (pt) | 2006-02-06 | 2007-02-06 | aparelho de recepÇço de difusço digital e mÉtodo de decodificaÇço de fluxo robusto do mesmo |
| BRPI0707663-0A BRPI0707663A2 (pt) | 2006-02-06 | 2007-02-06 | aparelho de recepÇço de difusço digital e mÉtodo de decodificaÇço de fluxo robusto do mesmo |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRPI0707519-7A BRPI0707519A2 (pt) | 2006-02-06 | 2007-02-06 | aparelho de recepÇço de difusço digital e mÉtodo de decodificaÇço de fluxo robusto do mesmo |
| BRPI0707663-0A BRPI0707663A2 (pt) | 2006-02-06 | 2007-02-06 | aparelho de recepÇço de difusço digital e mÉtodo de decodificaÇço de fluxo robusto do mesmo |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7620102B2 (pt) |
| EP (3) | EP1982521B1 (pt) |
| CN (3) | CN101366280B (pt) |
| BR (3) | BRPI0707662A2 (pt) |
| CA (3) | CA2637801A1 (pt) |
| WO (3) | WO2007091809A1 (pt) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8619876B2 (en) | 2005-10-11 | 2013-12-31 | Samsung Electronics Co., Ltd. | Method for turbo transmission of digital broadcasting transport stream, a digital broadcasting transmission and reception system, and a signal processing method thereof |
| DE102006026895B3 (de) * | 2006-06-09 | 2007-11-08 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Interleaver-Vorrichtung, Empfänger für ein von der Interleaver-Vorrichtung erzeugtes Signal, Sender zum Erzeugen eines Sendesignals, Verfahren zum Verarbeiten eines Codeworts, Verfahren zum Empfangen eines Signals und Computer-Programm |
| WO2007145410A1 (en) * | 2006-06-15 | 2007-12-21 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
| WO2008097028A1 (en) * | 2007-02-09 | 2008-08-14 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
| EP2153528A1 (en) * | 2007-05-16 | 2010-02-17 | Thomson Licensing | Apparatus and method for encoding and decoding signals |
| CN101828397A (zh) * | 2007-10-15 | 2010-09-08 | 汤姆森特许公司 | 编码和解码信号的装置和方法 |
| US9414110B2 (en) | 2007-10-15 | 2016-08-09 | Thomson Licensing | Preamble for a digital television system |
| AR069102A1 (es) | 2007-10-29 | 2009-12-30 | Interdigital Patent Holdings | Metodo y aparato para el manejo de las respuestas del canal de acceso aleatorio |
| US8559564B2 (en) * | 2009-05-21 | 2013-10-15 | Lg Electronics Inc. | Transmitting/receiving system and method of processing broadcast signal in transmitting/receiving system |
| WO2011046530A1 (en) * | 2009-10-13 | 2011-04-21 | Thomson Licensing | Selectable latency maximum a posteriori (map) decoder |
| DE102017116273A1 (de) | 2017-03-30 | 2018-10-04 | Riedel Communications International GmbH | Netzwerkgerät für ein Intercom-Netzwerk |
| EP3383005B1 (de) | 2017-03-30 | 2023-10-11 | RIEDEL Communications International GmbH | Netzwerkgerät für ein intercom-netzwerk |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6996133B2 (en) * | 2000-04-18 | 2006-02-07 | Zenith Electronics Corporation | Digital communication system for transmitting and receiving robustly encoded data |
| KR100674423B1 (ko) | 2001-01-19 | 2007-01-29 | 엘지전자 주식회사 | 송/수신 시스템 및 데이터 처리 방법 |
| US20020146074A1 (en) * | 2001-02-20 | 2002-10-10 | Cute Ltd. | Unequal error protection of variable-length data packets based on recursive systematic convolutional coding |
| US7111221B2 (en) * | 2001-04-02 | 2006-09-19 | Koninklijke Philips Electronics N.V. | Digital transmission system for an enhanced ATSC 8-VSB system |
| US20040028076A1 (en) | 2001-06-30 | 2004-02-12 | Strolle Christopher H | Robust data extension for 8vsb signaling |
| US7020828B2 (en) * | 2001-10-23 | 2006-03-28 | Koninklijke Philips Electronics N.V. | Trellis encoder with rate 1/4 and 1/2 for a backward compatible robust encoding ATSC DTV transmission system |
| US7194047B2 (en) * | 2002-09-20 | 2007-03-20 | Ati Technologies Inc. | Receiver for robust data extension for 8VSB signaling |
| AU2003274464A1 (en) | 2002-11-04 | 2004-06-07 | Koninklijke Philips Electronics N.V. | Configuration for implementing enhanced vsb on the studio side |
| AU2003288781A1 (en) * | 2003-01-06 | 2004-07-29 | Electronics And Telecommunications Research Institute | Digital television transmitter and receiver for transmitting and receiving dual stream using 4 level vestigial side band robust data |
| JP2006521722A (ja) * | 2003-01-28 | 2006-09-21 | トムソン ライセンシング | ロバスト・モードでのスタガキャスト |
| KR100683179B1 (ko) | 2003-11-03 | 2007-02-15 | 삼성전자주식회사 | 듀얼 스트림용 디지털 방송 송/수신 시스템의 강건한에러정정 부호화/복호화 장치 및 그의 방법 |
| US8582682B2 (en) | 2004-05-13 | 2013-11-12 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission/reception devices capable of improving a receiving performance and signal processing method thereof |
| CA2679043C (en) * | 2004-05-13 | 2015-03-24 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission/reception devices capable of improving a receiving performance and signal processing method thereof |
| CA2565863C (en) | 2004-05-20 | 2013-04-02 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission/reception devices capable of improving a receiving performance and signal processing method thereof |
| KR101165379B1 (ko) | 2004-07-15 | 2012-07-17 | 삼성전자주식회사 | 수신 성능이 향상된 지상파 디지털 방송 송수신 시스템 및그의 신호처리방법 |
| US7733972B2 (en) * | 2004-10-26 | 2010-06-08 | Broadcom Corporation | Trellis decoder for decoding data stream including symbols coded with multiple convolutional codes |
| US8711947B2 (en) * | 2005-10-11 | 2014-04-29 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission and reception system, and a signal processing method using turbo processing and turbo decoding |
-
2006
- 2006-05-03 US US11/416,256 patent/US7620102B2/en not_active Expired - Fee Related
- 2006-05-03 US US11/416,250 patent/US7840866B2/en active Active
-
2007
- 2007-02-05 US US11/702,097 patent/US8184688B2/en not_active Expired - Fee Related
- 2007-02-05 EP EP07708763A patent/EP1982521B1/en not_active Expired - Fee Related
- 2007-02-05 BR BRPI0707662-2A patent/BRPI0707662A2/pt not_active IP Right Cessation
- 2007-02-05 WO PCT/KR2007/000613 patent/WO2007091809A1/en active Application Filing
- 2007-02-05 CA CA002637801A patent/CA2637801A1/en not_active Abandoned
- 2007-02-05 CN CN2007800019167A patent/CN101366280B/zh not_active Expired - Fee Related
- 2007-02-06 WO PCT/KR2007/000635 patent/WO2007091821A1/en active Application Filing
- 2007-02-06 CN CN2007800029366A patent/CN101371582B/zh not_active Expired - Fee Related
- 2007-02-06 BR BRPI0707519-7A patent/BRPI0707519A2/pt not_active IP Right Cessation
- 2007-02-06 CN CNA2007800026086A patent/CN101371580A/zh active Pending
- 2007-02-06 CA CA2637211A patent/CA2637211C/en not_active Expired - Fee Related
- 2007-02-06 CA CA2637804A patent/CA2637804C/en not_active Expired - Fee Related
- 2007-02-06 EP EP07708784.9A patent/EP1982522B1/en not_active Expired - Fee Related
- 2007-02-06 WO PCT/KR2007/000634 patent/WO2007091820A1/en active Application Filing
- 2007-02-06 BR BRPI0707663-0A patent/BRPI0707663A2/pt not_active IP Right Cessation
- 2007-02-06 EP EP07708785A patent/EP1982523B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101366280B (zh) | 2012-03-21 |
| WO2007091821A1 (en) | 2007-08-16 |
| EP1982521A4 (en) | 2009-10-21 |
| CA2637804C (en) | 2015-08-11 |
| CA2637211A1 (en) | 2007-08-16 |
| EP1982523A1 (en) | 2008-10-22 |
| WO2007091809A1 (en) | 2007-08-16 |
| BRPI0707519A2 (pt) | 2011-05-10 |
| EP1982522A4 (en) | 2009-10-21 |
| WO2007091820A1 (en) | 2007-08-16 |
| CA2637804A1 (en) | 2007-08-16 |
| US8184688B2 (en) | 2012-05-22 |
| EP1982522B1 (en) | 2013-04-10 |
| EP1982521A1 (en) | 2008-10-22 |
| CN101371580A (zh) | 2009-02-18 |
| US20070183525A1 (en) | 2007-08-09 |
| CA2637211C (en) | 2014-09-30 |
| CN101366280A (zh) | 2009-02-11 |
| CN101371582B (zh) | 2010-12-22 |
| WO2007091820A8 (en) | 2007-10-18 |
| US7620102B2 (en) | 2009-11-17 |
| US20070195891A1 (en) | 2007-08-23 |
| EP1982523B1 (en) | 2012-11-07 |
| CA2637801A1 (en) | 2007-08-16 |
| BRPI0707663A2 (pt) | 2011-05-10 |
| US7840866B2 (en) | 2010-11-23 |
| EP1982521B1 (en) | 2012-11-07 |
| CN101371582A (zh) | 2009-02-18 |
| EP1982523A4 (en) | 2009-10-21 |
| EP1982522A1 (en) | 2008-10-22 |
| US20070198876A1 (en) | 2007-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BRPI0707662A2 (pt) | sistema de transmissço e recpÇço de difusço digital | |
| KR100744055B1 (ko) | 수신 성능 및 등화 성능이 향상된 디지털 방송 송수신 시스템 및 그의 신호처리방법 | |
| US7913152B2 (en) | Transmitter and system for transmitting/receiving digital broadcasting stream and method thereof | |
| KR101538919B1 (ko) | 모바일/핸드헬드(m/h) dtv 시그널에서 인캡슐레이팅 데이터 패킷의 헤더에 부가 정보를 전송하는 방법 | |
| US8301973B2 (en) | Digital television systems employing concatenated convolutional coded data | |
| KR100811184B1 (ko) | 아우터 인코더 및 그 방법 | |
| US20070168844A1 (en) | Digital broadcasting transmission system and method thereof | |
| KR20050111535A (ko) | 수신 성능이 향상된 디지털 방송 송수신기 및 그의신호처리방법 | |
| BRPI0710525A2 (pt) | dispositivo gerador de fluxo de transmissão dual e método | |
| KR100728873B1 (ko) | 수신 성능 및 등화 성능이 향상된 디지털 방송 송수신시스템 및 그의 신호처리방법 | |
| KR100740226B1 (ko) | 듀얼 전송 스트림 생성 장치 및 그 방법 | |
| KR100777447B1 (ko) | 디지털 방송 송신 및 수신 장치 그리고 그에 적용되는로버스트 스트림 코딩 및 디코딩 방법 | |
| MX2008009951A (en) | Digital broadcasting transmission and reception system | |
| MX2008009953A (en) | Digital broadcasting reception apparatus and robust stream decoding method thereof | |
| JP4050087B2 (ja) | 誤り訂正回路及び誤り訂正方法 | |
| KR101360002B1 (ko) | 디지털 방송 송신 시스템 및 그 스트림 처리 방법 | |
| KR101393016B1 (ko) | 디지털 방송 수신기 및 그 스트림 처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B08F | Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette] | ||
| B08K | Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette] |
Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2447 DE 28-11-2017 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013. |