BRPI0620901A2

BRPI0620901A2 - transmissor e sistema para transmitir/receber fluxo de difusão digital e método do mesmo

Info

Publication number: BRPI0620901A2
Application number: BRPI0620901-7A
Authority: BR
Inventors: Hae-Joo Jeong; Joon-Soo Kim; Jong-Hun Kim; Kum-Ran Ji; Jung-Pil Yu; Yong-Sik Kwon; Eui-Jun Park; Jin-Hee Jeong
Original assignee: Samsung Electronics Co Ltd
Priority date: 2006-01-03
Filing date: 2006-12-29
Publication date: 2010-07-06
Also published as: CA2635200A1; US20090052545A1; CA2680191C; US7941735B2; US20090052522A1; US7996751B2; KR20070073625A; CN101662673A; CN101662673B; KR20090101422A; US20090052548A1; US20070168842A1; EP2124450A1; BRPI0622269A2; US8332733B2; KR101431616B1; WO2007078123A8; KR101266119B1; KR101198935B1; EP1980031B1

Abstract

Um sistema de transmissão de difusão digital processando o fluxo de transporte dual (TS) que inclui fluxos multi-turbo. O sistema de transmissão de difusão digital inclui um processador turbo para detectar um fluxo turbo de um fluxo de transporte dual (TS) que inclui um fluxo normal multiplexado e um fluxo turbo, codificar o fluxo turbo detectado e encher o fluxo turbo codificado dentro do TS dual; e um transmissor para codificar por treliça o TS dual processado, e emitir o fluxo resultante, em que o processador turbo codifica o fluxo turbo utilizando uma pluralidade de processadores turbo. Assim, uma pluralidade de fluxos turbo poderão ser processadas em paralelo.

Description

TRANSMISSOR E SISTEMA PARA TRANSMITIR/RECEBER FLUXO DEDIFUSÃO DIGITAL E MÉTODO DO MESMO

CAMPO TÉCNICO

Um aspecto da presente invenção relaciona-segenericamente a um método de processar e transmitirrobustamente um fluxo de transporte (TS) de sistema detransmissão de difusão digital, e de métodos deprocessamento de sinal do mesmo. Mais particularmente, umaspecto da presente invenção relaciona-se a um método deprocessar e transmitir robustamente o TS de difusãodigital, os sistemas de transmissão e de recepção dedifusão digital, que têm por meta o melhoramento dodesempenho de recepção do esquema VSB ATSC, que é o sistemaDTV terrestre dos Estados Unidos, através de um intercâmbiode informação e o mapeamento com relação a um TS dualincluindo um fluxo normal e o fluxo turbo.

HISTÓRICO DA TÉCNICA

O esquema de banda lateral vestigial (VSB) do AdvancedTelevision System Committee (ATSC), que é o sistema dedifasão digital terrestre utilizado nos Estados Unidos,emprega uma única portadora e um sinal sync de campo de 312segmentos. Assim, o. desempenho de recepção do sistema dedifusão deteriora-se em um canal fraco, especificamente, emum canal de desvanecimento de doppler.

A Figura 1 é um diagrama de blocos de um transmissor ede um receptor de acordo com a norma DTV ATSC, que é osistema de difusão digital terrestre típico dos EstadosUnidos. O transmissor de difusão digital da Figura 1 é osistema EVSB sugerido por Philips, e construído para gerare transmitir um fluxo dual em que dados robustos sãoacrescentados aos dados normais do sistema VSB ATSCexistente.

Como é mostrado na Figura 1, o transmissor de difusãodigital inclui um randomizador 11, que randomiza o fluxodual, um codificador Reed-Solomon (RS) 12, que é um tipo decodificador concatenado para acrescentar um byte deparidade ao TS para corrigir erros que ocorrem devido àscaracterísticas de canal na transmissão, um entrelaçador13, que entrelaça os dados codificados por RS em certopadrão, e um codificador de treliça 14, que codifica portreliça os dados entrelaçados a uma taxa de 2/3 e mapeiapara símbolos de 8 níveis. O transmissor de difusão digitalrealiza a codificação de correção de erro com relação aofluxo dual.

O transmissor de difusão digital também inclui ummultiplexador 15 e um modulador 16. O multiplexador 15insere um sinal sync de campo e um sinal sync de segmentoaos dados que são passados através do processo decodificação de correção de erro e hardware, conforme émostrado no formato de dados da Figura 2. 0 modulador 16insere um tom piloto ao acrescentar certo valor DC aosímbolo de dado tendo o segmento inserido e sinais sync decampo, efetua a modulação VSB pela formatação do pulso, faza conversão ascendente para um sinal de uma banda de canalRF, e o transmite.

De acordo com o esquema de fluxo dual que transmite osdados normais e os dados robustos através de um únicocanal, os dados normais e os dados robustos são, cada um,multiplexados (não mostrado) e alimentados ao randomizador11. Os dados de entrada são randomizados no randomizador11, os dados randomizados são codificados-exteriores nocodificador RS, que é um codificador exterior, e os dadoscodificados são espalhados no entrelaçador 13. Os dadosentrelaçados são codifiçados-internos por 12 símbolos nocodificador de treliça 14. Após os dados codificadosinternos serem mapeados para símbolos de 8 níveis, o sinalsync de campo e o sinal sync de segmento são inseridos. Aseguir, os dados são modulados por VSB ao inserir o tompiloto, convertidos para o sinal RF, e transmitidos.

Entretanto, o receptor de difusão digital da Figura 1inclui um sintonizador (não mostrado), que converte o sinalRF recebido através do canal para um sinal de banda base,um demodulador 21, que efetua a detecção de sync e amodulação com relação ao sinal de banda base convertido, umequalizador 22, que compensa pela distorção do canal comrelação ao sinal demodulado, um decodificador Viterbi 23,que corrige o erro do sinal equalizado e decodifica paradados de símbolos, um desentrelaçador 24, que rearruma osdados espalhados pelo entrelaçador 13 do transmissor dedifusão digital, um decodificador RS 25, que corrige erros,e um desrandomizador 26, que emite um TS MPEG-2 aodesrandomizar os dados corrigidos pelo decodificador RS 25.

Assim, o receptor de difusão digital da Figura 1restaura o sinal original ao fazer a conversão descendentedo sinal RF na operação inversa do transmissor de difusãodigital, demodula e equaliza o sinal convertido, e efetua adecodificação de canal.

A Figura 2 mostra um quadro de dados VSB do sistema dedifusão digital (8-VSB) dos Estados Unidos, em que o sinalsync de segmento e o sinal sync de campo são inseridos.Como é mostrado na Figura 2, um quadro inclui 2 campos, eum campo inclui um segmento sync de campo, que é o primeirosegmento, e 312 segmentos de dados. No quadro de dados VSB,um segmento corresponde a um pacote MPEG-2, e um segmentoinclui um sinal sync de segmento de 4 símbolos e 828símbolos de dados.

Como é mostrado na Figura 2, os sinais sync, queincluem o sinal sync de segmento e o sinal sync de campo,são utilizados para a sincronização e a equalização dosinal RF recebido no receptor de difusão digital. Isto é, osinal sync de campo e o sinal sync de segmento sãoconhecidos do transmissor de difusão digital e do receptorde difusão digital, e utilizado como um sinal de referênciaquando o receptor realiza a equalização.

O sistema de difusão digital terrestre dos EstadosUnidos da Figura 1, que é construído para gerar etransmitir o fluxo dual ao acrescentar os dados robustosaos dados normais do sistema VSB ATSC existente, transmiteos dados normais existentes junto com os dados robustos.

Revelação da Invenção

Problema Técnico

No entanto, o sistema de difusão digital terrestre dosEstados Unidos da Figura 1 não pode melhorar o desempenhode recepção fraco em um canal multivia de acordo com atransmissão do fluxo de dados normais existentes embora ofluxo dual seja transmitido com os dados robustosacrescentados. Isto é, o sistema de difusão digitalterrestre dos Estados Unidos é desvantajoso, pois odesempenho de recepção não é melhorado de acordo com ofluxo normal melhorado. Adicionalmente, o fluxo turboprocessado robusto não melhora grandemente o desempenho derecepção no ambiente multivia. Adicionalmente, como apenasum fluxo robusto é processado de cada vez, o sistema nãopode ser adaptado para um modelo empresarial de difusãoaprimorada que utiliza fluxos multiturbo.

Solução Técnica

A presente invenção foi feita para superar osproblemas acima e/ou outros problemas na tecnologiarelacionada, e assim, é um aspecto da presente invençãofornecer um sistema de transmissão/recepção de difusãodigital e método do mesmo, capaz de processar fluxosmultiturbo para transmissão e recepção.

De acordo com um aspecto da presente invenção, umsistema de transmissão de difusão digital compreende umprocessador turbo para detectar pelo menos um fluxo turbode um fluxo de transporte dual (TS) que inclui um fluxonormal multiplexado com o fluxo turbo, para codificar ofluxo turbo detectado, e substituir o fluxo turbo pelofluxo turbo codificado no TS dual: e um transmissor paracodificar por treliça o TS dual processado no processadorturbo, e emitir o TS dual codificado por treliçaresultante, em que o processador turbo compreende pelomenos um bloco de processamento turbo para codificar cadaum de pelo menos um fluxo turbo.

De acordo com um aspecto da presente invenção, ummétodo de transmissão de difusão digital compreendedetectar pelo menos um fluxo turbo de um fluxo detransporte dual (TS) em que o fluxo turbo é multiplexadocom um fluxo normal, codificar o fluxo turbo detectado, esubstituir o fluxo turbo pelo fluxo turbo codificado no TSdual; e codificar por treliça o TS dual, e emitir o TS dualcodificado por treliça resultante, em que a operação dedetectar codifica o fluxo turbo utilizando um bloco deprocessamento turbo para cada um do pelo menos um fluxoturbo.

De acordo com um aspecto da presente invenção, umsistema de recepção de difusão digital compreende umdemodulador para receber um fluxo de transporte dual (TS)que inclui pelo menos um fluxo turbo e um fluxo normalmultiplexados juntos, e demodular o TS dual recebido; umequalizador .para equalizar o TS dual demodulado; umprimeiro processador para decodificar o fluxo normal do TSequalizado e emitir um pacote de dados normais; e umsegundo processador para decodificar o pelo menos um fluxoturbo do TS dual equalizado em paralelo com a decodificaçãodo fluxo normal para recuperar o pacote de fluxo turbo.

De acordo com um aspecto da presente invenção, ummétodo de recepção de difusão digital compreende receber edemodular um fluxo de transporte dual (TS) que inclui pelomenos um fluxo turbo e um fluxo normal multiplexadosjuntos; equalizar o TS dual decodificado; decodificar ofluxo normal do TS dual equalizado e emitir um pacote dedados normal; e decodificar cada fluxo turbo do TS dualequalizado em paralelo com a decodificação do fluxo normalpara recuperar o pacote de fluxo turbo.

De acordo com outro aspecto da presente invenção, ummétodo de processar o sinal de difusão recebido compreendereceber e demodular um fluxo de transporte dual (TS) queinclui um fluxo turbo e um fluxo normal multiplexadosjuntos; equalizar o TS dual decodificado; decodificar porViterbi o fluxo normal do TS dual equalizado e emitir umpacote de dados normal; decodificar por turbo cada fluxoturbo do TS dual equalizado em paralelo com a decodificaçãoViterbi do fluxo normal; inserir o fluxo turbo decodificadopor turbo dentro do TS dual decodificado por Viterbi;desentrelaçar o TS dual em que o fluxo turbo decodificadopor turbo é inserido; decodificar por Reed-Solomon (RS) oTS dual desentrelaçado; desrandomizar o TS dualdecodificado por RS; e demultiplexar o TS dualdesrandomizado, para recuperar um pacote de fluxo normal eum pacote de fluxo turbo.

Aspectos adicionais e/ou outros aspectos e vantagensda invenção serão apresentados em parte na descrição quesegue e, em parte, será óbvia da descrição, ou poderá seraprendida pela prática da invenção.

Efeitos Vantajosos

Como foi especificado acima, os métodos de processarrobustamente e transmitir o TS de difusão digital, osistema de transmissão e de recepção de difusão digital, eos métodos de processamento de sinal dos mesmos têm comometa o melhoramento do desempenho de recepção do esquemaVSB ATSC, que é o sistema DTV terrestre dos Estados Unidos,através do intercâmbio de informação e o mapeamento comrelação ao TS dual que inclui o fluxo normal e o fluxoturbo. Portanto, o sistema de transmissão de difusãodigital da presente invenção poderá ter compatibilidade como sistema de transmissão de dados normais existente emelhorar o desempenho de recepção em ambientes de recepçãodiversos.

DESCRIÇÃO SUCINTA DOS DESENHOSEstes e/ou outros aspectos e vantagens do presenteconceito inventivo geral se tornarão aparentes e maisprontamente apreciados da seguinte descrição dasmodalidades, tomada em conjunto com os desenhosacompanhantes, dos quais:

A Figura 1 é um diagrama de blocos de um sistema detransmissão e de recepção de difusão digital convencional(VSB ATSC).

A Figura 2 é um diagrama de uma estrutura de quadro dedados VSB ATSC convencionais.

A Figura 3 é um diagrama de blocos de um sistema detransmissão de difusão digital de acordo com uma modalidadeda presente invenção.

A Figura 4 é um diagrama de blocos em detalhe dosistema de transmissão de difusão digital da Figura 3.

As Figuras 5, 6 e 7 são diagramas de blocos de umgerador TS de acordo com várias modalidades da presenteinvenção.

A Figura 8 é um diagrama conceituai de uma estruturade fluxo de saída de um codificador RS no gerador TS.

As Figuras 9 e 10 são diagramas conceituais parailustrar como uma região de inserção de paridade éfornecida no gerador TS que é aplicada ao sistema detransmissão de difusão digital da Figura 4.

A Figura 11 é um diagrama de blocos de um gerador TSque emprega um codificador de apagamento.

A Figura 12 é um diagrama de blocos em detalhe dosistema de transmissão de difusão digital da Figura 4.

A Figura 13 é um diagrama de blocos de um processadorturbo de acordo com uma modalidade da presente invenção.A Figura 14 é um diagrama de blocos de um codificadorexterior que é aplicado ao processador turbo da Figura 13.

As Figuras 15 e 16 são diagramas conceituais parailustrar a operação de um codificador exterior aplicado aoprocessador turbo da Figura 13.

A Figura 17 é um diagrama conceituai para ilustrar aoperação de um entrelaçador exterior aplicado aoprocessador turbo da Figura 13.

A Figura 18 é um diagrama de blocos de um sistema detransmissão de difusão digital de acordo com outramodalidade da presente invenção.

A Figura 19 é um diagrama de blocos de um processadorturbo que é aplicado ao sistema de transmissão de difusãodigital da Figura 18.

As Figuras 20 a 24 são diagramas conceituais parailustrar a estrutura de um TS dual que é transmitido dosistema de transmissão de difusão digital das Figuras 3, 4,12 e 18.

A Figura 25 é um diagrama de blocos de um sistema detransmissão de difusão digital de acordo com ainda outramodalidade da presente invenção.

A Figura 26 é um diagrama de blocos de umatreliça/corretor de paridade.

A Figura 27 é um diagrama de blocos de um blococodificador por treliça.

A Figura 28 é um diagrama de blocos de um codificadorpor treliça.

As Figuras 29 a 33 são diagramas conceituais parailustrar várias estruturas de um TS dual que é transmitidodo sistema de transmissão de difusão digital da Figura 25.A Figura 34 é um diagrama conceituai para ilustrar ummodo de entrelaçamento do TS dual.

A Figura 35 é um diagrama de blocos de um sistema detransmissão de difusão digital de acordo com ainda outramodalidade da presente invenção.

A Figura 3 6 é um diagrama de blocos de um gerador deparidade de compatibilidade.

A Figura 37 é um diagrama de blocos de um sistema detransmissão de difusão digital de acordo com uma outramodalidade da presente invenção.

A Figura 38 é um diagrama de blocos de um sistema derecepção de difusão digital de acordo com uma modalidade dapresente invenção.

A Figura 3 9 é um diagrama de blocos de umdecodificador turbo.

A Figura 40 é um diagrama de blocos de um sistema derecepção de difusão digital de acordo com outra modalidadeda presente invenção.

A Figura 41 é um diagrama de blocos de um sistema derecepção de difusão digital de acordo com ainda outramodalidade da presente invenção.

As Figuras 42 e 43 são diagramas de blocos de váriosexemplos de um DE-MUX turbo.

A Figura 44 é um diagrama de blocos de um sistema derecepção de difusão digital de acordo com ainda outramodalidade da presente invenção.

A Figura 45 é um fluxograma para delinear um método deprocessamento de sinal de transmissão de difusão digital deacordo com uma modalidade da presente invenção.

A Figura 46 é um fluxograma para delinear um método deprocessamento de sinal de transmissão de difusão digital deacordo com outra modalidade da presente invenção.

A Figura 47 é um fluxograma para delinear um método deprocessamento de fluxo turbo de acordo com uma modalidadeda presente invenção.

A Figura 48 é um fluxograma para delinear um método deprocessamento de sinal de recepção de difusão digital deacordo com uma modalidade da presente invenção.

A Figura 49 é um fluxograma para delinear um método dedecodificação de fluxo turbo de acordo com uma modalidadeda presente invenção.

A Figura 50 é um fluxograma para delinear um método deprocessamento de demultiplexação turbo de acordo com umamodalidade da presente invenção.

As Figuras 51 e 52 são diagramas de blocos que mostrama estrutura de um processador turbo para a transmissão defluxo multi-turbo de acordo com uma modalidade exemplar dapresente invenção.

As Figuras 53 a 55 ilustram a estrutura exemplar de umTS dual que inclui fluxos multi-turbo. E

As Figuras 56 e 57 são diagramas de blocos que mostrama estrutura de um decodificador turbo para a recepção defluxo multi-turbo de acordo com uma modalidade exemplar dapresente invenção.

MELHOR MODO DE REALIZAR A INVENÇÃO

Será feita agora referência em detalhe às modalidadesda presente invenção, exemplos das quais são ilustrados nosdesenhos acompanhantes, em que números de referência iguaisreferem-se a elementos iguais no todo. As modalidades sãodescritas abaixo para explicar a presente invenção porreferência às Figuras.

A Figura 3 é um diagrama de blocos de um sistema detransmissão de difusão digital, de acordo com umamodalidade da presente invenção. Na Figura 3, o sistema detransmissão de difusão digital compreende um gerador deregião de paridade 110, um primeiro entrelaçador 120, umprocessador turbo 13 0, um desentrelaçador 14 0, e umtransmissor 150. O gerador da região de paridade 110 gerauma região de inserção de paridade com relação a um fluxode transporte dual (TS) , que inclui um fluxo normal e umfluxo turbo. A região de inserção de paridade denota umaregião a qual o bit de paridade que é calculado para o TSdual é inserido, isto é, a região em que o bit de paridadeé gravado. A região de inserção de paridade fornecida pelogerador de região de paridade 110 é doravante referida comoa "primeira região de inserção de paridade".

O primeiro entrelaçador 120 entrelaça o TS dual tendoa primeira região de paridade gerada pelo gerador de regiãode paridade 110.

0 processador turbo 130 detecta apenas o fluxo turboincluído no TS dual entrelaçado, efetua processamentorobusto no fluxo turbo detectado, e enche o fluxo turboprocessado dentro do TS dual. O processamento robusto é umprocesso para tornar dados robustos ao realizar acodificação, como a codificação por convolução, com relaçãoao fluxo turbo.

O desentrelaçador 14 0 desentrelaça o TS dual emitidodo processador turbo 130.

O transmissor 200 transmite o TS dual que é processadono desentrelaçador 14 0, para um dispositivo externo (nãomostrado). O transmissor 200 será explicado em detalheabaixo.

Como é mostrado na modalidade da Figura 3, aotransmitir o fluxo turbo, que é passado através doprocessamento robusto separado, junto com o fluxo normal, odesempenho de recepção em um ambiente multivia ou ambientemóvel poderá ser melhorado e a compatibilidade com um fluxode transmissão e de recepção de fluxo normal existentepoderá ser fornecida.

A Figura 4 é um diagrama de blocos detalhado dosistema de transmissão de difusão digital da Figura 3. Comoé mostrado na Figura 4, o sistema de transmissão de difusãodigital ainda inclui um gerador TS 300 e um randomizador150. O gerador TS 300 poderá compreender um multiplexadorde emissão ATSC (MUX), embora seja compreendido que háoutros multiplexadores adequados disponíveis e que autilização do multiplexador de emissão ATSC não pretendelimitar o escopo da aplicação.

O gerador TS 3 00 gera um TS dual ao receber emultiplexar o fluxo normal e o fluxo turbo. O fluxo normale o fluxo turbo poderão ser recebidos de um módulo internocomo uma câmera de difusão, vários módulos internos como ummódulo de compressão (por exemplo, o módulo MPEG-2), umcodificador de vídeo, e um codificador de áudio.

O randomizador 150 randomiza o TS dual gerado nogerador TS 300 e fornece o TS dual randomizado para ogerador da região de paridade 110. Assim, o gerador daregião de paridade 110 gera uma região de inserção deparidade com relação ao TS dual. Os elementos na Figura 4,excluindo o gerador TS 3 00 e o randomizador 150, possuemfunções iguais àquelas na Figura 3. Assim, suas descriçõesserão omitidas.

As Figuras 5, 6 e 7 são diagramas de blocos do geradorTS 3 00 de acordo com várias modalidades da presenteinvenção. Como é mostrado na Figura 5, o gerador TS 300 éimplementado ao incluir um duplicador 310 e ummultiplexador de serviço (MUX) 320. O duplicador 310 gerauma região de inserção de paridade com relação ao fluxoturbo entrelaçado. Aqui, a região de inserção de paridadegerada pelo duplicador 310 é referida como a "segundaregião de inserção de paridade". Em maior detalhe, paragerar a segunda região de inserção de paridade, bytes, quesão unidades constituintes do fluxo turbo, são divididos emdois ou quatro bytes. Cada um dos bytes divididos é enchidocom partes dos valores de bit do byte original e dadosnulos (por exemplo, 0). A região enchida com os dados nulostorna-se a região de inserção de paridade.

A operação do duplicador 310 será descrita agora emmaior detalhe.

Quando a entrada é dobrada, desde que os bits em umbyte são representados por a, b, c, d, e, f, g, h iniciandodo bit mais significativo (MSB) e entrado naquela ordem, asaída do duplicador 310 é representada por a, a, b, b, c,c, d, d, e, e, f, f, g, g, h, h. Aqui, é observado que,iniciando do MSB, uma saída de 2 bytes que inclui 1 byte dea, a, b, b, c, c, d, d, e uma saída de 1 byte que inclui e,e, f, f, g, g, h, h são emitidos em sucessão.

Quando a entrada é quadruplada, a saída do duplicador310 é expressa como

O MUX de serviço 320 multiplexa o fluxo normal que érecebido em separado e o fluxo turbo que é processado noduplicador 310. Assim, o TS dual é gerado e fornecido aorandomizador 150.

A Figura 6 é um diagrama de blocos para ilustrar umexemplo em que um codificador Reed-Solomon (RS) 330 éacrescentado ao gerador TS 300 da Figura 5. Na Figura 6, ocodificador RS 330 codifica o fluxo turbo recebido aoacrescentar um bit de paridade, e então fornece o fluxoturbo codificado para o duplicador 310. Assim, o duplicador310 gera a segunda região de inserção de paridade para ofluxo turbo codificado. Ao fazê-lo, o duplicador 310 gera asegunda região de inserção de paridade a uma taxa de M oude U.

A Figura 7 é um diagrama de blocos para ilustrar umexemplo em que um entrelaçador 34 0 é acrescentado aogerador TS 300 da Figura 6. O entrelaçador 340 entrelaça ofluxo turbo codificado pelo codificador RS 330. Aqui, éobservado que o entrelaçador 340 poderá ser referido como"entrelaçador livre". Também é observado que posições doentrelaçador 340 e do duplicador 310, mostradas na Figura7, poderão ser trocadas em várias modalidades da invenção.

A Figura 8 é um diagrama conceituai de uma estruturade fluxo turbo emitida do codificador RS 330 das Figuras 6e 7. Como é mostrado na Figura 8, embora um sinal sync de 1byte seja removido do fluxo turbo de 188 bytes, conformeinicialmente recebido, o fluxo de pacote de 208 bytes éemitido com uma região de paridade de 2 0 bytesacrescentada.

As Figuras 9 e 10 são diagramas conceituais parailustrar como uma região de inserção de paridade éfornecida pelo duplicador 310. Primeiro, a Figura 9mostra oprocesso de conversão de taxa de Como é mostrado na

Figura 9, um byte incluindo D0-D7 bits é expandido para umprimeiro byte incluindo bits D0-D3 e um segundo byteincluindo os bits D4-D7. Os bits entre o primeiro byte e osegundo byte são utilizados como a primeira região deinserção de paridade. Especificamente, como para o primeiroe o segundo bytes, 2, 4, 6 e 8o bits poderão ser utilizadoscomo a primeira região de inserção de paridade. É observadoque a posição da primeira região de inserção de paridadepoderá ser modificada. Por exemplo, 2, 3, 6 e 7° bits ou 3,4, 5, e 6o bits poderão ser utilizados como a primeiraregião de inserção de paridade.

A Figura 10 mostra uma conversão de taxa de M- Como émostrado na Figura 10, um byte incluindo os bits D0-D7 éexpandido para o primeiro byte incluindo os bits DO e Dl,um segundo byte incluindo os bits D2 e D3, um terceiro byteincluindo os bits D4 e D5, e um quarto byte incluindo osbits D6 e D7. Embora os bits 2, 3, 4, 6, 7 e 8o bits decada byte são utilizados como a primeira região de inserçãode paridade na Figura 10, este exemplo não pretende limitaro escopo da aplicação e não deve ser interpretado como ofazendo.

A Figura 11 é outro diagrama de blocos de um geradorTS 300. Aqui, o gerador TS 300 da Figura 11 também incluium codificador de apagamento 350, que é acrescentado aogerador TS da Figura 7. O codificador de apagamento 350efetua a codificação de apagamento para eliminar ruído nofluxo turbo recebido. Ao eliminar o ruído do fluxo turbo, odesempenho de recepção poderá ser melhorado. O codificadorRS 33 0 realiza a codificação de correção de erro comrelação ao fluxo turbo que passou através da codificação deapagamento, e o entrelaçador 34 0 entrelaça o fluxo turbocodificado. O duplicador 310 gera uma segunda região deinserção de paridade no fluxo turbo entrelaçado. O MUX deserviço 320 gera um TS dual ao multiplexar o fluxo turbotendo a segunda região de inserção de paridade e o fluxonormal.

A Figura 12 é um diagrama de blocos detalhado dotransmissor 200, que é aplicado ao sistema de transmissãode difusão digital da Figura 4. Com referência à Figura 12,o transmissor 200 inclui um segundo codificador RS 210, umsegundo entrelaçador 220, um codificador de treliça 230, umMUX 240, e um modulador 250. Como os elementos, excluindo otransmissor 200, têm as funções iguais àquelas nas Figuras3e 4, suas descrições detalhadas serão omitidas. Como émostrado na Figura 12, os elementos, excluindo o gerador TS300 poderão ser referidos como excitadores.

O segundo codificador RS 310 codifica o fluxo detransporte dual fornecido do desentrelaçador 220 aoacrescentar os bits de paridade. Especificamente, o segundocodificador RS 210 insere os bits de paridade, que sãocalculados com relação ao TS dual dentro da primeira regiãode inserção de paridade gerada pelo gerador de região deparidade 110. O segundo entrelaçador 220 entrelaça o TSdual inserido por paridade. O codificador de treliça 230codifica por treliça o TS dual entrelaçado pelo segundoentrelaçador 220. O MUX 240 multiplexa o TS dual codificadopor treliça ao acrescentar um sinal sync de segmento e umsinal sync de campo. O modulador 250 modula canais do TSdual multiplexado, faz a conversão ascendente do fluxomodulado para um sinal da banda de canal RF, e entãotransmite o sinal convertido para o dispositivo doexterior. Em particular, o TS dual do modulador 250 poderáser transmitido para vários sistemas de recepção através docanal.

Embora não seja ilustrado na Figura 12, o transmissor200 poderá ainda incluir elementos típicos para atransmissão de sinal, como o amplificador de energia (nãomostrado) para amplificar a energia do sinal convertido euma antena (não mostrada).

A Figura 13 é um diagrama de blocos de um processadorturbo 13 0 que é aplicado aos vários sistemas de transmissãode difusão digital das Figuras 3, 4 e 12. Como é mostradona Figura 13, o processador turbo 13 0 inclui um conversorde símbolo de byte 131, um demultiplexador TS (DE-MUX) 132,um codificador exterior 133, um entrelaçador exterior 134,um TX MUX 135, e um conversor símbolo-byte 13 6, embora sejaobservado que o conversor byte-símbolo 136 poderá seromitido e substituído por outros elementos. 0 conversorbyte-símbolo 131 converte o TS dual entrelaçado peloprimeiro entrelaçador 120 de bytes para símbolos (aqui,pode-se referir à Tabela D5.2 da Norma DTV ATSC dos EstadosUnidos (A/53) para descrições detalhadas sobre a conversãodo byte para o símbolo) . O DE-MUX TS 132 detecta o fluxoturbo ao demultiplexar o TS dual que é convertido para ossímbolos. O codificador exterior 133 codifica o fluxo turboao calcular um bit de paridade para o fluxo turbo detectadoe ao inserir o bit de paridade calculado dentro da segundaregião de inserção de paridade. Ao fazê-lo, o codificadorexterior 133 codifica o fluxo turbo byte a byte. Oentrelaçador exterior 134 entrelaça o fluxo turbocodificado convolucionalmente. 0 entrelaçador exterior 134realiza o entrelaçamento byte a byte. O MUX TS 135 constróio TS dual ao multiplexar o fluxo turbo entrelaçado e ofluxo normal. Especificamente, o MUX TX 135 constrói o TSdual ao encher o fluxo turbo para a posição anterior àdetecção do DE-MUX TS 132. O MUX TS 135 poderá ser referidocomo o MUX de serviço. O conversor símbolo-byte 136converte o TS dual dos símbolos para os bytes (aqui, pode-se referir à Tabela D5.2 da Norma D TV ATSC dos EstadosUnidos (A/53) para mais descrições sobre a conversão dosímbolo para o byte).

A Figura 14 é um diagrama de blocos do codificadorexterior 333, que é aplicado ao processador turbo 13 0 daFigura 13. Como é mostrado na Figura 14, o codificadorexterior inclui 133 um registro de deslocamento rO, rl er2, e uma somadora. Assim, o codificador exterior 133insere o bit de paridade dentro da segunda região deinserção de paridade ao codificar convolucionalmente notipo de código convolucional sistemático recursivo (RSC). Ocodificador exterior 133 é capaz de codificar a uma taxa deou a uma taxa de A codificação no codificador exterior2 é ilustrada com referência às Figuras 15 e 16.

A Figura 15 é um diagrama conceituai para ilustrar ataxa de Como é mostrado na Figura 15, os bits deparidade Z0-Z3, correspondentes aos bits D0~D3 são geradosem um byte incluindo os bits D0-D3 e dados nulos (porexemplo, 0) . Os bits de paridade gerados são inseridos nasposições dos dados nulos, isto é, nas segundas regiões deinserção de paridade. Como resultado, o byte codificado éD3, Z3, D2, Z2, Dl, Zl, DO, Z0.

A Figura 16 é um diagrama conceituai para ilustrar ataxa de M. Como é mostrado na Figura 16, os bits deparidade Z0 e Zl correspondentes aos bits DO e Dl sãogerados em um byte que inclui os bits DO e Dl e dadosnulos. Os bits de paridade gerados são inseridos nasposições dos dados nulos, isto é, a segunda região deinserção de paridade. Além dos bits de paridade gerados,bits DO e Dl são então re-inseridos. Assim, os bits DO e Dle os bits de paridade podem ser repetidamente gravados.Como é mostrado na Figura 16, o byte codificado é Dl, Dl,Dl, Zl, DO, Z0, DO, Z0.

A Figura 17 é um diagrama conceituai para ilustrar oentrelaçamento do entrelaçador exterior 134. Com referênciaà Figura 17, o entrelaçador exterior 134 entrelaça deacordo com uma certa regra de entrelaçamento. Por exemplo,quando os dados ABCD são entrados em ordem enquanto a regrade entrelaçamento é {2,1,3,0}, o entrelaçador exterior 134entrelaça e emite os dados CBDA.

A Figura 18 é um diagrama de blocos de um sistema detransmissão de difusão digital de acordo com outramodalidade da presente invenção. Com referência agora àFigura 18, o sistema de transmissão de difusão digitalinclui um gerador TS 500, um randomizador 410, umcodificador RS 420, um entrelaçador 430, um processadorturbo 440, um codificador de treliça 450, um MUX 460, uminsersor piloto 470, um pré-equalizador 480, um moduladorVSB 4 90, e um modulador RF 4 95.

O gerador TS 500 constrói um TS dual ao receber emultiplexar um fluxo normal e um fluxo turbo. Em maiordetalhe, o fluxo turbo e o fluxo normal são recebidosseparadamente. Após o processamento, como a codificação e oentrelaçamento, o fluxo turbo, o fluxo turbo processado, eo fluxo normal são multiplexados para gerar o TS dual. Éobservado que o gerador TS 500 poderá ser implementado naestrutura de maneira similar àquela do gerador TS 3 00 dasFiguras 5, 6, 7 e 11.

O randomizador 410 recebe e randomiza o TS dualemitido do gerador TS 500. O codificador RS 420 codifica oTS dual randomizado ao inserir uma paridade para a correçãode erro. O entrelaçador 43 0 entrelaça o TS dual comparidade inserida. O processador turbo 44 0 codificaconvolucionalmente o fluxo turbo incluído no TS dualentrelaçado, e entrelaça o fluxo turbo codificadoconvolucionalmente. A seguir, o processador turbo 440reconstrói o TS dual ao inserir o fluxo turbo entrelaçadodentro do TS dual.

Entretanto, no sistema de transmissão de difusãodigital da Figura 12, o processador turbo 13 0 é posicionadona extremidade frontal do segundo codificador RS 210. Istopermite que os bits de paridade sejam inseridoscorretamente, pois os bits de paridade são re-inseridosapós o fluxo turbo, incluindo os bits de paridade inseridospela codificação convolucional, é inserido no TS dual.Contudo, no sistema de transmissão de difusão digital daFigura 18, o processador turbo 44 0 é posicionado naextremidade traseira do codificador RS 420. Assim, namedida em que os bits de paridade são inseridos pelacodificação convolucional do processador turbo 440, aparidade inteira do TS dual é modificada. Aqui, oprocessador turbo 44 0 corrige a paridade ao novamente gerare inserir a paridade com relação ao TS dual reconstruído.

O codificador de treliça 450 codifica por treliça o TSdual processado por turbo. O MUX 460 pode multiplexar o TSdual codificado por treliça ao acrescentar um sinal sync desegmento e um sinal sync de campo. O insersor piloto 470insere um piloto ao acrescentar um certo valor DC ao TSdual tendo os sinais sync. O pré-equalizador 480 equaliza oTS dual inserido por piloto para minimizar a interferênciaentre símbolos. O modulador VSB 490 modula-VSB o TS dualequalizado. O modulador RF 495 modula o TS dual moduladopor VSB para um sinal da banda de canal RF.

O sistema de transmissão de difusão digital da Figura18 tem uma estrutura mais simplificada do que aquela daFigura 12, pois os elementos, como o gerador de região deparidade 110, o primeiro entrelaçador 120, e odesentrelaçador 140, são omitidos.

A Figura 19 é um diagrama de blocos do processadorturbo 44 0 que é aplicado ao sistema de transmissão dedifusão digital da Figura 18. Como é mostrado na Figura 19,o processador turbo 44 0 inclui um detector de fluxo turbo441, um codificador exterior 442, um entrelaçador exterior443, um enchedor de fluxo turbo 444, e um compensador deparidade 445.

O detector de fluxo turbo 441 detecta o fluxo turbo doTS dual. Especificamente, o detector de fluxo turbo 441pode ser implementado utilizando a demultiplexação (DE-MUX) . O codificador exterior 442 codifica o fluxo turbo aoacrescentar o bit de paridade para a primeira região deinserção de paridade no fluxo turbo detectado. Oentrelaçador exterior 443 entrelaça o fluxo turbocodificado. O enchedor de fluxo turbo 444 reconstrói o TSdual ao multiplexar o fluxo turbo entrelaçado e o fluxonormal. O enchedor de fluxo turbo 444 poderá serimplementado utilizando o MUX. O compensador de paridade44 5 compensa pelo erro de paridade resultante dacodificação do fluxo turbo ao regenerar e acrescentar o bitde paridade ao TS dual reconstruído.

O processador turbo 44 0 da Figura 19 poderá aindaincluir um conversor byte-símbolo (não mostrado) paraconverter o TS dual de bytes para os símbolos e fornecer oTS dual convertido para o detector de fluxo turbo 41, e umconversor símbolo-byte (não mostrado) para converter o TSdual emitido do compensador de paridade 445 dos símbolospara os bytes e emitir o TS dual convertido.

As Figuras 20 a 24 são diagramas conceituais parailustrar várias estruturas do TS dual, que é transmitido dosistema de transmissão de difusão digital das Figuras 3, 4,12 e 18.

Na Figura 20, A mostra o pacote de fluxo normalrecebido no gerador TS 300, 500, B mostra o pacote de fluxoturbo recebido no gerador TS 300, 500, e C mostra o pacoteTS dual construído no gerador TS 300, 500. Como é mostradona Figura 20, o pacote de fluxo turbo A compreende um sinalsync, uma identidade de pacote (PID), e uma região de dadosrobustos. Mais especificamente, o pacote de fluxo turbointeiro compreende 188 bytes, em que o sinal sync é de 1byte, o PID é de 3 bytes, e os dados robustos são de 184bytes.O pacote de fluxo normal B compreende um sinal sync(SYNC) , um PID, um cabeçalho de campo de adaptação (AF) ,uma região de enchimento, e uma região de dados normais.Especificamente, o pacote de fluxo normal inteirocompreende 188 bytes, em que o SYNC é de 1 byte, o PID é de3 bytes, o cabeçalho AF é de 2 bytes, e dados nulos são deN bytes, e os dados normais são 182-N-S bytes. O cabeçalhoAF é a região onde a informação é gravada para informar aposição, o tamanho e assemelhados do AF.

No TS dual C, parte do pacote de fluxo turbo A éinserido na região de enchimento do pacote de fluxo normal.Ainda com referência à Figura 20, o pacote TS dual de 188bytes compreende o SYNC de 1 byte, o PID de 3 bytes, ocabeçalho AF de 2 bytes, dados robustos de N bytes, e dadosnormais de 182-N bytes.

O fluxo turbo que é inserido no TS dual C poderá serparte do pacote de fluxo turbo A. Em outras palavras, ofluxo turbo que é inserido no TS dual C poderá ser pelomenos um de SYNC, o PID e os dados robustos.

A Figura 21 mostra outro exemplo do TS dual construídopelo gerador TS 300 e 500. Como é mostrado na Figura 21, oTS dual compreende uma pluralidade de pacotes sucessivos,em que dados robustos são posicionados em pacotesespecíficos. Em mais detalhe, a Figura 21 mostra que ofluxo turbo de 78 pacotes são inseridos nos 312 pacotes docampo TS dual 1. Neste caso, o TS dual é construído tal queos pacotes de fluxo turbo e de fluxo normal são repetidosna proporção de 1:3 por quatro pacotes. Isto é, um pacotedo fluxo turbo (188 bytes) e três pacotes do fluxo normal(188 bytes) são conectados em sucessão.Quando os pacotes do fluxo turbo 70 são inseridosdentro de 312 segmentos do TS dual, o TS dual é construídotal que quatro pacotes compreendendo um pacote de fluxoturbo (188 bytes) e 3 pacotes de fluxo normal (188 bytes)em uma proporção 1:3 são dispostos repetidamente 70 vezes.

Os 32 pacotes restantes compreendem o pacote de fluxonormal.

A Figura 22 mostra ainda outro exemplo do TS dualconstruído pelo gerador TS 300, 500. Especificamente, aFigura 22 é um diagrama conceituai para ilustrar o TS dualexemplar quando 88 pacotes de fluxo turbo são inseridos emum pacote de 312 segmentos do campo TS dual 1. Como émostrado na Figura 22, o TS dual é construído tal que ospacotes de fluxo turbo 2 (188 bytes) e os 2 pacotes defluxo normal (188 bytes) são dispostos repetidamente 10vezes em pacotes de quatro, e que o um pacote de fluxoturbo (188 bytes) e os 3 pacotes de fluxo normal (188bytes) estão dispostos repetidamente em pacotes de 4 naproporção 1:3 com relação aos outros segmentos.

A Figura 23 mostra ainda outro exemplo do TS dualconstruído pelo gerador TS 300 e 500. A Figura 23 mostra oTS dual que é a combinação daqueles das Figuras 20 e 21.Especificamente, o TS dual é construído tal que o um pacotede fluxo turbo (188 bytes), o pacote tendo o fluxo turboinserido em parte do AF do pacote de fluxo normal, e osdois pacotes de fluxo normal são repetidamente dispostos empacotes de quatro.

A Figura 24 é um diagrama conceituai de um outroexemplo de um pacote de TS dual de 312 segmentos. Comreferência à Figura 24, informação do pacote junto com ofluxo turbo e o fluxo normal são incluídos no TS dual. Ainformação de pacote é gravada em um campo de opção. Nestecaso, a posição do campo de opção poderá ser designada efixa de modo que a opção do campo de opção e a posição dofluxo turbo poderão não se sobrepor. Na Figura 24, indica ocomprimento possível do fluxo turbo (bytes).

Ainda com referência à Figura 24, é observado que umaregião de referência de relógio do programa (PCR) é fixadapara o 15° segmento. Como tal, cada campo de opção pode serfixado para uma parcela que não se sobrepõe aó fluxo turbo.

Por meio de exemplo, desde que 312 segmentos sãodivididos por uma unidade de 52 segmentos, a posição docampo de opção poderá ser expressa conforme segue:

referência de relógio de programa (PCR) utilizando 6bytes: 52n+15,n=0

referência ao relógio de programa original (OPCR)utilizando 6 bytes: 52n+15,n=l

comprimento da extensão do campo de adaptaçãoutilizando 2 bytes: 52n+15,n=2

comprimento de dados privados de transporte utilizando5 bytes: 52n+15,n=3,4,5

contagem regressiva de emenda utilizando 1 byte:52n+15,n=0,l,2,3,4,5

Embora não esteja ilustrado na Figura 24, pode-seobservar que "comprimento de dados privados de transporte"será posicionado nos 171°, 223° e 275° segmentos, de acordocom as expressões acima.

Se não as estruturas mostradas nas Figuras 20 a 24,construir variadamente o pacote TS dual, em que o fluxoturbo é inserido nos dados nulos, é possível enquantotambém exclui o campo de opção do AF. Adicionalmente, ataxa do fluxo turbo poderá ser ajustada dependendo daestrutura do pacote TS dual.

A Figura 2 5 é um diagrama de blocos de um sistema detransmissão de difusão digital tendo sinal de referênciasuplementar (SRS) de acordo com ainda outra modalidade dapresente invenção. O sistema de transmissão de difusãodigital da Figura 25 inclui um gerador TS 1101, umrandomizador 1103, um insersor SRS 1105, um gerador deregião de paridade 1107, um primeiro entrelaçador 1109, umprocessador turbo 1111, um desentrelaçador 1113, umcodificador RS 1115, um segundo entrelaçador 1117, umcorretor treliça/paridade 1119, um MUX 1121, e um modulador1123.

O gerador TS 1101 constrói um pacote TS dual aoreceber um fluxo normal e um fluxo turbo. Ao fazê-lo, ogerador TS 1101 gera uma região de enchimento para inserirdados SRS em cada pacote do fluxo TS dual. O SRS é umpadrão de sinais conhecido tanto no lado da transmissãocomo no lado da recepção em comum. O lado da recepçãoverifica o estado do canal e determina o grau decompensação ao comparar o SRS no fluxo recebido com o SRSconhecido.

A região de enchimento é uma região gerada em umaparte de um pacote que compreende um cabeçalho e uma carga,para a inserção do SRS. Em maior detalhe, o pacote aindainclui um AF. Parte ou a totalidade do AF poderá serutilizada como a região de enchimento. Nesta situação, o AFdo pacote poderá incluir adicionalmente uma região deenchimento em que dados são inseridos para o fim dainicialização do corretor de treliça/paridade 1119.

O AF poderá incluir um campo de opção em queinformação de pacote diversa é gravada. O campo de opção éuma referência de relógio do programa (PCR) utilizada paraa sincronização de um demodulador do receptor, umareferência de relógio de programa original (OPCR) utilizadana gravação do programa, gravação do cronômetro, ereprodução no receptor, quatro blocos de circuito, contagemregressiva de emenda que é o número de sucessão demacroblocos que compreende um bloco Cr, Cb respectivamente,um comprimento de dados privados de transporte que é ocomprimento dos dados de texto para t ele texto, e umcomprimento de extensão do campo de adaptação. De acordocom uma modalidade da invenção, a região de enchimento e ocampo de opção estão dispostos para não se sobreporem.

Como o gerador TS 1101 poderá construído como nasFiguras 5, 6, 7 e 11, outras descrições do mesmo seráomitida por brevidade. Quando o gerador TS 1101 tem umcodificador RS 310 conforme mostrado nas Figuras 6, 7 e 11,o codificador RS poderá ser referido como o primeirocodificador RS 310 para discriminar do codificador RS 1115da Figura 25 e o codificador RS 1115 da Figura 25 poderáser referido como o segundo codificador RS 1115.

O randomizador 1103 randomiza o TS dual incluindo aregião de enchimento. O insersor 1105 insere um SRS naregião de enchimento no TS dual randomizado. O SRS poderáser adotado para a sincronização e/ou a equalização decanal no lado da recepção. O gerador de região de paridade1107 gera uma primeira região de inserção de paridade parainserir bits de paridade para a correção de erro dentro dopacote TS dual tendo o SRS inserido. O primeiroentrelaçador 1109 entrelaça o pacote TS dual tendo aprimeira região de inserção de paridade gerada. 0processador turbo 1111 codifica convolucionalmente o fluxoturbo incluído no pacote entrelaçado, e entrelaça o fluxoturbo codificado convolucionalmente. O processador turbo1111 poderá ser implementado conforme é mostrado na Figura13. O desentrelaçador 1113 desentrelaça o pacote emitido doprocessador turbo 1111. 0 codificador RS 1115 codifica opacote TS dual desentrelaçado. Mais especificamente, ocodificador RS 1115 é construído como um códigoconcatenado, para inserir os bits de paridade para correçãode erro dentro da primeira região de inserção de paridadedo pacote tendo o SRS inserido. O segundo entrelaçador 1117entrelaça o pacote TS dual tendo a paridade inserida. Osegundo entrelaçador 1117 entrelaça o pacote TS dual tendoa paridade inserida. O corretor de treliça/paridade 1119codifica por treliça o pacote entrelaçado pelo segundoentrelaçador 1117, e corrige os bits de paridade.

A Figura 26 é um diagrama de blocos do corretor detreliça/paridade 1119 que é aplicado ao sistema detransmissão de difusão digital da Figura 25. Com referênciaà Figura 26, o corretor de treliça/paridade 1119 inclui umbloco codificador de treliça 1401, um recodificador RS1403, uma somadora 1405, um MUX 1407, e um MAP 1409.

O MUX 14 07 poderá ter um modo operacional paracodificação por treliça para o pacote entrelaçado pelosegundo entrelaçador 1117 (doravante referido como o "modonormal"), e um modo operacional para a codificação portreliça do pacote acrescentado pela somadora 14 05(doravante referido como o "modo de correção de paridade").O modo operacional do MUX 1407 é determinado por um sinalde controle recebido do recodificador RS 1403.

O bloco codificador de treliça 1401 codifica portreliça o pacote recebido do MUX 1407. 0 bloco codificadorde treliça 1401 é capaz de codificar por treliça o pacotede acordo com um sinal de controle externo. De acordo comuma modalidade da invenção, o bloco codificador de treliça1401 é inicializado logo antes da codificação por treliçados dados SRS do pacote.

O recodificador RS 1403 regera a paridadecorrespondente ao pacote modificado durante a inicializaçãodo bloco codificador de treliça 1401.

A somadora (OR exclusivo) 14 05 soma a paridaderecodificada e o pacote alimentado do segundo entrelaçador1117, e fornece a paridade recodificada e o pacote ao MUX1407. A operação de soma é confirme segue:

A) omitido...101001010110OIOIOIOIOIIAAAAA...omitido

B) omitido...000000000000010000000000BBBBB...omitido

C) omitido...ÍOIOOIOIOIIIOIIOIOIOIQIICCCCC...omitido

A) mostra o pacote que é recebido do segundoentrelaçador 1117, B) mostra o pacote recodifiçado RS, e C)mostra o resultado do OR exclusivo de A) e B) utilizando asomadora 1405. Quando a parte sublinhada no A) é entrada nobloco codificador de treliça 1401, a inicialização éconduzida. Nesta ocasião, um valor correspondente a umvalor pré-armazenado no bloco codificador de treliça 1401 éfornecido ao recodificador RS 1403. O recodificador RS 1403emite o pacote B ao acrescentar a validade ao valorfornecido. A parte sublinhada do pacote B) implica um valormodificado correspondente à parte sublinhada do pacote A).É observado que os bits de paridade correspondentes à partesublinhada no pacote B) é regerado para BBBBB.

A somadora 14 05 então emite o pacote C) ao efetuar oOR exclusivo no pacote A) e no pacote B) . Como pode serobservado, no pacote C) , a parte sublinhada no pacote A)entrada inicialmente é modificada para 01 e a paridadetambém é modificada de AAAAA para CCCCC.

O MUX 14 07 opera no modo operacional normal quando ainicialização e a correção de paridade são terminados, efornece o TS dual para o bloco codificador de treliça 1401.

O MAP 14 09 efetua o mapeamento de símbolo para 8níveis com relação ao pacote codificado por treliça, eemite o pacote mapeado.

A Figura 27 é um diagrama de blocos do blococodificado por treliça 1401 aplicado ao sistema detransmissão de difusão digital da Figura 25. O blococodificador de treliça 14 01 da Figura 27 inclui 12codificadores de treliça 1 a 12. Assim, os codificadores detreliça 1 a 12 são selecionados consecutivamente em ordemde acordo com o pacote recebido, e cada um deles emite seuvalor de treliça respectivo. Como foi mencionadoanteriormente, durante o período de inicialização, o valorcorrespondente ao valor pré-armazenado em um registro (nãomostrado) do codificador de treliça é fornecido para orecodificador RS 14 03 como o valor de inicialização.

A Figura 28 é um diagrama de blocos de um codificadorde treliça empregado no bloco codificador de treliça 1401da Figura 27. O codificador de treliça da Figura 28 incluidois MUXs 1601 e 1602, três memórias 1603, 1604 e 1605, eduas somadoras 1606 e 1607.

O codificador de treliça realiza a inicialização logoantes da codificação de treliça do SRS no TS dualentrelaçado. Em detalhe, quando do recebimento do fluxocorrespondente à região de enchimento gerada no AF para ainicialização, o codificador de treliça efetua o processode inicialização. Quando o período de inicialização éaberto, um sinal de controle é alimentado para o primeiro eo segundo MUXs 1601 e 1602. O primeiro MUX 1601 selecionaquer o valor armazenado na memória S2 1605 ou Dl,dependendo do sinal de controle e emite o valor selecionadopara a primeira somadora 1606. 0 segundo MUX 1602 selecionaquer o valor armazenado na memória S0 1603 ou DO dependendodo sinal de controle e emite o valor selecionado para asegunda somadora 1607.

Quando o sinal de controle 1 é entrado, o primeiro MUX1601 seleciona e emite o valor armazenado da memória S21605 para a primeira somadora 1606. A primeira somadora1606 soma o valor de saída do primeiro MUX 1601 com o valorarmazenado da memória S2 1605. O valor resultante é emitidocomoZ2 e é armazenado na memória S2 1605 ao mesmo tempo.Como as duas entradas para a primeira somadora 1606 são asmesmas, o valor de saída da primeira somadora 1606 é semprezero. Assim, um zero (0) é armazenado na memória S21605para inicializar.

Como tal, o valor de entrada Dlé substituído pelovalor armazenado da memória S2 1605. Assim, os bits deparidade designados ao TS dual incluindo o valor de entradaDl está incorreto. Para compensar pelos bits de paridadeincorretos, o valor existente armazenado na memória S2 1605é emitido como o valor de inicialização XI e é fornecido aorecodificador RS 1403.

O segundo MUX 1602 seleciona e emite o valorarmazenado na memória S0 1603 quando o sinal de controlefor 1. O valor de saída do segundo MUX 1602 é emitido comoZl e fornecido para a segunda somadora 1607 ao mesmo tempo.

O valor de saída do segundo MUX 1602 é também emitido comoo valor de inicialização X. O valor armazenado na memóriaS0 16 03 é alimentado diretamente para a segunda somadora1607. Assim, a segunda somadora 1607 soma dois valoresiguais e emite 0. Simultaneamente, o valor existentearmazenado na memória SI 1604 é deslocado para a memória S01603. O valor existente armazenado na memória SI 1604 éemitido como Z0.

Quando o sinal de controle 1 é entrado novamente, comoo valor armazenado na memória SI 1604, isto é, o 0deslocado para a memória S0 1603, a memória S0 1603 tambémé inicializada. Simultaneamente, o segundo MUX 1602 emite ovalor atual armazenado na memória S0 1603, isto é, o valorarmazenado na memória SI antes da inicialização, é emitidocomo o valor X0.O valor X0 também é fornecido para orecodificador RS 1403 junto com o valor XI.

Quanto ao período de não-inicialização, um sinal decontrole 0 é entrado para o primeiro e o segundo MUXs 1601e 1602. Assim,como DO e Dl são respectivamenteselecionados, a codificação por treliça prossegue.

O sinal de controle 0 ou 1 é recebido de um gerador desinal de controle (não mostrado) que é equipadoseparadamente.

Conforme é descrito, quando a inicialização prossegue,cada codificador de treliça emite o valor correspondente aovalor da memória interna sendo pré-armazenado, como o valorde inicialização.

Entretanto, duas memórias SO 1603 e SI 1604 sãodispostas no segundo MUX 1602, 2 símbolos de sinal decontrole são necessários para inicializar as memórias SO1603 e SI 1604. Há oito estados de inicialização (000, 111,001,010, 100, 110, 101, 011) que são gerados utilizandotodas as três memórias S0 1603, SI 1604 e S2 1605. Osvalores X0 e XI correspondentes a cada estado deinicialização são fornecidos para o recodificador RS 14 03,respectivamente, para modificar os bits de paridade. Aoperação do recodificador RS 1403 foi explicadaanteriormente.

O processo de redefinição do codificador de treliça daFigura 28 é especificado com base na tabela seguinte.

Tabela 1

<table>table see original document page 35</column></row><table>As Figuras 29 a 33 são diagramas conceituais parailustrar várias estruturas de um TS dual tendo o RS deacordo com uma modalidade da presente invenção. Como émostrado na Figura 29, o pacote A é um pacote de fluxoturbo recebido no gerador TS 1101, o pacote B é um pacotede fluxo normal tendo regiões de enchimento de dados SRS eo fluxo turbo são inseridos, e o pacote C é um pacote TSdual tendo o SRS e o pacote de fluxo turbo nele inseridonas regiões de enchimento. No pacote A, o pacote de fluxoturbo de 188 bytes compreende um SYNC de um byte como ocabeçalho, um PID de 3 bytes, e dados turbo de 184 bytes.

No pacote B, o pacote de fluxo normal de 188 bytescompreende um SYNC de um byte como o cabeçalho, um PID de 3bytes, um cabeçalho AF de 2 bytes que é o AF, e região deenchimento de S bytes para a inserção do SRS, e região deenchimento de N bytes para a inserção de dados turbo, edados normais de 182-S-N bytes como a carga.

O pacote C é construído tal que dados SRS sãoinseridos na região de enchimento S e tal que parte dopacote de fluxo turbo é inserido na região de enchimento Ndo pacote B. Quanto ao pacote C, o pacote TS dual de 188bytes compreende um SYNC de um byte como o cabeçalho, umPID de 3 bytes, um cabeçalho AF de 2 bytes que é o AF,dados SRS de S bytes, e dados turbo de N bytes, e dadosnormais de 182-S-N bytes sendo a carga.

A Figura 3 0 mostra outro fluxo TS dual exemplar. No TSdual da Figura 30, 78 pacotes de fluxo turbo são inseridosno pacote de 312 segmentos do campo TS dual 1. O TS dual éconstruído ao repetir 4 pacotes em que um pacote de fluxoturbo (188 bytes) e três pacotes de fluxo normal (188bytes) estão dispostos em uma proporção de 1:3. Quando os70 pacotes de fluxo turbo são inseridos nos 312 segmentosdo TS dual, o TS dual é construído ao repetir 4 pacotes emque um pacote de fluxo turbo (188 bytes) e três pacotes defluxo normal (18 8 bytes) estão dispostos na proporção 1:370 vezes, e dispor 32 pacotes com os pacotes de fluxonormal.

A Figura 31 mostra ainda outro exemplo do TS dual. NoTS dual da Figura 31, 88 pacotes de fluxo turbo sãoinseridos em um pacote de 312 segmentos do campo 1 do TSdual. O TS dual é construído ao dispor repetidamente quatropacotes em que 2 pacotes de fluxo turbo (188 bytes) e 2pacotes de fluxo normal (188 bytes) são dispostos quatrovezes, e quatro pacotes em que um pacote de fluxo turbo(188 bytes) e 3 pacotes de fluxo normal (188 bytes) sãodispostos na proporção de 1:3 como é mostrado na Figura 30.

A Figura 32 mostra ainda outro exemplo do TS dual. OTS dual da Figura 32 é uma combinação do pacote C da Figura29 e aquele da Figura 30. O TS dual da Figura 32 éconstruído ao dispor repetidamente quatro pacotes em que umpacote de fluxo turbo (188 bytes), um pacote de fluxonormal tendo dados SRS e dados turbo inseridos em parte docampo AD, e 2 pacotes de fluxo normal são, cada um deles,posicionados.

A Figura 33 é um diagrama conceituai que ilustraapenas o pacote de 52segmentos do TS dual multiplexado comono pacote C da Figura 29. Na Figura 33, é observado que osdados turbo, isto é, o fluxo turbo, é inserido após osdados SRS. Um canal de dados de tunelização (TDC) é umaregião vazia a ser utilizada pelo usuário, se necessário. 0TDC poderá ocupar no máximo 6 bytes na região deenchimento. O TDC poderá ser posicionado na extremidadefrontal na região de enchimento onde o SRS é gravado, ouentre os dados SRS.

Desde que 312 segmentos são divididos por 52segmentos, a posição do campo de opção poderá ser expressaconforme segue:

PCR utilizando 6 bytes: 52n+15,n=0

OPCR utilizando 6 bytes: 52n+15,n=l

comprimento de extensão do campo de adaptaçãoutilizando 2bytes: 52n+15,n=2

comprimento de dados privados de transporte utilizandobytes: 52n+15,n=3,4,5

contagem regressiva de emenda utilizando 1 byte:52n+15,n=0,l,2,3,4,5

Por meio de exemplo, o PCR denota que há um PCR naposição em n=0.

O pacote TS dual tendo os dados SRS inseridos naregião de enchimento que exclui o campo de opção do AFpoderá ser construído de várias maneiras. A taxa dos dadosturbo é ajustável de acordo com a estrutura do pacote TSdual.

A Figura 34 é um diagrama conceituai para ilustrar aestrutura de fluxo entrelaçada pelo segundo entrelaçador1117. Na Figura 34, A, que é o byte de enchimento, indica oSRS 1 A 27. B, que é o byte de enchimento inicializado,indica a região para incializar o corretor detreliça/paridade 1119. C, que é a região de paridaderecodifiçada RS, indica a região onde a região de paridadecorrespondente ao pacote modificado pela inicialização docodificador de treliça é substituída com a região deparidade regerada. D, que é a região de paridade RS, indicaa região de paridade gerada pela codificação RS.

A Figura 35 é um diagrama de blocos de um sistema detransmissão de difusão digital de acordo com ainda outramodalidade da presente invenção, que emite o TS dual tendoo SRS inserido. Como é mostrado na Figura 35, o sistema detransmissão de difusão digital é implementado tal que ocorredor de paridade de treliça 1119 inclui um codificadorde treliça 1700 e um gerador de paridade de compatibilidade1750 .

O codificador de treliça 1700 codifica por treliça oTS dual entrelaçado por um segundo entrelaçador 1117. Nestaocasião, o codificador de treliça 1700 efetua ainicialização logo antes da codificação por treliça dosdados SRS.

O codificador por treliça 1700 opera em um dos modosnormais para codificar por treliça o pacote entrelaçado, ummodo de inicialização para inicializar o codificador portreliça 1700, e um modo de intercâmbio de paridade parapermitir a inserção da paridade de compatibilidadesubstituída em vez de parte de toda a paridade acrescentadapor um codificador RS 1115. Enquanto opera no modo normal,quando um sinal de controle instrui que o modo deinicialização é recebido, o codificador de treliça1700opera no modo de inicialização. Quando recebe um sinalde controle instruindo o modo de intercâmbio de paridade, ocodificador de treliça 1700 opera no modo de intercâmbio deparidade. O modo de operação poderá ser determinado deacordo com o sinal de controle alimentado de um gerador desinal de controle (não mostrado) . Para fazê-lo, o geradorde sinal de controle (não mostrado) precisa estar ciente daposição em que os dados SRS são inseridos, a posição dovalor inserido para a inicialização do codificador detreliça 1700, e a posição para ser capaz de modificar aparidade de compatibilidade, com antecedência.

O gerador de paridade de compatibilidade 1750 recebe opacote tendo a paridade acrescentada pelo segundocodificador RS 1115 e o pacote codificado pelo codificadorde treliça 1700, gera uma paridade de compatibilidade combase nos pacotes recebidos, e fornece a paridade decompatibilidade gerada para o codificador de treliça 1700.O codificador de treliça 1700 compensa a paridade aoinserir a paridade de compatibilidade no TS dual.

Um MUX 1121 multiplexa o pacote codificado por treliçaao acrescentar um sinal sync de segmento e um sinal sync decampo. Um modulador 1123 efetua modulação de canal comrelação ao pacote tendo os sinais sync de segmento e syncde campo acrescentados, faz a conversão ascendente para umsinal da banda de canal RF, e transmite o sinal objeto daconversão ascendente para um dispositivo externo. A Figura36 é um diagrama de blocos do gerador de paridade decompatibilidade 1750 aplicado ao sistema de transmissão dedifusão digital da Figura 35. Na Figura 36, o gerador deparidade de compatibilidade 1750 inclui um desentrelaçadorde símbolo 2901, um desentrelaçador 2903, uma armazenagem2905, um codificador RS 2907, um entrelaçador 2909, e umentrelaçador de símbolo 2911.

O desentrelaçador de símbolo 2 901 recebe o pacotecodificado pelo codificador de treliça 1700 e efetua oentrelaçamento de símbolo ao pacote mapeado de símbolo pelobyte. O desentrelaçador 2903 desentrelaça o pacotedesentrelaçado por símbolo.

A armazenagem 2 905 recebe o pacote codificado pelocodificador RS 1115, substitui pelo menos parte do pacoterecebido com o pacote, tendo sido desentrelaçado nodesentrelaçador 2903, e então armazena o pacotesubstituído. A armazenagem 2905 poderá armazenar o pacoteao substituir apenas uma parte diferente do pacotecodificado e o pacote desentrelaçado. A armazenagem 2905poderá ser controlada por um sinal de controle recebido dogerador de sinal de controle.

O codificador RS 2907 acrescenta a paridade decompatibilidade ao pacote armazenado. O entrelaçador 2909entrelaça o pacote tendo a paridade de compatibilidadeacrescentada. O entrelaçador de símbolo 2911 entrelaça ossímbolos do pacote em termos de byte sendo entrelaçado efornece o pacote entrelaçado por símbolo para o codificadorde treliça 1700.

A Figura 37 é um diagrama de blocos de um sistema detransmissão de difusão digital de acordo com uma outramodalidade da presente invenção. O sistema de transmissãode difusão digital da Figura 37 inclui um gerador TS 500,um randomizador 410, um gerador SRS 415, um codificador RS420, um entrelaçador 430, um processador turbo 440, umcorretor de treliça/paridade 450, um MUX 460, um insersorpiloto 4 70, um pré-equalizador 4 80, um modulador VSB 4 90, eum modulador RF 495. No sistema de difusão digital daFigura 37, o gerador SRS 18 05 é acrescentado ao sistema detransmissão de difusão digital da Figura 18. Assim, o TSdual incluindo o sinal SRS, o fluxo normal, e o fluxo turbosão transmitidos através do sistema de transmissão daestrutura mais simplificada.

Quando o gerador TS 500 constrói o TS dual incluindo aregião de enchimento, o fluxo normal e o fluxo turbo, orandomizador 410 randomiza o TS dual e fornece o TS dualrandomizado para o gerador SRS 415. O gerador SRS 415insere o sinal SRS no todo ou em parte da região deenchimento no TS dual randomizado.

O codificador RS 420 codifica o TS dual tendo o SRSinserido, e o entrelaçador 43 0 entrelaça o TS dualcodificado.

0 processador turbo 440 codifica convolucionalmente ofluxo turbo no TS dual entrelaçado e então entrelaça ofluxo turbo codificado convolucionalmente. A seguir, oprocessador turbo 44 0 reconstrói o TS dual ao inserir ofluxo turbo entrelaçado ao TS dual novamente.

O TS dual reconstruído no processador turbo 44 0 écodificado por treliça pelo corretor de treliça/paridade450. O corretor de treliça/paridade 450 prossegue ainicialização antes da codificação SRS e compensa pelaparidade de acordo com o valor modificado pelainicialização. Especificamente, o corretor detreliça/paridade 450 poderá ser implementado como na Figura26. Como a operação do corretor de treliça/paridade 450 jáfoi descrita em detalha com referência às Figuras 25 e 26,mais descrições dos mesmos será omitida.

O TS dual codificado por treliça é multiplexado com osinal sync de segmento e o sinal sync de campo pelo MUX460. As operações do insersor de sinal 470, do pré-equalizador 480, do modulador VSB 490, e do modulador RF495 são as mesmas que aquelas nas Figs. 18, e sua descriçãodetalhada será omitida.

A Figura 38 é um diagrama de blocos de um sistema derecepção de difusão de acordo com uma modalidade dapresente invenção. Com referência à Fig. 38, o sistema derecepção de difusão digital inclui um demodulador 1901, umequalizador 1903, um primeiro processador 1900, e umsegundo processador 1950. O demodulador 1901 detecta asincronização de acordo com os sinais de sync acrescentadosao sinal de banda base do TS dual recebido, e efetua ademodulação. O equalizador 1903 remove a interferência dosímbolo recebido ao equalizar o TS dual demodulado ecompensa pela distorção de canal devido ao multivia docanal. O primeiro processador 1900 inclui um decodificadorViterbi 1905, um primeiro desentrelaçador 1907, um primeirodecodificador RS 1909, e um primeiro desrandomizador 1911.

O decodificador Viterbi 1905 corrige erros no fluxonormal do TS dual equalizado, decodifica o símbolocorrigido de erro, e emite o pacote de símbolos. O pacotedecodificado rearruma o pacote espalhado pelo primeirodesentrelaçador 1915.

O erro no pacote desentrelaçado é corrigido através doprimeiro decodificador RS 1909, e o pacote corrigido édesrandomizado pelo primeiro desrandomizador 1911.Portanto, o fluxo normal do TS dual é restaurado.

O segundo processador 1950 inclui um decodificadorturbo 1913, um segundo desentrelaçador 1915, um eliminadorde paridade 1917, um segundo desrandomizador 1919, e um DE-MUX turbo 1921.O decodificador turbo 1913 decodifica por turbo ofluxo turbo no TS dual equalizado. Nesta ocasião, odecodificador turbo 1913 detecta apenas o fluxo turbo aodemultiplexar o TS dual. O fluxo normal separado através dademultiplexação é multiplexado com o fluxo normal emitidodo decodificador Viterbi 1905 por um MUX (não mostrado) queé fornecido separadamente.

Aqui, a decodificação turbo implica a codificação detreliça com relação ao fluxo turbo do TS dual equalizado.

O segundo desentrelaçador 1915 desentrelaça o fluxoturbo decodificado por turbo.

O eliminador de paridade 1917 elimina a paridadeacrescentada ao fluxo turbo desentrelaçado.

O segundo desrandomizador 1919 desrandomiza o fluxoturbo do qual a paridade é eliminada.

O DE-MUX turbo 1921 recupera os dados turbo pelamultiplexação do fluxo turbo desrandomizado.

A Fig. 3 9 é um diagrama de blocos do decodif icadorturbo 1913. O decodificador turbo 1913 da Figura 39 incluium decodificador de treliça 2001, um desentrelaçadorexterior 2003, um entrelaçador exterior 2005, umdecodificador MAP exterior 2007, um formatador de quadro2009, e um desentrelaçador de símbolo 2011. O decodificadorde treliça 2001 decodifica por treliça o fluxo turbo no TSdual equalizado e fornece o fluxo turbo decodificado portreliça ao desentrelaçador turbo 2003. O desentrelaçadorturbo 2003 desentrelaça o fluxo turbo decodificado portreliça. O decodificador MAP exterior 2005 decodificaconvolucionalmente o fluxo turbo desentrelaçado. Odecodificador MAP exterior 2005 emite valores de saída dedecisão suave ou de decisão dura dependendo do resultado dadecodificação por convolução. As decisões suaves e asdecisões duras são feitas de acordo com a matriz do fluxoturbo. Por exemplo, quando a métrica do fluxo turbo for de0,8, o valor de decisão suave de 0,8 é emitido. Quando amétrica do fluxo turbo for 1, o valor de decisão dura de 1é emitido.

O valor de saída da decisão suave do decodificador MAPexterior 2005 é fornecido ao formatador de quadro 2009.

Aqui o valor de saída de decisão suave implica a existênciado fluxo turbo.

O formatador de quadro 2009 formata o fluxo turbo dedecisão suave convolucionalmente, decodificado de acordocom o quadro do TS dual.

O desentrelaçador de símbolos 2011 desentrelaça ofluxo turbo formatado por quadro do símbolo para o byte. Oentrelaçamento do símbolo para o byte não será maisexplicado (consulte a Tabela D5.2 da Norma (A/53) DTV ATSCdos Estados Unidos). Observe que o decodificador turbo 1913é operado sem o desentrelaçador de símbolo 2011.

Quando a decisão suave é emitida do decodificador MAPexterior 2005, o entrelaçador exterior 2005 entrelaça ofluxo turbo e fornece o fluxo turbo entrelaçado para odecodificador de treliça 2001. O decodificador de treliça2001 decodifica por treliça o fluxo turbo entrelaçadonovamente e fornece o fluxo turbo entrelaçado para odesentrelaçador 2003. O desentrelaçador exterior 2003desentrelaça e fornece o fluxo turbo para o decodificadorMAP exterior 2007. O decodificador de treliça 2001, odesentrelaçador exterior 2003, e o entrelaçador exterior2005 poderão operar repetidamente até a decisão suave seremitida. Portanto, o valor de decodificação confiávelpoderá ser adquirido.

A Figura 40 é um diagrama de blocos de um sistema derecepção de difusão digital de acordo com outra modalidadeda presente invenção. Com referência à Figura 40, éobservado que o decodificador de apagamento 2100 éacrescentado dentro do segundo processador 1950 do sistemade recepção de difusão digital da Figura 39.

Quando o gerador TS 3 00, 500 do sistema de transmissãode difusão digital inclui o codificador de apagamento 350conforme é mostrado na Figura 11, um decodificador deapagamento 2100 poderá ser acrescentado ao sistema derecepção de difusão digital de acordo. Assim, após adecodificação por apagamento é efetuada para a remoção deruído, o fluxo turbo é restaurado. Como os demais elementossão os mesmos que na Figura 39, descrições deles serãoomitidas. Entretanto, no sistema de recepção de difusãodigital das Figuras 38 e 40, o segundo processador 1950poderá incluir um decodificador RS (não mostrado) quedecodifica por RS o fluxo turbo desentrelaçado.

A Figura 41 é um diagrama de blocos de um sistema derecepção de difusão digital de acordo com ainda outramodalidade da presente invenção. Na Figura 41, o sistema derecepção de difusão digital inclui um demodulador 2201, umequalizador 2203, um decodificador Viterbi 2205, umdecodificador turbo 2207, um insersor turbo 2209, umdesentrelaçador 2211, um decodificador RS 2213, umdesrandomizador 2215, e um DE-MUX turbo 2217.

O demodulador 2201 detecta a sincronização de acordocom os sinais sync acrescentados ao sinal de banda base doTS dual recebido, e efetua a demodulação.

O equalizador 2203 compensa a distorção do canaldevido ao multivia de canal ao equalizar o TS dualdemodulado.

0 decodificador viterbi 2205 corrige o erro no TS dualequalizado e decodifica o símbolo errado corrigido.

0 decodificador turbo 2207 decodifica por turbo apenaso fluxo turbo do TS dual equalizado. O decodificador turbopoderá ser implementado como é mostrado na Figura 39, e nãoserá mais explicado.

O insersor turbo 2209 insere o TS dual decodificadopor turbo pelo decodificador turbo 2207, dentro do TS dualdecodificado por Viterbi.

Ao fazê-lo, o fluxo turbo poderá ser extraído do TSturbo decodificado por turbo e inserido dentro de umaregião correspondente ao fluxo turbo do TS dualdecodificado por Viterbi. A região correspondente ao fluxoturbo poderá ser uma parte ou a totalidade do pacote AF.

O desentrelaçador 2211 desentrelaça o TS dual tendo ofluxo turbo inserido.

O decodificador RS 2213 corrige erros ao decodificar opacote desentrelaçado.

O desrandomizador 2215 desrandomiza o pacote corrigidode erro.O DE-MUX turbo 2217 restaura o fluxo normal e ofluxo turbo ao demultiplexar o pacote desrandomizado.

As Figuras 42 e 43 são diagramas de blocos do DE-MUXturbo 2217 de acordo com modalidades da presente invenção.

O DE-MUX turbo 2217 da Figura 42 inclui um DE-MUX TS23 01, um desentrelaçador 23 02, um condensador 23 03, umdecodificador RS 23 04, e primeiro e segundo insersores SYNC2305 e 2306.

O DE-MUX TS 23 01 separa o fluxo normal e o fluxo turboao demultiplexar o pacote desrandomizado.

O fluxo normal, demultiplexado no DE-MUX TS 23 01, érestaurado para o fluxo normal de 188 bytes por umainserção de um sinal sync pelo primeiro insersor SYNC 2305.

O desentrelaçador 23 02 desentrelaça o fluxo turbodemultiplexado.

O condensador 23 03 remove uma região vazia (marcadorde lugar) no fluxo turbo desentrelaçado. A região vazia égerada pelo duplicador do gerador TS 300, 500 no sistema detransmissão de difusão digital, para inserção da paridadena codificação RS. Se a região vazia é gerada nas taxas de1/4 ou 1/2 o fluxo turbo poderá ser reduzido por taxas de 1/4 ou 1/2.

O decodificador RS 23 04 decodifica o fluxo turbo doqual a região vazia é removida.

O segundo insersor SYNC 23 06 restaura o fluxo turbo de188 bytes por uma inserção de um sinal sync (SYNC) para ofluxo turbo decodificado. Como foi explicado anteriormentecom referência à Figura 8, quando o sinal sync do fluxoturbo é eliminado na geração do TS dual, é necessárioinserir o sinal sync no segundo insersor SYNC 2306 pararegenerar o fluxo turbo.

O DE-MUX turbo 2217 da Figura 43 inclui um DE-MUX TS2301, um desentrelaçador 23 02, um condensador 2303, umdecodificador RS 23 04, um primeiro insersor SYNC 2305, e umdetector SYNC 2307. Em oposição à modalidade da Figura 8, osinal sync do fluxo turbo não poderá ser removido nageração do TS dual. Nesta situação, como o sinal sync parao fluxo turbo é recebido com o fluxo normal, não há nenhumanecessidade de inserir o sinal sync diferentemente daFigura 42.

O detector SYNC 2307 recebe o fluxo turbo do qual aregião vazia é eliminada, verifica o valor do sinal sync0x4 7 dos fluxos turbo recebidos, e emite 187 bytes após osinal sync para o decodificador RS 2304. O valor 0x47 dosinal sync representa o valor do sinal sync em um pacote, eum pacote compreende 187 bytes, excluindo o sinal sync deum byte, dos 188 bytes. Assim, é preferível detectar dosinal sync para os 187 bytes.

O decodificador RS 23 04 corrige erros do fluxo turbode 18 8 bytes do qual o sinal sync é detectado, e entãorestaura o fluxo turbo.

A Figura 44 é um diagrama de blocos de um sistema derecepção de difusão digital de acordo com ainda outramodalidade da presente invenção. Pode-se observar que osistema de recepção de difusão digital da Figura 44 éconstruído tal que um decodificador de apagamento 2400 éacrescentado adicionalmente ao sistema de recepção dedifusão digital da Figura 41.

Quando o gerador TS 300, 500 do sistema de transmissãode difusão digital é implementado incluindo o codificadorde apagamento 350 como é mostrado na Figura 11, umdecodificador de apagamento 2400 poderá ser acrescentado aosistema de recepção de difusão digital de acordo. Assim,após a decodif icação por apagamento para a remoção deruído, o fluxo turbo é restaurado. Como os demais elementossão iguais àqueles da Figura 41, uma descrição deles seráomitida.

A Figura 45 é um fluxograma para delinear um método detransmissão de sinal de difusão digital de acordo com umamodalidade da presente invenção. Com referência à Figura45, primeiro, o TS dual é construído ao multiplexar o fluxonormal e o fluxo turbo (op 2501). Especificamente, quando ofluxo turbo é recebido de um módulo interno ou externo,após a codificação e/ou o entrelaçamento serem efetuados, égerada uma segunda região de inserção de paridade parainserir a paridade. Nesta ocasião, a codificação deapagamento para o fluxo turbo poderá ser efetuadaadicionalmente.

A seguir, o TS dual tendo a segunda região de inserçãode paridade é randomizado (op 2503).

Uma primeira região de inserção de paridade para ainserção da paridade é fornecida no TS dual randomizadopara correção de erro (op 2505), e o TS dual é entrelaçado(op 2507).

A seguir, o processamento turbo é realizado para ofluxo turbo do TS dual entrelaçado (op 2509).

Após o processamento turbo, o TS dual é codificado aoinserir a primeira região de inserção de paridade (op2513), e entrelaçado (op 2515).

A seguir, o TS dual entrelaçado é codificado portreliça (op 2517) . O TS dual codificado por treliça, osinal sync de segmento e o sinal sync de campo sãomultiplexados (op 2519). Após passar através da modulaçãoVSB e a conversão RF, o TS dual é transmitido (op S2521).

A Figura 46 é um fluxograma para delinear um método deprocessamento de sinal de transmissão de difusão digital deacordo com outra modalidade da presente invenção. Como émostrado na Figura 46, o fluxo TS é construído (op 3301),randomizado (op 3302), e codificado por RS (op 3303).

A seguir, após entrelaçar o TS dual (op 3304), apenaso fluxo turbo passa através do processamento turbo (op33 05). Como o processamento turbo já foi ilustrado, adescrição dele é omitida.

Após o TS dual incluindo o fluxo turbo processado porturbo ser codificado por treliça, o erro de paridade devidoao processamento turbo é compensado (op 3306). O TS dual émultiplexado para acrescentar o sinal sync (op 3307),modulado e transmitido (op 3308). Como é mostrado na Figura46, o sinal de difusão digital poderá ser transmitido maissimplesmente do que o método de processamento de sinal detransmissão de difusão digital da Figura 45.

A Figura 47 é um fluxograma para delinear um método deprocessamento turbo de acordo com uma modalidade dapresente invenção. Como é mostrado na Figura 47, após o TSdual ser entrelaçado pelo símbolo (op 2601), o fluxo turboé detectado ao demultiplexar o TS (op 2603).

A seguir, o TS dual é codificado por turbo pelainserção da paridade na segunda região de inserção deparidade fornecida no fluxo turbo detectado (op 2605).

O fluxo turbo codificado é entrelaçado (op 2607), o TSdual é reconstruído ao multiplexar o TS dual (op 2609) . OTS dual reconstruído é desentrelaçado pelo símbolo (op2611) . Ao fazê-lo, o entrelaçamento de símbolo (op 2601) eo desentrelaçamento de símbolo (op 2611) são omitidos.

A Figura 48 é um fluxograma para delinear um método derecepção de sinal de difusão digital de acordo com umamodalidade da presente invenção. Na Figura 48, quando o TSdual é recebido, o TS dual recebido é demodulado (op 27 01)e passa através da equalização de canal (op 2703).

A seguir, o fluxo normal e o fluxo turbo são separadose decodificados, respectivamente.

Em mais detalhes, o fluxo normal é decodificado porViterbi (op 2705), desentrelaçado (op 2709) , e decodificadopor RS (op 2709) . A seguir o pacote de fluxo normal érestaurado pela desrandomização do fluxo normaldecodificado por RS (op 2711). O método de processamento dofluxo normal poderá ser realizado ao utilizar o sistema derecepção existente.

0 fluxo turbo é decodificado por turbo (op 2713). 0fluxo turbo decodificado por turbo é desentrelaçado (2715).Após remover a paridade (op 2717), o fluxo turbo édesrandomizado (op 2719). A seguir, o pacote de fluxo turboé restaurado ao demultiplexar o fluxo turbo desrandomizado(op 2721).

Quando a decodificação por apagamento é realizada noprocesso de transmissão do sinal de difusão digital,conduzir adicionalmente a decodificação por apagamento dopacote de fluxo turbo restaurado é possível.

A Figura 49 é um fluxograma para delinear um método dedecodificação turbo de acordo com uma modalidade dapresente invenção. Com referência à Figura 49, o fluxoturbo do TS dual é decodificado por treliça (op 2801) . Ofluxo turbo decodificado por treliça é desentrelaçadoexterior (op 2803) e decodificado exterior (op 2807).

Quando o valor de saída de decisão dura é emitidoatravés da decodificação exterior, o fluxo turbo de decisãodura é formatado de acordo com o quadro do TS dual (op2809) e entrelaçado por símbolo (op 2811).

Em contraste, quando o valor de saída de decisão suaveé emitido através da decodificação exterior, oentrelaçamento exterior é efetuado (op 2805). O fluxo turboentrelaçado exterior passa através da decodificação portreliça e o desentrelaçamento exterior (op 2801 e op 2803).

Portanto, o fluxo turbo de decisão dura confiável poderáser adquirido.

A Figura 50 é um fluxograma para delinear um método deprocessamento de demultiplexação turbo de acordo com umamodalidade da presente invenção. Com referência à Figura50, o fluxo turbo e o fluxo normal são separados aodemultiplexar o TS dual (op 3601) . Após desentrelaçar ofluxo turbo (op 3602), regiões vazias, isto é, marcadoresde lugar, são eliminados (op 3 603).

A seguir, o fluxo turbo é decodificado por RS (op3604), e o pacote de fluxo turbo é restaurado ao inserirsinais sync (op 3605). Quanto ao fluxo normaldemultiplexado, o pacote de fluxo normal é restaurado aoinserir sinais sync (op 3605).

A Figura 51 é um diagrama de blocos que mostra aestrutura de um processador turbo para a transmissão defluxo multi turbo de acordo com uma modalidade exemplar dapresente invenção. Como é mostrado, o processador turboinclui (n) números de blocos de processamento turbo 3810-1-3810-n, um enchedor de dados turbo 3820, e um compensadorde paridade 3 830.

Os blocos de processamento turbo 3810-1 ~ 3811-n,incluem primeiro através dos (n)ésimos codificadoresexternos 3812-1 ~ 3812-n, e primeiro a (n)ésimoentrelaçadores exteriores 3813-1 ~ 3813-n, respectivamente.

O primeiro bloco de processamento turbo 3810-1 seráexplicado como um exemplo. O primeiro detector de dadosturbo 3811-1 do primeiro bloco de processamento turbo 3 810-1 detecta um fluxo turbo do fluxo de transporte dual (TS).

O fluxo turbo transportado é codificado no primeirocodificador exterior 3812-1, e entrelaçado no primeiroentrelaçador exterior 3813-1. Assim, após ser processadonos blocos de processamento turbo 3810-1 ~ 3810-n damaneira explicada acima, os fluxos turbo são enchidos no TSdual pelo enchedor de fluxo turbo 3820.

O compensador de paridade 3830 compensa pelos erros deparidade gerados no processo de codificação do fluxo turbo.

O compensador de paridade 3830 poderá ser omitido se umcodificador RS for fornecido adicionalmente na extremidadetraseira do processador turbo. Assim, a codificaçãoparalela é possível com relação ao fluxo turbo.

A Figura 52 é um diagrama de blocos que mostra aestrutura de um processador turbo para a transmissão defluxo multi turbo de acordo com outra modalidade exemplarda presente invenção. Como é mostrado na Figura 52, oprocessador turbo inclui (n) números de blocos deprocessamento turbo 3 910-1 ~ 3 910-n, um entrelaçadorexterior 3920, um enchedor de dados turbo 3930, e umcompensador de paridade 3 940.

Os blocos de processamento turbo 3 910-1 incluemprimeiro ao (n)ésimo detectores de dados turbo 3911-1 ~3911-n, e primeiro a (n)ésimo codificadores exteriores3912-1 ~ 3912-n.O primeiro bloco de processamento turbo 3 910-1 seráexplicado como um exemplo. O primeiro detector de dadosturbo 3911-1 detecta um fluxo turbo do TS dual. O fluxoturbo detectado é codificado no primeiro codificadorexterior 3 912-1 e fornecido para o entrelaçador exterior 3920.

O entrelaçador exterior 3 920 entrelaça exterior osfluxos turbo que são recebidos da pluralidade de blocos deprocessamento turbo 3 910-1 ~ 3 910-n, e fornece o fluxoresultante para o enchedor de dados turbo 3 930. O enchedorde fluxo turbo 3 93 0 enche os dados turbo no TS dual, e ocompensador de paridade 3 94 0 compensa pelo erro de paridadegerado no processo de codificação do fluxo turbo.

O decodificador turbo das Figuras 51 e 52 poderá seraplicado aos sistemas de transmissão de difusão digitalmostrados nas Figuras 12, 18, 25, 35 e 37. Além disso, onúmero de blocos de processamento turbo poderão sermodificados de acordo com o número desejado de fluxosturbos independentes. Neste caso, o número limitado deblocos de processamento turbo poderá ser partilhado nométodo de divisão por tempo para reduzir a complexidade dehardware.

As Figuras 53 a 55 mostram a estrutura do TS dualsendo transmitido pelo sistema de transmissão de difusãodigital tendo o decodificador turbo conforme é mostrado nasFiguras 51 e 52. Como é mostrado, os fluxos multi turbo sãotransmitidos. Assim, a taxa de transmissão dos dados turboé aumentada, comparado com os dados normais. A estrutura doTS dual conforme mostrado nas Figuras 53 a 55 não seráexplicada, pois isto já foi explicado acima.A Figura 56 é um diagrama de blocos que mostra aestrutura de um decodificador turbo para um fluxo multiturbo de acordo com uma modalidade exemplar da presenteinvenção. Como é mostrado, o decodificador turbo inclui umdecodificador de treliça 4310 e uma pluralidade de blocosde processamento de decodificação turbo 4320-1 ~ 4320-n.

Os blocos de processamento de decodificação turbo4320- 1 ~ 4320-n compreendem desentrelaçadores exteriores4321- 1 ~ 43231-n, entrelaçadores exteriores 4322-1 ~ 4322-n, decodificadores de mapa exteriores 4323-1 ~ 4323-n,formatadores de quadro 4324-1 ~ 4324-n, e desentrelaçadoresde símbolos 4325-1 ~ 4325-n.

Os componentes acima não serão explicados pois isto jáfoi descrito acima.

A Figura 57 é um diagrama de blocos que mostra aestrutura de um decodificador turbo para um fluxo multiturbo de acordo com uma modalidade exemplar da presenteinvenção. Como é mostrado, o decodificador turbo compreendeum decodificador de treliça 4410, um desentrelaçadorexterior 4420, um entrelaçador exterior 4430 e umapluralidade de blocos de processamento de decodificaçãoturbo 4440-1 ~ 4440-n.

Os blocos de processamento de decodificação turbo4440-1 ~ 4440-n compreendem decodificadores de mapaexteriores 4441-1 ~ 4441-n, formatadores de quadro 4442-1 ~4442-n, e desentrelaçadores de símbolos 4443-1 ~ 4443-n,respectivamente. Como é mostrado na Figura 57, o fluxoturbo desentrelaçado do desentrelaçador exterior 442 0 édecodificado na pluralidade de blocos de processamento dedecodificação turbo 4440-1 ~ 4440-n, entrelaçado noentrelaçador exterior 443 0 e decodificado por treliça nodecodificador de treliça 4410. A explicação detalhada seráomitida por questão de brevidade.

Como é mostrado nas Figuras 56 e 57, uma pluralidadede fluxos turbo são decodificados em paralelo. Portanto, umalto volume de pacotes de fluxo turbo poderão serrecuperados dentro de um curto tempo.

Como no caso dos blocos de processamento turbo, onúmero de blocos de processamento de decodificação turbotambém poderão ser modificados de acordo com o númerodesejado de fluxos turbo independentes. Neste caso, onúmero limitado de blocos de processamento turbo poderá serpartilhado no método de divisão de tempo para reduzir acomplexidade de hardware.

Embora poucas modalidades da presente invenção forammostradas e descritas, seria apreciado por aqueleshabilitados na tecnologia que modificações poderão serfeitas nessas modalidades sem desviar dos princípios eespírito da invenção, o escopo da qual é definido nasreivindicações e seus equivalentes.

APLICABILIDADE INDUSTRIAL

A presente invenção relaciona-se genericamente a ummétodo para processar robustamente e transmitir um fluxo detransporte de difusão digital (TS), sistemas de transmissãoe de recepção de difusão digital, e métodos deprocessamento de sinal dos mesmos.

Claims

1. Sistema de transmissão de difusão digital,caracterizado pelo fato de compreender:um processador turbo para detectar pelo menos um fluxoturbo de um fluxo de transporte dual (TS) que inclui umfluxo normal multiplexado com o fluxo turbo, para codificaro fluxo turbo detectado, e substituir o fluxo turbo com ofluxo turbo codificado no TS dual; eum transmissor para codificar por treliça o TS dual,processado no processador turbo, e emitir o TS dualcodificado por treliça resultante, em que o processadorturbo compreende pelo menos um bloco de processamento turbopara codificar cada um do pelo menos um fluxo turbo.

2. Sistema de transmissão de difusão digital, deacordo com a reivindicação 1, caracterizado pelo fato de oprocessador turbo compreender:a pluralidade de blocos de processamento turbo; eum enchedor de dados turbo para substituir o fluxoturbo com o fluxo turbo codificado no TS dual e reconstruiro TS dual,em que cada um da pluralidade de blocos deprocessamento turbo compreender:um detector de dados turbo para detectar o fluxoturbo no TS dual;um codificador exterior para codificar o fluxoturbo detectado; eum entrelaçador exterior para entrelaçar o fluxoturbo, que é codificado no codificador exterior.

3. Sistema de transmissão de difusão digital, deacordo com a reivindicação 1, caracterizado pelo fato de oprocessador turbo compreender:a pluralidade de blocos de processamento turbo;um entrelaçador exterior para entrelaçar o fluxoturbo, que é codificado na pluralidade de blocos deprocessamento turbo; eum enchedor de dados turbo para substituir o fluxoturbo com o fluxo turbo codificado no TS dual parareconstruir o TS dual,em que cada um da pluralidade de blocos deprocessamento turbo compreende:um detector de dados turbo para detectar o fluxoturbo do TS dual, e um codificador exterior para codificaro fluxo turbo detectado no detector de dados turbo.

4. Sistema de transmissão de difusão digital, deacordo com a reivindicação 1, caracterizado pelo fato deainda compreender um construtor TS para gerar o TS dual.

5. Sistema de transmissão de difusão digital, deacordo com a reivindicação 1, caracterizado pelo fato deainda compreender:um randomizador para randomizar o TS dual;um codificador Reed-Solomon (RS) para codificar o TSdua1 randomi z ado; eum entrelaçador para entrelaçar o TS dual codificadopor RS e fornecer o TS dual codificado por RS entrelaçadoresultante para o processador turbo.

6. Sistema de transmissão de difusão digital, deacordo com a reivindicação 5, caracterizado pelo fato de otransmissor compreender:um bloco codificador por treliça para codificar portreliça o TS dual, que é processado no processador turbo;um multiplexador (MUX) para apensar um sinal síncronono TS dual codificado por treliça;um insersor piloto para inserir um piloto no TS dual,que é apensado com o sinal síncrono;um pré-equalizador para equalizar o TS dual inseridopor piloto;um modulador de banda lateral vestigial (VSB) paramodular VSB o TS dual equalizado; eum modulador de freqüência de rádio (RF) para modularRF o TS dual modulado VSB e emitir o TS dual modulado VSBmodulado RF resultante.

7. Sistema de transmissão de difusão digital, deacordo com a reivindicação 6, caracterizado pelo fato de oprocessador turbo ainda compreender um compensador deparidade para regenerar um bit de paridade do TS dualenchido por fluxo turbo e apensar o bit de paridade no TSdual.

8. Sistema de transmissão de difusão digital, deacordo com a reivindicação 1, caracterizado pelo fato deainda compreender:um randomizador para randomizar o TS dual;um gerador de área de paridade para preparar uma áreade inserção de paridade no TS dual;um primeiro entrelaçador para entrelaçar o TS dualtendo a área de inserção de paridade nele preparada, efornecer o fluxo resultante para o processador turbo; eum desentrelaçador para desentrelaçar o TS dual que éprocessado no processador turbo, e fornecer o fluxoresultante para o transmissor.

9. Sistema de transmissão de difusão digital, deacordo com a reivindicação 8, caracterizado pelo fato de otransmissor compreender:um codificador Reed-Solomon (RS) para acrescentar aparidade na área de inserção de paridade;um segundo entrelaçador para entrelaçar o TS dualapensado de paridade;um codificador de treliça para codificar por treliça o TSdual entrelaçado;um multiplexador (MUX) para apensar um sinal síncronoao TS dual codificado por treliça; eum modulador para modular o TS dual apensado por sinalsíncrono e emitir o TS dual apensado por sinal síncronomodulado resultante.

10. Sistema de transmissão de difusão digital, deacordo com a reivindicação 1, caracterizado pelo fato deainda compreender um insersor de sinal de referênciaadicional para inserir um sinal de referência adicional auma área de enchimento preparada no TS dual.

11. Método de transmissão de difusão digital,caracterizado pelo fato de compreender:detectar pelo menos um fluxo turbo de um fluxo detransporte dual (TS) em que o fluxo turbo é multiplexadocom um fluxo normal, codificar o fluxo turbo detectado, esubstituir o fluxo turbo com o fluxo turbo codificado no TSdual; ecodificar por treliça o TS dual, e emitir o TS dualcodificado por treliça resultante,em que a operação de detectar codifica o fluxo turboutilizando um bloco de processamento turbo para cada um dopelo menos um fluxo turbo.

12. Método de transmissão de difusão digital, deacordo com a reivindicação 11, caracterizado pelo fato de aoperação de detectar compreender:codificar e entrelaçar o fluxo turbo utilizando apluralidade de blocos de processamento turbo; esubstituir o fluxo turbo com o fluxo turbo codificadoe entrelaçado no TS dual para reconstruir o TS dual,em que cada um da pluralidade de blocos deprocessamento turbo compreender:um detector de dados turbo para detectar o fluxoturbo do TS dual;um codificador exterior para codificar o fluxoturbo detectado no detector de dados turbo; eum entrelaçador exterior para entrelaçar o fluxoturbo codificado.

13. Método de transmissão de difusão digital, deacordo com a reivindicação 11, caracterizado pelo fato de aoperação de detecção compreender:codificar o fluxo turbo utilizando uma pluralidade deblocos de processamento turbo;entrelaçar o fluxo turbo, que é codificado napluralidade de blocos de processamento turbo, utilizando umentrelaçador; esubstituir o fluxo turbo com o fluxo turbo entrelaçadoda pluralidade de entrelaçadores exteriores no TS dual parareconstruir o TS dual,em que cada um da pluralidade de blocos deprocessamento turbo compreender:um detector de dados turbo para detectar o fluxoturbo do TS dual; eum codificador exterior para codificar o fluxoturbo detectado no detector de dados turbo.

14. Método de transmissão de difusão digital, deacordo com a reivindicação 11, caracterizado pelo fato deainda compreender gerar o TS dual.

15. Método de transmissão de difusão digital, deacordo com a reivindicação 11, caracterizado pelo fato deainda compreender:randomizar o TS dual;codificar por Reed-Solomon (RS) o TS dual randomizado; eentrelaçar o TS dual codificado por RS e fornecer o TSdual randomizado codificado por RS entrelaçado resultantepara a pluralidade de processadores turbo.

16. Método de transmissão de difusão digital, deacordo com a reivindicação 15, caracterizado pelo fato deseguindo a operação de codificar por treliça, o métodoainda compreende:apensar um sinal síncrono ao TS dual codificado portreliça;inserir um piloto no TS dual que é apensado ao sinalsíncrono;equalizar o TS dual inserido por piloto;modular por banda lateral vestigial (VSB) o TS dualequalizado; emodular por freqüência de rádio (RF) o TS dualmodulado por VSB e emitir o TS dual modulado por VSB emodulado por freqüência de rádio (RF) resultante.

17. Método de transmissão de difusão digital, deacordo com a reivindicação 16, caracterizado pelo fato deainda compreender regenerar um bit de paridade do TS dualenchido por fluxo turbo e apensar o bit de paridade no TSdual.

18. Método de transmissão de difusão digital, deacordo com a reivindicação 11, caracterizado pelo fato deainda compreender:randomizar o TS dual;preparar uma área de inserção de paridade no TS dual;entrelaçar o TS dual tendo a área de inserção deparidade preparada no mesmo, e fornecer o TS dualentrelaçado resultante tendo a área de inserção de paridadepara a pluralidade de processadores turbo,-edesentrelaçar o TS dual processado por turbo.

19. Método de transmissão de difusão digital, deacordo com a reivindicação 18, caracterizado pelo fato de aoperação de codificação por treliça compreender:inserir o bit de paridade na área de inserção deparidade;entrelaçar o TS dual inserido de paridade;codificar por treliça o TS dual entrelaçado;apensar um sinal síncrono ao TS dual codificado portreliça; emodular o TS dual apensado por sinal síncrono e emitiro TS dual apensado por sinal síncrono modulado resultante.

20. Método de transmissão de difusão digital, deacordo com a reivindicação 11, caracterizado pelo fato deainda compreender inserir um sinal de referência adicionala uma área de enchimento preparada no TS dual.

21. Sistema de transmissão de difusão digital,caracterizado pelo fato de compreender:um processador turbo para detectar n fluxos turbo emum fluxo de transporte dual (TS) que inclui um fluxo normalmultiplexado com os fluxos turbo, para codificar os fluxosturbo detectados, e substituir o fluxo turbo com os fluxosturbo codificados no TS dual; eum transmissor para codificar por treliça o TS dual,processado no processador turbo, e emitir o TS dualcodificado por treliça resultante, em que o processadorturbo compreende n+m blocos de processamento turbo, cadabloco de processamento turbo para codificar um fluxo turbocorrespondente, e em que nem são inteiros maiores do queou igual a 2.

22. Sistema de recepção de difusão digital,caracterizado pelo fato de compreender:um demodulador para receber um fluxo de transportedual (TS) que inclui pelo menos um fluxo turbo e um fluxonormal multiplexados juntos, e demodular o TS dualrecebido;um equalizador para equalizar o TS dual demodulado;um primeiro processador para decodificar o fluxonormal do TS equalizado e emitir um pacote de dadosnormais; eum segundo processador para decodificar o pelo menosum fluxo turbo do TS dual equalizado em paralelo com adecodificação do fluxo normal para recuperar um pacote defluxo turbo.

23. Sistema de recepção de difusão digital, de acordocom a reivindicação 22, caracterizado pelo fato de osegundo processador compreender um decodificador turbo quedetecta o pelo menos um fluxo turbo do TS dual equalizadoem paralelo com a detecção do fluxo normal, o segundoprocessador então efetuando a decodificação do pelo menosum fluxo turbo.

24. Sistema de recepção de difusão digital, de acordocom a reivindicação 23, caracterizado pelo fato de osegundo processador compreender:um desentrelaçador para desentrelaçar cada fluxo turbodecodificado por turbo;um apagador de paridade para remover um bit deparidade do fluxo turbo desentrelaçado;um desrandomizador para desrandomizar o fluxo turbocom bit de paridade removido; eum demultiplexador turbo (de-MUX) para demultiplexar ofluxo turbo desrandomizado para recuperar um pacote defluxo turbo.

25. Sistema de recepção de difusão digital, de acordocom a reivindicação 23, caracterizado pelo fato de osegundo processador ainda compreender um decodificadorapagador que decodifica-apaga o pacote defluxo turborecuperado.

26. Sistema de recepção de difusão digital, de acordocom a reivindicação 23, caracterizado pelo fato de odecodificador turbo compreender:um decodificador por treliça para decodificar portreliça cada fluxo turbo do TS dual equalizado; euma pluralidade de blocos de processamento dedecodificação turbo para decodificar o fluxo turbo, que édecodificado por treliça, em paralelo com a decodificaçãodo fluxo normal.

27. Sistema de recepção de difusão digital, de acordocom a reivindicação 26, caracterizado pelo fato de cada umda pluralidade de blocos de processamento de decodificaçãoturbo compreende:um desentrelaçador exterior para desentrelaçar cadafluxo turbo, que é decodificado por treliça;um decodificador de mapa exterior para decodificar ofluxo turbo desentrelaçado;um entrelaçador exterior, o qual, quando uma decisãosuave é emitida do decodificador de mapa exterior,entrelaça o fluxo turbo, que é decodificado nodecodificador de mapa exterior, e fornece o fluxoresultante para o decodif icador de treliça;um formatador de quadro para formatar quadro de saídasde decisão dura do decodificador de mapa exterior; eum desentrelaçador de símbolos para converter umaunidade de símbolo do fluxo turbo formatado por quadro emuma unidade de byte.

28. Sistema de recepção de difusão digital, de acordocom a reivindicação 26, caracterizado pelo fato de cada umda pluralidade de blocos de processamento de decodificaçãoturbo compreender:um decodificador de mapa exterior para decodificar ofluxo turbo;um formatador de quadro para formatar por quadrosaídas de decisão dura do decodificador de mapa exterior; eum desentrelaçador de símbolo para converter umaunidade de símbolo do fluxo turbo formatado por quadro emuma unidade de byte,e, o decodificador turbo ainda compreende:um desentrelaçador exterior para desentrelaçar o fluxoturbo decodificado por treliça e fornecer o fluxo turbodesentrelaçado para o decodificador de mapa exterior; eum entrelaçador exterior, que, quando dados de decisãosuave são emitidos do decodificador de mapa exterior,entrelaça o fluxo turbo que é decodificado no decodificadorde mapa exterior, e fornece o fluxo resultante para odecodificador de treliça.

29. Sistema de recepção de difusão digital,caracterizado pelo fato de compreender:um demodulador para receber um fluxo de transportedual (TS) que inclui pelo menos um fluxo turbo e um fluxonormal multiplexado juntos, e demodular o TS dual recebido;um equalizador para equalizar o TS dual demodulado;um decodificador Viterbi para decodificar o fluxonormal do TS dual equalizado;um decodificador turbo para decodificar cada fluxoturbo do TS dual equalizado em paralelo com a decodificaçãodo fluxo normal;um insersor turbo para inserir cada fluxo turbo, que édecodificado no decodificador turbo, dentro do TS dual;um desentrelaçador para desentrelaçar o TS dual, que éprocessado no insersor turbo;um decodificador Reed-Solomon (RS) para decodificar RSo TS dual desentrelaçado;um desrandomizador para desrandomizar o TS dualdecodificado por RS; eum de-multiplexador turbo (de-MUX) para demultiplexaro TS dual desrandomizado e recuperar um pacote de fluxonormal e um pacote de fluxo turbo.

30. Sistema de recepção de difusão digital, de acordocom a reivindicação 29, caracterizado pelo fato de odecodificador turbo compreender:um decodificador de treliça para decodificar portreliça o fluxo turbo do TS dual egualizado; euma pluralidade de blocos de processamento dedecodificação turbo para decodificar o fluxo turbodecodificado por treliça em paralelo com a decodificação dofluxo normal.

31. Sistema de recepção de difusão digital, de acordocom a reivindicação 30, caracterizado pelo fato de cada umda pluralidade de blocos de processamento de decodificaçãoturbo compreender:um desentrelaçador exterior para desentrelaçar o fluxoturbo decodificado por treliça;um decodificador de mapa exterior para decodificar ofluxo turbo desentrelaçado;um entrelaçador exterior, que, quando dados de decisãosuave são emitidos do decodificador de mapa exterior,entrelaça o fluxo turbo que é decodificado no decodificadorde mapa exterior, e fornece o fluxo resultante para odecodificador de treliça;um formatador de quadro para formatar por quadro deuma saída de decisão dura do decodif icador de mapaexterior; eum desentrelaçador de símbolo para converter umaunidade de símbolo do fluxo turbo formatado por quadro emuma unidade de byte.

32. Sistema de recepção de difusão digital, de acordocom a reivindicação 30, caracterizado pelo fato de cada umda pluralidade de blocos de processamento de decodificaçãoturbo compreender:um decodificador de mapa exterior para decodificar ofluxo turbo;um formatador de quadro para formatar por quadrosaídas de decisão duras do decodificador de mapa exterior;eum desentrelaçador de símbolo para converter umaunidade de símbolo do fluxo turbo formatado por quadro emuma unidade de byte,e, o decodificador turbo ainda compreende:um desentrelaçador exterior para desentrelaçar o fluxoturbo decodificado por treliça e fornecer o fluxo turbodesentrelaçado para o decodificador de mapa exterior; eum entrelaçador exterior que, quando dados de decisãosuave são emitidos do decodificador de mapa exterior,entrelaça o fluxo turbo que é decodificado no decodificadorde mapa exterior, e fornece o fluxo resultante para odecodificador de treliça.

33. Sistema de recepção de difusão digital, de acordocom a reivindicação 29, caracterizado pelo fato de aindacompreender um decodificador apagador que decodifica porapagamento o pacote de fluxo turbo recuperado.

34. Método de recepção de difusão digital,caracterizado pelo fato de compreender:receber e demodular um fluxo de transporte dual (TS)que inclui pelo menos um fluxo turbo e um fluxo normalmultiplexados juntos;equalizar o TS dual decodificado;decodificar o fluxo normal do TS dual equalizado eemitir um pacote de dados normais; edecodificar cada fluxo turbo do TS dual equalizado emparalelo com a decodificação do fluxo normal para recuperarum pacote de fluxo turbo.

35. Método de processar um sinal de difusão recebido,caracterizado pelo fato de compreender:receber e demodular um fluxo de transporte dual (TS)que inclui um fluxo turbo e um fluxo normal multiplexadosjuntos;equalizar o TS dual decodificado;decodificar por Viterbi o fluxo normal do TS dualequalizado e emitir um pacote de dados normais;decodificar por turbo cada fluxo turbo do TS dualequalizado em paralelo com a decodificação por Viterbi dofluxo normal;inserir o fluxo turbo decodificado por turbo dentro doTS dual decodificado por Viterbi;desentrelaçãr o TS dual em que o fluxo turbodecodificado turbo é inserido;decodificar por Reed-Solomon (RS) o TS dualdesentrelaçado;desrandomizar o TS dual decodificado por TS; edemultiplexar o TS dual desrandomizado, para recuperarum pacote de fluxo normal e um pacote de fluxo turbo.

36. Sistema de recepção de difusão digital,caracterizado pelo fato de compreender:um demodulador para receber um fluxo de transportedual (TS) que inclui n fluxos turbo e um fluxo normalmultiplexados juntos, e demodular o TS dual recebido;um equalizador para equalizar o TS dual demodulado;um primeiro processador para decodificar o fluxonormal do TS equalizado e emitir um pacote de dadosnormais; eum segundo processador para decodificar cada um dos nfluxos turbo do TS dual equalizado em paralelo com adecodificação do fluxo normal para recuperar um pacote defluxo turbo, em que n é um integral maior que ou igual a 2.

37. Sistema de transmissão e de recepção de difusãodigital, caracterizado pelo fato de compreender:um processador turbo para detectar n fluxos turbo emum fluxo de transporte dual (TS) que inclui um fluxo normalmultiplexado com os n fluxos turbo, para codificar osfluxos turbo detectados, e substituir o fluxo turbo com osfluxos turbo codificados no TS dual; eum transmissor para codificar por treliça o TS dual,processado no processador turbo, e emitir o TS dualcodificado por treliça resultante;um demodulador para receber o TS dual codificado portreliça, que inclui os fluxos turbo codificados e o fluxonormal, e demodular o TS dual codificado por treliçarecebido;um equalizador para equalizar o TS dual demodulado;um primeiro processador para decodificar o fluxonormal do TS equalizado e emitir um pacote de dadosnormais; eum segundo processador para decodificar cada um dosfluxos turbo do TS dual equalizado em paralelo com adecodificação do fluxo normal para recuperar um pacote defluxo turbo, em queo processador turbo compreende n+m blocos deprocessamento turbo e o segundo processador compreende n+kblocos de decodificação turbo, cada bloco de processamentoturbo e cada bloco de decodificação turbo para codificar edecodificar um fluxo turbo correspondente, respectivamente,e em quen, m, e k são inteiros maiores do que ou igual a 2.