BRPI0109291B1 - Método e aparelho para gravar e exibir simultaneamente uma pluralidade de sinais de vídeo a partir de fontes de vídeo diferentes - Google Patents

Método e aparelho para gravar e exibir simultaneamente uma pluralidade de sinais de vídeo a partir de fontes de vídeo diferentes Download PDF

Info

Publication number
BRPI0109291B1
BRPI0109291B1 BRPI0109291-0A BR0109291A BRPI0109291B1 BR PI0109291 B1 BRPI0109291 B1 BR PI0109291B1 BR 0109291 A BR0109291 A BR 0109291A BR PI0109291 B1 BRPI0109291 B1 BR PI0109291B1
Authority
BR
Brazil
Prior art keywords
video
signal
sync pulse
channel
image
Prior art date
Application number
BRPI0109291-0A
Other languages
English (en)
Other versions
BR0109291A (pt
Inventor
Eric Stephen Carlsgaard
Thomas Edward Horlander
Original Assignee
Thomson Licensing Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing Sa filed Critical Thomson Licensing Sa
Publication of BR0109291A publication Critical patent/BR0109291A/pt
Publication of BRPI0109291B1 publication Critical patent/BRPI0109291B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H04N21/4334—Recording operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/45—Management operations performed by the client for facilitating the reception of or the interaction with the content or administrating data related to the end-user or to the client device itself, e.g. learning user preferences for recommending movies, resolving scheduling conflicts
    • H04N21/462—Content or additional data management, e.g. creating a master electronic program guide from data received from the Internet and a Head-end, controlling the complexity of a video stream by scaling the resolution or bit-rate based on the client capabilities
    • H04N21/4621—Controlling the complexity of the content stream or additional data, e.g. lowering the resolution or bit-rate of the video stream for a mobile client with a small screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction

Description

"MÉTODO E APARELHO PARA GRAVAR E EXIBIR SIMULTANEAMENTE UMA PLURALIDADE DE SINAIS DE VÍDEO A PARTIR DE FONTES DE VÍDEO DIFERENTES" Antecedentes da Invenção 1. Campo da Invenção A invenção diz respeito a técnicas de processamento de sinal para gravar e exibir simultaneamente dois programas de vídeo. 2. Descrição da Tecnologia Anterior Telespectadores têm procurado gravar e assistir simultaneamente programas de duas fontes de vídeo diferentes, por exemplo, um programa de televisão de satélite e um programa de transmissão terrestre padrão. Entretanto, várias fontes de vídeo produzem sinais de vídeo que têm diferentes taxas de sincronização horizontal e vertical. Dessa forma, são necessários dois sistemas separados, de decodificação de vídeo e de geração de exibição, para facilitar a visualização de um programa, ao mesmo tempo em que produz um sinal de saída de um outro programa que pode ser gravado como uma saída de vídeo de banda-base, bem como visto em um visor ima-gem-em-imagem (PIP) (inserindo-se esse sinal de vídeo de banda-base em um circuito PIP padrão). Um sistema como esse requer o hardware de dois receptores de televisão.
Portanto, existe uma necessidade de um aparelho de processamento de vídeo com um sistema decodificador de vídeo único que seja capaz de exibir uma imagem principal de um primeiro sinal de vídeo e produzir um sinal gravável de um segundo sinal de vídeo, além de produzir uma imagem PIP para monitorar o sinal de gravação.
Sumário da Invenção As desvantagens associadas com os sistemas anteriores são superadas por um método e aparelho para gravar e exibir simultaneamente sinais de video de duas fontes de vídeo diferentes. 0 aparelho compreende um circuito de processamento do canal principal, um circuito de processamento do segundo canal, e um conjunto de circuitos comum. 0 conjunto de circuitos comum compreende um tubo decodificador de vídeo digital que decodifica tanto o primeiro como o segundo sinal de vídeo codificados. 0 circuito de processamento do canal principal processa o primeiro sinal de vídeo decodificado para formar uma imagem principal para exibição. 0 circuito de processamento do segundo canal processa o segundo sinal de vídeo decodificado para formar uma imagem PIP para combinar com a imagem principal para exibição. A imagem PIP é produzida por meio de um pulso de sincronismo de referência comum que é derivado do primeiro sinal de vídeo. Num modo de gravação, uma segunda referência de pulso de sincronismo de canal é acoplada ao circuito de processamento do segundo canal para produzir um sinal gravável por meio de um codificador digital. 0 sinal gravável pode também formar uma imagem PIP que é acoplada ao circuito de processamento do canal principal para produzir uma imagem PIP que é usada para monitorar o processo de gravação.
Breve Descrição dos Desenhos A Figura 1 representa um diagrama de blocos de um sistema decodificador de vídeo de acordo com a presente in- venção; A Figura la representa um diagrama de blocos de um sistema decodificador de video de acordo com a presente invenção que inclui um aparelho decodificador contido dentro de em um receptor de televisão; A Figura lb representa um diagrama de blocos de um sistema decodificador de video de acordo com a presente invenção que inclui o aparelho decodificador contido dentro de um dispositivo de processamento de video; A Figura 2 representa um diagrama de blocos detalhado de um aparelho decodificador de video de acordo com a presente invenção; e A Figura 3 é uma tabela de formatos de sinais ilustrativos que podem ser processados pela presente invenção . Números de referência idênticos foram usados, onde possível, para designar elementos idênticos que são comuns às figuras.
Descrição Detalhada A figura 1 representa um diagrama de blocos de um sistema decodificador de vídeo 50 para decodificar uma pluralidade de sinais de vídeo de diferentes fontes de vídeo. A modalidade ilustrativa decodifica um par de sinais de vídeo codificado (vídeo 1 e vídeo 2) que está acoplado ao sistema 50. O sistema 50 usa decodificadores que processam um par de sinais que foi codificado, por exemplo, usando o padrão Mo-ving Pictures Expert Group (MPEG). Esses sinais são recebidos pelo sistema decodificador de vídeo 50 de qualquer um entre receptor de televisão satélite, um receptor de televisão de alta definição (HDTV), receptor a cabo digital, gravador de video cassete (VCR) e similares. O sistema 50 compreende um aparelho decodificador 100, um visor 52 (por exemplo, uma televisão) e um dispositivo de processamento de video 58 (por exemplo, um gravador de video cassete). O aparelho decodificador 100 recebe e decodifica ambos os sinais de video, video 1 e vídeo 2, usando um conjunto de circuitos de decodificação e sincronismo comum para produzir um sinal para uma imagem principal 54 (por exemplo, do vídeo 1) e um sinal para gravação no dispositivo de processamento de vídeo 58, bem como exibição em uma imagem PIP 56 (por exemplo, do vídeo 2). 0 aparelho decodificador 100 pode ser um aparelho independente. Alternativamente, o aparelho decodificador 100 pode ficar contido integralmente em qualquer um entre um receptor de televisão satélite, um receptor de televisão de alta definição (HTDV), receptor a cabo digital, gravador de vídeo cassete (VCR) e similares. A figura la ilustra o aparelho decodificador 100 contido dentro de um receptor de televisão 60. A figura lb ilustra o aparelho decodificador 100 contido dentro de um dispositivo de processamento de vídeo 70. Dessa forma, o sistema 50 produz simultaneamente um sinal de vídeo para exibição e gravação. Assim, o sistema 50 é capaz de monitorar o sinal de gravação numa imagem PIP 56. Com a utilização do conjunto de circuitos comum para processar os sinais de vídeo, o aparelho decodificador 100 fica menos caro de se fabricar do que os aparelhos decodificadores anteriores. A figura 2 representa um diagrama de blocos detalhado do aparelho decodificador 100 da imagem 1. 0 aparelho 100 compreende um circuito de processamento do canal principal 148, um circuito de processamento do segundo canal 150, e um conjunto de circuitos comum 152.
Ambos os sinais de vídeo (vídeo 1 e vídeo 2) são recebidos na forma de dados compactados pelo aparelho decodif icador, de forma simultânea e independente um do outro. Os dados compactados principais são recebidos por uma memória intermediária do canal principal 106, e os dados compactados do segundo canal são recebidos por uma segunda memória intermediária do segundo canal 136. Os dados compactados principais e os dados compactados do segundo canal são fornecidos a um Tubo Decodificador de Tamanho Variável (VLD) de Vídeo MPEG 104 que decodifica a codificação de tamanho variável dos dados compactados do canal principal e do segundo canal e alimenta os fluxos de sinal de dados decodificados a um Tubo Decodif icador de Vídeo MPEG 120. Com utilização de um processo de intercalação, o tubo 120 decodifica ambos os sinais de vídeo e fornece os quadros de vídeo do canal principal decodificados à memória intermediária do canal principal 106 e os quadros de vídeo do segundo canal decodificados à memória intermediária do segundo canal 136. Uma vez que o tubo decodificador de video MPEG 120 é compartilhado pelos dois sinais de vídeo, a mais rápida das duas taxas de deco-dificação é usada para decodificar ambos os sinais, isto é, uma taxa de decodificação de 60 Hz é usada sobre uma taxa de decodificação de 59,94 Hz. Se ambos os sinais de vídeo tive- rem a mesma taxa de decodificação, então, certamente, o tubo 120 usa a taxa de decodificação dos dois sinais. No caso em que as taxas de decodificação são diferentes, o fluxo de video de entrada mais lento é processado mais rápido do que o necessário. Dessa forma, o processo de decodificação para fluxo mais lento será ocasionalmente interrompido para assegurar que não ocorra uma condição de estouro negativo de dados na memória intermediária do canal principal 106 ou na memória intermediária do segundo canal 136. A memória intermediária 106 e memória intermediária 136 são acopladas às respectivas memórias primeiro que entra, primeiro que sai (FIFO) 108 e 138. O processo de acesso (leitura e gravação) de ambas memórias intermediárias 108 e 138 é controlado por um único gerador de pulso de sin-cronismo 122. 0 gerador de pulso de sincronismo 122 produz um sinal de pulso de sincronismo derivado de um sinal de pulso de sincronismo produzido por um gerador de pulso de sincronismo de referência 124. O sinal de pulso de sincronismo é fornecido a cada memória intermediária FIFO 108 e 138 pelo gerador de pulso de sincronismo 122. O sinal de pulso de sincronismo produzido pelo gerador de pulso de sincronismo de referência 124 é travado para o sinal de sincronização do canal principal. A FIFO 1080 é acoplada ao conversor de formato do canal principal 110. A FIFO 138 é acoplada ao conversor de formato do segundo canal 140. O sinal de pulso de sincronismo produzido pelo gerador de pulso de sincronismo 122 é também acoplado aos conversores de formato do canal principal e do segundo canal 110 e 140. Uma vez que o formato dos sinais de video de entrada é arbitrário, ele deve ser determinado, se os sinais de video de entrada forem tanto imagens de campo como imagens de quadro. Se as imagens forem imagens de quadro, o processamento da imagem não pode começar, até que, pelo menos, metade da imagem do quadro mais uma fileira de macrobloco da imagem esteja decodificada e disponível na FIFO 180 ou 138. Enquanto a metade inferior da imagem do quadro estiver sendo decodificada, a conversão de formato pode ser iniciada na metade superior da imagem. Independente da ordem de intercalação entre a decodificação do vídeo 1 e do vídeo 2, e também independente da taxa de decodificação escolhida, a última linha da metade inferior da imagem deve completar a decodificação em tempo de ser usada pelos conversores de formato 110 e 140. Para assegurar esta condição em qualquer circunstância, pode ser necessário ter mais da metade da imagem do quadro mais uma fileira de macrobloco decodificada e na memória antes de iniciar a conversão de formato. Os conversores de formato 110 e 140 consistem de conversores de taxa de amostragem horizontal e vertical, também conhecidos como filtros digitais. A saída de cada conversor 110 e 140 é acoplada a uma respectiva memória FIFO 112 e 142. Essas FIFO 112 e 142, cada uma, armazenam intermediar iamente os quadros de vídeo para assegurar que os quadros fiquem sincronizados com os sinais de sincronismo do visor. O acesso às FIFO 112 e 142 é controlado pelo sinal do pulso de sincronismo do gerador de pulso de sincronismo de referência 124. 0 sinal de pulso de sincronismo de referência do gerador de pulso de sincronismo de referência 124 é também acoplado ao gerador de rastreamento principal 128. 0 gerador 128 produz sinais de sincronização horizontal (H) e vertical (V) gue facilitam a exibição da imagem principal num visor, tais como um tubo de raios catódicos ou mostrador de cristal líquido. Os sinais H e V são acoplados a um gerador de exibição 116 para controlar a varredura de exploração dos dados de pixel. Adicionalmente, o gerador de exibição 116 produz um gráficos na tela que podem ser chamados novamente da memória gráfica 114 e que controla a inserção da imagem PIP na imagem principal. 0 visor, que compreende gráficos na tela, a imagem PIP e a imagem principal, é acoplado aos conversores digital-analógico principais (DAC) 118 que produzem uma exibição analógica para visualização numa tela de televisão. A imagem PIP é gerada da FIFO 142 usando um sinal de pulso de sincronismo produzido pelo gerador de pulso de sincronismo de referência 124 que é roteado por um comutador 134. A imagem PIP é acoplada ao gerador gráfico 116 para exibição dentro da imagem principal.
Quando tiver que ser feita uma gravação do sinal de vídeo do segundo canal, um gerador de pulso de sincronismo do segundo canal 126 produz um sinal de pulso de sincronismo para sincronismo do sinal do segundo canal. Este gerador 126 usa o sinal do pulso de sincronismo de referência do gerador de pulso de sincronismo de referência 124 como um sinal de referência para derivar o sinal de pulso de sincronismo do segundo canal, em virtude de a saída de gravação usar sincronismo NTSC, enquanto o principal, em alguns casos, usa sincronismo ATSC (HDTV). A derivação do pulso de sincronismo do segundo canal do pulso de sincronismo de referência elimina a necessidade de um circuito de recuperação de pulso de sincronismo do segundo canal. Numa pequena faixa de tolerância, o primeiro pulso de sincronismo e o segundo pulso de sincronismo têm uma freqüência de 81MHz, 13,5 MHz, 80,919MHz ou 13,5135MHz. Essas freqüências são todas relacionadas entre si por um fator de 6 e/ou um fator de 1000/10001. O fornecimento da capacidade de escalonar o pulso de sincronismo do primeiro canal recuperado por um ou ambos desses fatores, o pulso de sincronismo do segundo canal pode ser derivado dentro de 2X a tolerância do pulso de sincronismo de referência do primeiro canal. Se necessário, a precisão do pulso de sincronismo do segundo canal pode ser refinada adicionalmente pelo monitoramento do nível da memória intermediária de video decodificado. O pulso de sincronismo do segundo canal é acoplado através do comutador 134 à FIFO 142 e é acoplado ao codificador digital 146, isto é, um codificador NTSC, para converter o sinal de televisão digital num sinal NTSC analógico padrão para gravação. Quando em um modo de gravação, o comutador 134 acopla os quadros de vídeo da saída da FIFO 142 ao codificador digital 146.
Para facilitar a codificação digital, os parâmetros que definem a sincronização vertical do sinal de vídeo são necessários. Os parâmetros para os sinais do segundo canal disponíveis são armazenados no armazenamento de parâmetros verticais 154. Esses parâmetros são acoplados ao codi- ficador digital 146 através do controlador de codificação do segundo canal 132. Este controlador produz um sinal de inicialização (Viniciar) vertical que é apropriado para o tipo de sinal do segundo canal que está sendo processado. Vprincipal e Vintemo são acoplados ao codificador digital 146 através de um comutador 130. Vprincipai é usado se o video do canal principal for selecionado para o codificador digital 146, e Vin_ temo é usado se o canal PIP for selecionado para o codificador digital 146. Uma vez que o sinal de inicialização vertical seja recebido pelo codificador digital 146, o codificador digital 146 produz um sinal de sincronização vertical gerado internamente.
No modo de gravação, o aparelho 100 usa dois sinais de pulso de sincronismo: um para geração da imagem principal e um para geração do sinal de gravação. Neste modo, os quadros de video do sinal gravável são acoplados ao gerador gráfico, de maneira tal que os quadros sejam capturados para exibição como uma imagem PIP. Entretanto, uma vez que o sincronismo para produzir o sinal gravável não é correto para produzir a imagem principal, os quadros principal e PIP não são sincronizados. Dessa forma, imagens PIP podem ser repetidas ou ter uma queda, da forma apropriada, para alcançar uma imagem PIP. Entretanto, quadros em queda ou repetidos na imagem PIP não são tipicamente detectáveis a um espectador.
Uma vez que existe somente um gerador de pulso de sincronismo de referência, um oscilador de cristal de controle de tensão (VCXO) que produz um pulso de sincronismo de referência com base no video decodificado, o pulso de sin-cronismo do segundo canal é baseado no pulso de sincronismo de referência. Entretanto, o sinal de pulso de sincronismo produzido pelo gerador de pulso de sincronismo do segundo canal é variado, dependendo do tipo de sinal do segundo canal que está sendo recebido. 0 pulso de sincronismo de referência é recuperado durante processamento da camada de transporte e é baseado em um pulso de sincronismo de referência de 27 MHz. Cada pulso de sincronismo de exploração possível é derivado do pulso de sincronismo de referência de 27 MHz recuperado. A figura 3 representa uma tabela de várias fre-qüências de pulso de sincronismo que são produzidas pelo gerador de pulso de sincronismo de referência do canal principal e pelo gerador de pulso de sincronismo de referência do segundo canal para facilitar decodificação de diferentes tipos de formatos de sinal de video. 0 aparelho inventivamente usa o circuito de processamento do segundo canal para produzir tanto um sinal gravável bem como uma imagem PIP. Também, diversos circuitos de decodificação e de sincronismo são compartilhados tanto pelo circuito de processamento do canal principal como do segundo canal. Adicionalmente, espaço de memória comum pode ser usado para as memórias intermediárias de quadros de sinal PIP e gravável. Conseqüentemente, o segundo canal, os sinais principal e gráfico podem compartilhar um circuito integrado de memória comum. Um projeto de aparelho decodifi-cador como esse é barato.

Claims (12)

1. Método para gravar e exibir simultaneamente uma pluralidade de sinais de video a partir de fontes de video diferentes, CARACTERIZADO por compreender as etapas de: (a) decodificar um primeiro sinal de video, usando um primeiro sinal de referência de pulso de sincronismo, a partir de uma primeira fonte de video em um tubo decodifica-dor de video compartilhado comum; (b) decodificar um segundo sinal de video, usando o dito primeiro sinal de referência de pulso de sincronismo, a partir de uma segunda fonte de video em um tubo decodifi-cador de video compartilhado comum quando os ditos primeiro e segundo sinais de video tiverem que ser exibidos como uma imagem principal e uma imagem (PIP) imagem-em-imagem; (c) decodificar o dito segundo sinal de video, usando um segundo sinal de pulso de referência de sincronismo, quando o dito primeiro sinal de video tiver que ser exibido e o dito segundo sinal de vídeo tiver que ser gravado.
2. Método de acordo com a reivindicação 1, CARACTERIZADO pelo fato de a dita etapa (c) compreender adicionalmente exibir o dito segundo sinal de vídeo, ao mesmo tempo em que grava o dito segundo sinal de video, na forma de uma imagem PIP.
3. Método de acordo com a reivindicação 1, CARACTERIZADO pelo fato de as ditas etapas de decodificar (a), (b) e (c) serem realizadas por um tubo decodificador de vídeo codificado.
4. Método de acordo com a reivindicação 3, CARACTERIZADO pelo fato de o dito tubo decodificador de vídeo codificado decodificar sinais de vídeo codificados pelo Moving Pictures Expert Group (MPEG).
5. Método de acordo com a reivindicação 1, CARACTERIZADO pelo fato de o segundo sinal do pulso de sin-cronismo ser derivado do primeiro sinal de referência do pulso de sincronismo.
6. Aparelho para gravar e exibir simultaneamente uma pluralidade de sinais de vídeo a partir de fontes de vídeo diferentes, CARACTERIZADO por compreender: um tubo decodificador de vídeo codificado compartilhado comum para decodificar a dita pluralidade de sinais de vídeo a partir de fontes de vídeo diferentes usando um primeiro sinal de referência de pulso de sincronismo; um circuito de processamento do canal principal, acoplado ao dito tubo decodificador de vídeo codificado compartilhado comum, para produzir uma imagem principal a partir de um primeiro sinal de vídeo da dita pluralidade de sinais de vídeo para exibição; um circuito de processamento do segundo canal, acoplado ao dito tubo de decodificador de vídeo codificado compartilhado comum, para produzir um sinal de vídeo decodificado a partir de um segundo sinal de vídeo da dita pluralidade de sinais de vídeo para exibição PIP e para decodificar o dito segundo sinal de vídeo da dita pluralidade de sinais de vídeo usando um segundo sinal de referência de pulso de sincronismo para gravação.
7. Aparelho de acordo com a reivindicação 6, CARACTERIZADO adicionalmente pelo fato de compreender: um gerador de pulso de sincronismo de referência acoplado ao dito circuito de processamento do canal principal e ao dito circuito de processamento do segundo canal; e um gerador de pulso de sincronismo do segundo canal acoplado ao dito circuito de processamento do segundo canal.
8. Aparelho de acordo com a reivindicação 7, CARACTERIZADO pelo fato de o dito gerador de pulso de sincronismo do segundo canal derivar um sinal de pulso de sincronismo do segundo canal de um sinal de pulso de sincronismo de referência gerado pelo dito gerador de pulso de sincronismo de referência.
9. Aparelho de acordo com a reivindicação 6, CARACTERIZADO pelo fato de o dito circuito de processamento do segundo canal compreender um codificador digital para produzir um sinal analógico para gravação.
10. Aparelho de acordo com a reivindicação 9, CARACTERIZADO pelo fato de o dito codificador digital produzir um sinal de sincronização vertical interna.
11. Aparelho de acordo com a reivindicação 6, CARACTERIZADO pelo fato de o dito aparelho ser contido dentro de um receptor de video.
12. Aparelho de acordo com a reivindicação 6, CARACTERIZADO pelo fato de o dito aparelho ficar contido dentro de um dispositivo de processamento de video.
BRPI0109291-0A 2000-03-17 2001-03-08 Método e aparelho para gravar e exibir simultaneamente uma pluralidade de sinais de vídeo a partir de fontes de vídeo diferentes BRPI0109291B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US19041700P 2000-03-17 2000-03-17
PCT/US2001/007454 WO2001072035A2 (en) 2000-03-17 2001-03-08 Method and apparatus for simultaneous recording and displaying two different video programs

Publications (2)

Publication Number Publication Date
BR0109291A BR0109291A (pt) 2002-12-17
BRPI0109291B1 true BRPI0109291B1 (pt) 2015-06-23

Family

ID=22701260

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0109291-0A BRPI0109291B1 (pt) 2000-03-17 2001-03-08 Método e aparelho para gravar e exibir simultaneamente uma pluralidade de sinais de vídeo a partir de fontes de vídeo diferentes

Country Status (11)

Country Link
US (1) US7860375B2 (pt)
EP (1) EP1264476B1 (pt)
JP (1) JP4568468B2 (pt)
KR (1) KR100813378B1 (pt)
CN (1) CN100499762C (pt)
AU (1) AU2001287258A1 (pt)
BR (1) BRPI0109291B1 (pt)
DE (1) DE60103511T2 (pt)
HK (1) HK1055873A1 (pt)
MX (1) MXPA02008945A (pt)
WO (1) WO2001072035A2 (pt)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3569205B2 (ja) * 2000-06-09 2004-09-22 シャープ株式会社 記録再生装置
US20020105592A1 (en) * 2001-02-05 2002-08-08 Conexant Systems, Inc. System and method for processing HDTV format video signals
US7167531B2 (en) * 2001-09-17 2007-01-23 Digeo, Inc. System and method for shared decoding using a data replay scheme
US7161994B2 (en) 2001-09-17 2007-01-09 Digeo, Inc. System and method for shared decoding
US20030189581A1 (en) * 2002-04-08 2003-10-09 Nasoff David G. Content based window filtering for simultaneous display of multiple high-quality video and graphics windows
JP4062425B2 (ja) * 2002-07-04 2008-03-19 ソニー株式会社 情報処理装置および方法
US20040252982A1 (en) * 2003-06-11 2004-12-16 Yuji Iwahara Recording apparatus, program, and integrated circuit
JP4270130B2 (ja) * 2005-01-11 2009-05-27 カシオ計算機株式会社 テレビ受信装置およびその制御プログラム
KR100731378B1 (ko) 2005-07-18 2007-06-21 엘지전자 주식회사 녹화정보 제공기능을 갖는 영상표시기기 및 그 제어방법
AU2006277225B2 (en) 2005-08-09 2011-06-09 Panasonic Corporation Recording medium, playback apparatus, method and program
KR100763385B1 (ko) * 2005-12-12 2007-10-05 엘지전자 주식회사 방송신호 출력방법 및 장치
KR100892465B1 (ko) * 2006-03-31 2009-04-10 (주)케이티에프테크놀로지스 방송 신호의 재생/녹화 장치 및 방법, 이를 가지는 휴대용단말기
US8106917B2 (en) * 2006-06-29 2012-01-31 Broadcom Corporation Method and system for mosaic mode display of video
KR100835798B1 (ko) 2006-09-08 2008-06-05 주식회사 현대오토넷 타 채널 동시녹화 기능을 가지는 디지털 멀티미디어 방송단말기 및 그 방법
KR100838569B1 (ko) * 2006-09-26 2008-06-19 주식회사 대우일렉트로닉스 디스플레이장치용 스탠드
JP5194564B2 (ja) * 2007-05-29 2013-05-08 ソニー株式会社 画像処理装置および方法、プログラム、並びに記録媒体
JP4935661B2 (ja) * 2007-12-14 2012-05-23 ソニー株式会社 再生装置、再生方法および再生プログラム
US20100037271A1 (en) * 2008-08-05 2010-02-11 At&T Intellectual Property I, L.P. System and Method for Receiving a Picture-in-Picture Display via an Internet Connection in a Satellite Television System
CN102474632A (zh) * 2009-12-08 2012-05-23 美国博通公司 处理多个3-d视频格式的方法和系统
JP5672862B2 (ja) * 2010-08-27 2015-02-18 ソニー株式会社 撮像装置、撮像システム及び撮像方法
US10205975B2 (en) 2016-01-20 2019-02-12 Avago Technologies International Sales Pte. Limited Trick mode operation with multiple video streams
WO2019164034A1 (ko) * 2018-02-23 2019-08-29 전자부품연구원 초고해상도 다채널 영상처리를 위한 재구성 가능한 영상 시스템

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477397A (en) * 1993-02-23 1995-12-19 Matsushita Electric Corporation Of America Digital high definition television receiver with features that facilitate trick-play modes on a digital VCR
CA2115976C (en) * 1993-02-23 2002-08-06 Saiprasad V. Naimpally Digital high definition television video recorder with trick-play features
US5481543A (en) * 1993-03-16 1996-01-02 Sony Corporation Rational input buffer arrangements for auxiliary information in video and audio signal processing systems
US5598222A (en) * 1995-04-18 1997-01-28 Hatachi American, Ltd. Method and apparatus for decoding multiple video bitstreams using a common memory
US5828421A (en) 1994-10-11 1998-10-27 Hitachi America, Ltd. Implementation efficient digital picture-in-picture decoding methods and apparatus
US5559562A (en) * 1994-11-01 1996-09-24 Ferster; William MPEG editor method and apparatus
TW436777B (en) * 1995-09-29 2001-05-28 Matsushita Electric Ind Co Ltd A method and an apparatus for reproducing bitstream having non-sequential system clock data seamlessly therebetween
JPH1023375A (ja) 1996-07-04 1998-01-23 Matsushita Electric Ind Co Ltd 順次ディジタルビデオ復号化装置
US5847771A (en) * 1996-08-14 1998-12-08 Bell Atlantic Network Services, Inc. Digital entertainment terminal providing multiple digital pictures
KR100256443B1 (ko) * 1996-08-16 2000-06-01 윤종용 멀티 미디어 디스플레이 장치
US5787223A (en) * 1996-09-17 1998-07-28 Lucent Technologies Inc. Storage of digital data as analog signals
KR100233388B1 (ko) 1996-10-11 1999-12-01 구자홍 티브이 및 피씨화면 동시 디스플레이장치
JPH10308945A (ja) 1997-05-07 1998-11-17 Matsushita Electric Ind Co Ltd 映像信号伝送装置、映像信号受信装置、映像信号記録装置及び映像信号再生装置
KR100511250B1 (ko) * 1998-04-09 2005-11-03 엘지전자 주식회사 디지탈오디오/비디오(a/v)시스템
US6141062A (en) * 1998-06-01 2000-10-31 Ati Technologies, Inc. Method and apparatus for combining video streams
JP2000175116A (ja) 1998-12-04 2000-06-23 Mitsubishi Electric Corp テレビジョン受像機
KR100320476B1 (ko) * 2000-01-12 2002-01-15 구자홍 비디오 디코더 및 디코딩 방법

Also Published As

Publication number Publication date
AU2001287258A1 (en) 2001-10-03
WO2001072035A3 (en) 2002-04-18
MXPA02008945A (es) 2003-02-10
DE60103511D1 (de) 2004-07-01
US7860375B2 (en) 2010-12-28
EP1264476A2 (en) 2002-12-11
KR100813378B1 (ko) 2008-03-12
WO2001072035A2 (en) 2001-09-27
HK1055873A1 (en) 2004-01-21
US20030223731A1 (en) 2003-12-04
KR20020084203A (ko) 2002-11-04
JP2003528549A (ja) 2003-09-24
DE60103511T2 (de) 2005-06-30
JP4568468B2 (ja) 2010-10-27
EP1264476B1 (en) 2004-05-26
CN100499762C (zh) 2009-06-10
CN1418430A (zh) 2003-05-14
BR0109291A (pt) 2002-12-17

Similar Documents

Publication Publication Date Title
BRPI0109291B1 (pt) Método e aparelho para gravar e exibir simultaneamente uma pluralidade de sinais de vídeo a partir de fontes de vídeo diferentes
US7533402B2 (en) Satellite set-top box decoder for simultaneously servicing multiple independent programs for display on independent display device
KR100385968B1 (ko) 디스플레이 포맷 및/또는 프레임 레이트가 서로 다른 신호들을동시에 표시하는 수신기와 그 표시방법
KR100882545B1 (ko) 녹화 출력 신호를 디스플레이에 제공하는 방법 및 비디오 신호 녹화 모니터링 장치
US20060120462A1 (en) Compressed stream decoding apparatus and method
KR20050109538A (ko) 고프레임율 고선명 이미징 시스템 및 방법
US8224148B2 (en) Decoding apparatus and decoding method
JP2010213362A (ja) 垂直フォーマットコンバータのメモリ管理のための方法及びシステム
KR100213946B1 (ko) 고체 촬상 장치
JP2006191538A (ja) 圧縮ストリーム復号装置及び圧縮ストリーム復号方法
EP0865198B1 (en) Method and device for arranging digitized image signals or data in orthogonal rows and columns
KR100595162B1 (ko) 디지털 방송 수신기의 화면 종횡비 자동 제어장치
JP2646132B2 (ja) テレビジョン受像機
KR20040024455A (ko) 오디오/비디오 디지털 디코더를 제어하는 방법
KR0143167B1 (ko) 와이드 스크린 텔레비젼 수상기에서의 두화면 표시 회로
JP2840429B2 (ja) 映像信号の通信方法
JP2004208100A (ja) 映像信号処理装置及び映像表示装置
JP2004349949A (ja) 画像処理装置および画像処理方法、並びにプログラム
JPH0362686A (ja) テレビジョン受像機
JPS63211880A (ja) 画像信号処理装置
KR19990065562A (ko) 디지탈 방송내용 그랩(grab)방법
JPH0575915A (ja) 映像信号処理装置

Legal Events

Date Code Title Description
B07A Application suspended after technical examination (opinion) [chapter 7.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 23/06/2015, OBSERVADAS AS CONDICOES LEGAIS.

B25D Requested change of name of applicant approved
B25G Requested change of headquarter approved
B25A Requested transfer of rights approved
B25A Requested transfer of rights approved
B21F Lapse acc. art. 78, item iv - on non-payment of the annual fees in time

Free format text: REFERENTE A 21A ANUIDADE.

B24J Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12)

Free format text: EM VIRTUDE DA EXTINCAO PUBLICADA NA RPI 2661 DE 04-01-2022 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDA A EXTINCAO DA PATENTE E SEUS CERTIFICADOS, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.