BR9307709A - Processo e aparelho para minimizar distorção em sistemas digitais sìncronos - Google Patents

Processo e aparelho para minimizar distorção em sistemas digitais sìncronos

Info

Publication number
BR9307709A
BR9307709A BR9307709-2A BR9307709A BR9307709A BR 9307709 A BR9307709 A BR 9307709A BR 9307709 A BR9307709 A BR 9307709A BR 9307709 A BR9307709 A BR 9307709A
Authority
BR
Brazil
Prior art keywords
buffer units
exciter
delayed
once
minimize distortion
Prior art date
Application number
BR9307709-2A
Other languages
English (en)
Inventor
Per Anders Holmberg
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of BR9307709A publication Critical patent/BR9307709A/pt

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Automobile Manufacture Line, Endless Track Vehicle, Trailer (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Manipulation Of Pulses (AREA)
  • Communication Control (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Patente de Invenção "PROCESSO E APARELHO PARA MINIMIZAR DISTORçãO EM SISTEMAS DIGITAIS SìNCRONOS". Um processo e um conjunto para minimizar a distorção em sistema síncronos digitais. O conjunto inclui N número de circuitos excitadores, cada um dos quais tem um número P de unidades buffer, das quais cada tem um entrada e uma saída. Cada circuito excitador tem um retardo de <30>~ 1~, <30>~ 2~, <30>~ 3~, <30>~ 4~, ..., <30>~ N~. Destas unidades buffer, N-1 unidades buffer são reservadas ao passo que as entradas das unidades buffer remanescentes P- (N-1) são ligadas mutuamente em paralela. As unidades buffer reservadas são usadas como segue: um sinal derivado de uma fonte de sinais é aplicado a uma entrada de uma primeira unidade buffer em cada um do N-número de circuitos excitadores, onde o sinal é submetido a um retardo. O sinal uma vez retardato proveniente de um circuito excitador é então retardado uma vez, e somente uma vez, nas unidades buffer reservadas de cada um dos circuitos excitadores remanescentes. Este procedimento é repetido para cada um dos sinais uma vez retardados nas saídas da primeira unidade buffer em cada um dos N-1 circuitos excitadores remanescentes. Os sinais de saída que são mutuamente retardados por um retardo de <30>~ 1~+<30>~ 2~+<30)~ 3~+<30>~ 4~ ... + <30>~ N~ apresentam-se nas saídas das unidades buffer em cada um dos circuitos excitadores, as entradas destas unidades buffer sendo ligadas em paralelo.
BR9307709-2A 1992-12-22 1993-12-17 Processo e aparelho para minimizar distorção em sistemas digitais sìncronos BR9307709A (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9203882A SE9203882L (sv) 1992-12-22 1992-12-22 Sätt och anordning för minimering av scew
PCT/SE1993/001088 WO1994015398A1 (en) 1992-12-22 1993-12-17 Method and device for minimizing skew

Publications (1)

Publication Number Publication Date
BR9307709A true BR9307709A (pt) 1999-08-31

Family

ID=20388227

Family Applications (1)

Application Number Title Priority Date Filing Date
BR9307709-2A BR9307709A (pt) 1992-12-22 1993-12-17 Processo e aparelho para minimizar distorção em sistemas digitais sìncronos

Country Status (11)

Country Link
US (1) US5469477A (pt)
EP (1) EP0676101A1 (pt)
JP (1) JPH08504986A (pt)
CN (1) CN1040585C (pt)
AU (1) AU693774B2 (pt)
BR (1) BR9307709A (pt)
FI (1) FI953102A0 (pt)
MX (1) MX9307973A (pt)
NO (1) NO952481L (pt)
SE (1) SE9203882L (pt)
WO (1) WO1994015398A1 (pt)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5727021A (en) * 1996-04-03 1998-03-10 Teradyne, Inc. Apparatus and method for providing a programmable delay with low fixed delay

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2073467A (en) * 1980-03-17 1981-10-14 Ainsworth Nominees Pty Ltd Gaming or amusement machines
US4782253A (en) * 1984-02-15 1988-11-01 American Telephone & Telegraph Company, At&T Bell Laboratories High speed MOS circuits
US4833695A (en) * 1987-09-08 1989-05-23 Tektronix, Inc. Apparatus for skew compensating signals
US4860322A (en) * 1988-10-05 1989-08-22 Intel Corporation Anti-clock skew distribution apparatus
US5163068A (en) * 1991-02-22 1992-11-10 El Amawy Ahmed Arbitrarily large clock networks with constant skew bound
GB2478126A (en) * 2010-02-25 2011-08-31 Vodafone Intellectual Property Licensing Ltd Analysing missed call events based on called mobile terminal status

Also Published As

Publication number Publication date
FI953102A (fi) 1995-06-21
AU693774B2 (en) 1998-07-09
SE9203882L (sv) 1994-06-23
AU5723994A (en) 1994-07-19
JPH08504986A (ja) 1996-05-28
NO952481L (no) 1995-08-11
SE9203882D0 (sv) 1992-12-22
CN1093180A (zh) 1994-10-05
CN1040585C (zh) 1998-11-04
MX9307973A (es) 1994-08-31
EP0676101A1 (en) 1995-10-11
NO952481D0 (no) 1995-06-21
US5469477A (en) 1995-11-21
FI953102A0 (fi) 1995-06-21
WO1994015398A1 (en) 1994-07-07

Similar Documents

Publication Publication Date Title
ES2076149T3 (es) Memoria transitoria de alta velocidad que tiene elasticidad en el tratamiento de diversos fallos de direccion.
BR9307709A (pt) Processo e aparelho para minimizar distorção em sistemas digitais sìncronos
YU45696B (sh) Uređaj komunikacionog multipleksera sa programom promenljivog prioriteta
KR900017374A (ko) 디지탈 신호 클램프 회로
BR0105061A (pt) Circuitos de processamento de dados de entrada
KR950010618A (ko) 샘플링 비율 변환 시스템
JPS51140446A (en) Input output expansion system
JPS57117035A (en) Data transfer device of asynchronous device
JPS5685127A (en) Digital signal processor
JPS5275944A (en) Register system of interruption address
JPS54136149A (en) Interruption input system
KR950035106A (ko) 디지탈 신호 처리 장치 및 방법과, 디서 신호 발생 장치
JPS51117845A (en) Electronic computer fault diagnostic equipment
JPS55121541A (en) Arithmetic unit
KR940015859A (ko) 타이콤 시스템의 인터럽트 중재장치
JPS6476251A (en) Data bus terminal equipment
RU95107565A (ru) Цифровой модулятор для преобразователя частоты асинхронного двигателя
JPS57207956A (en) Data branching and joining circuit
JPS5389640A (en) Linkage system between computers
Muroya A MAXIMUM PRINCIPLE FOR DIFFERENCE EQUATIONS APPROXIMATING A CLASS OF NONLINEAR HYPERBOLIC EQUATIONS
SU1795864A1 (ru) Устройство для мажоритарного выбора асинхронных сигналов
TW354395B (en) A bus interface synchronous system for synchronously system clock and the inner clock of a central processing unit, comprising:
KR960035560A (ko) 실시간 오디오 신호 압축 장치
KR980004068A (ko) 데이터 입출력 장치
JPS53118334A (en) Totalizator system

Legal Events

Date Code Title Description
EG Technical examination (opinion): publication of technical examination (opinion)
FF Decision: intention to grant
FG9A Patent or certificate of addition granted
B24C Patent annual fee: request for for restoration

Free format text: REFERENTE A 16A ANUIDADE(S).

B24H Lapse because of non-payment of annual fees (definitively: art 78 iv lpi)

Free format text: EXTINCAO DEFINITIVA - ART. 78 INCISO IV DA LPI

B24F Patent annual fee: publication cancelled

Free format text: ANULADA A PUBLICACAO CODIGO 24.8 NA RPI NO 2238 DE 26/11/2013 POR TER SIDO INDEVIDA.

B21F Lapse acc. art. 78, item iv - on non-payment of the annual fees in time

Free format text: REFERENTE A 16A ANUIDADE.

B24J Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12)

Free format text: EM VIRTUDE DA EXTINCAO PUBLICADA NA RPI 2605 DE 08-12-2020 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDA A EXTINCAO DA PATENTE E SEUS CERTIFICADOS, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.