BR112019013747A2 - circuito oscilador, phase locked loop, dispositivo de comunicação sem fio e método de operação de um circuito oscilador - Google Patents

circuito oscilador, phase locked loop, dispositivo de comunicação sem fio e método de operação de um circuito oscilador Download PDF

Info

Publication number
BR112019013747A2
BR112019013747A2 BR112019013747A BR112019013747A BR112019013747A2 BR 112019013747 A2 BR112019013747 A2 BR 112019013747A2 BR 112019013747 A BR112019013747 A BR 112019013747A BR 112019013747 A BR112019013747 A BR 112019013747A BR 112019013747 A2 BR112019013747 A2 BR 112019013747A2
Authority
BR
Brazil
Prior art keywords
oscillation
frequencies
circuit
oscillator circuit
controllable
Prior art date
Application number
BR112019013747A
Other languages
English (en)
Other versions
BR112019013747B1 (pt
Inventor
Mårtensson Andreas
Oredsson Filip
Mattisson Sven
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of BR112019013747A2 publication Critical patent/BR112019013747A2/pt
Publication of BR112019013747B1 publication Critical patent/BR112019013747B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/004—Circuit elements of oscillators including a variable capacitance, e.g. a varicap, a varactor or a variable capacitance of a diode or transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0078—Functional aspects of oscillators generating or using signals in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2202/00—Aspects of oscillators relating to reduction of undesired oscillations
    • H03B2202/05—Reduction of undesired oscillations through filtering or through special resonator characteristics

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Transceivers (AREA)

Abstract

um circuito oscilador (10) para gerar os primeiro e segundo sinais de oscilação relacionados à quadratura tendo frequências iguais que compreende um primeiro circuito de oscilação (vco_i) configurado para gerar o primeiro sinal de oscilação tendo uma primeira frequência controlável, um segundo circuito de oscilação (vco_q) configurado para gerar o segundo sinal de oscilação tendo uma segunda frequência controlável; e um controlador (100) configurado para habilitar e desabilitar a oscilação dos primeiro e segundo circuitos de oscilação (vco_i, vco_q) e para controlar as primeira e segunda frequências controláveis, de modo que quando a oscilação é permitida, as primeira e segunda frequências controláveis sejam controladas para serem inicialmente desiguais e então se tornarem iguais.

Description

OSCILADOR EM QUADRATURA
CAMPO DA INVENÇÃO [001] A presente invenção se refere a um circuito oscilador, a um phase locked loop compreendendo o circuito oscilador, a um dispositivo de comunicação sem fio compreendendo o circuito oscilador, e a um método de operação de um circuito oscilador, e tem aplicação, em particular, mas não exclusivamente, ao aparelho para comunicação sem fio.
ANTECEDENTES DA INVENÇÃO [002] Em muitos sistemas de comunicação atualmente existe uma necessidade de gerar sinais de quadratura, ou seja, sinais que têm uma diferença de fase de 90 graus. Por exemplo, em um transceptor sem fio com o uso de uma arquitetura de frequência intermediária (IF) zero, tanto o transmissor quanto o receptor precisam de tais sinais de quadratura. Entretanto, o escopo desta invenção não é limitado aos transceptores mas é aplicável onde quer que os sinais de quadratura sejam necessários.
[003] Shenggao Li et al, em A 10-GHz CMOS Quadrature LC-VCO for Multirate Optical Applications, IEEE Journal Of Solid-State Circuits, Vol. 38, No. 10, outubro de 2003, descreve um oscilador controlado por tensão acoplado à corrente que pode ser usado para gerar dois sinais diferenciais em quadratura. É explicado como esse tipo de oscilador controlado por tensão em quadratura (QVCO) pode ter dois modos de oscilação estáveis. No estado estacionário a diferença de fase entre os sinais de quadratura pode ser mais de 90 graus ou menos de 90 graus. A incerteza do deslocamento de fase é problemática na prática. Adicionalmente, a frequência de ressonância é diferente nos dois modos de oscilação. Para garantir que o QVCO trave em um dos modos, uma solução revelada por Shenggao Li et al consiste no uso de um deslocamento de fase no acoplamento entre dois núcleos de oscilador, a fim de tornar um dos modos mais
Petição 870190061782, de 02/07/2019, pág. 50/113
2/24 dominante e habilitar o QVCO para operar em um modo fixo de uma maneira estável.
[004] Haitao Tong et al, em An LC Quadrature VCO Using Capacitive Source Degeneration Couplingto Eliminate Bi-Modal Oscillation, IEEE Transactions On Circuits And Systems—I: Regular Papers, Vol. 59, No. 9, setembro de 2012, descreve o uso de degeneração de fonte capacitiva para introduzir um deslocamento de fase para o acoplamento entre os núcleos de oscilador.
[005] Os esquemas que têm como base o conceito de introdução de um deslocamento de fase no acoplamento entre os núcleos de oscilador implicam na adição extra de conjunto de circuitos a um QVCO convencional, ou em mais modificações extensivas. Essas modificações afetarão o desempenho do QVCO, por exemplo degradando o ruído de fase. Além disso, o esquema revelado por Haitao Tong et al é difícil de ser implantado em frequências altas, por exemplo, acima de 30 GHz.
[006] Shih-Chieh Hsin, em Design and Analysis of Key Components for Manufacturable and Low-Power CMOS Millimeter-Wave Receiver Front End, Geórgia Institute of Technology, dezembro de 2012, descreve o início de um QVCO com uma tensão de sintonia de 1 V ou 0 V para obter a oscilação iniciada em qualquer estado, então diminuindo ou aumentando gradualmente a tensão a um nível desejado. Entretanto, constatou-se que, em algumas implantações, o QVCO sempre inicia no mesmo modo para todos os níveis da tensão de sintonia entre um abastecimento positivo e o aterramento.
[007] Existe um requisito para aprimoramentos em osciladores em quadratura.
SUMÁRIO DAS MODALIDADES PREFERENCIAIS [008] De acordo com um primeiro aspecto é fornecido um circuito oscilador para gerar os primeiro e segundo sinais de oscilação relacionados à quadratura
Petição 870190061782, de 02/07/2019, pág. 51/113
3/24 tendo frequências iguais, o circuito oscilador compreendendo: um primeiro circuito de oscilação configurado para gerar o primeiro sinal de oscilação tendo uma primeira frequência controlável; um segundo circuito de oscilação configurado para gerar o segundo sinal de oscilação tendo uma segunda frequência controlável; e um controlador configurado para habilitar e desabilitar a oscilação dos primeiro e segundo circuitos de oscilação e para controlar as primeira e segunda frequências controláveis, de modo que quando a oscilação é permitida, as primeira e segunda frequências controláveis sejam controladas para serem inicialmente desiguais e então se tornarem iguais.
[009] De acordo com um segundo aspecto é fornecido um método de operação de um circuito oscilador para gerar os primeiro e segundo sinais relacionados à quadratura tendo frequências iguais, o circuito oscilador compreendendo: um primeiro circuito de oscilação configurado para gerar o primeiro sinal de oscilação tendo uma primeira frequência controlável; e um segundo circuito de oscilação configurado para gerar o segundo sinal de oscilação tendo uma segunda frequência controlável; o método compreendendo habilitar a oscilação dos primeiro e segundo circuitos de oscilação e controlar as primeira e segunda frequências controláveis para serem inicialmente desiguais e então se tornarem iguais.
[010] O controle das primeira e segunda frequências controláveis para serem inicialmente desiguais fornece confiabilidade aprimorada, por forçamento do circuito oscilador a oscilar em um dos dois modos de oscilação possíveis. O controle das primeira e segunda frequências controláveis para se tornarem iguais permite que a frequência de oscilação do circuito oscilador seja sintonizada para um valor desejado, após a oscilação ter começado.
[011] O controlador pode ser configurado para selecionar qual das primeira e segunda frequências controláveis tem a maior das frequências desiguais. De
Petição 870190061782, de 02/07/2019, pág. 52/113
4/24 modo semelhante, o método pode compreender selecionar qual das primeira e segunda frequências controláveis tem um valor superior dos valores desiguais. Esse recurso permite que o modo de oscilação seja selecionado, de modo que a diferença de fase entre os primeiro e segundo sinais de oscilação seja mais de 90 graus ou menos de 90 graus. Portanto, o primeiro sinal de oscilação pode levar ao segundo sinal de oscilação em 90 graus, ou o segundo sinal de oscilação pode levar ao primeiro sinal de oscilação em 90 graus. Além disso, uma vez que a frequência de ressonância é diferente nos dois modos de oscilação, esse recurso permite que a faixa de sintonia do circuito oscilador seja aumentada em uma quantidade igual a essa diferença.
[012] As frequências desiguais podem diferir por pelo menos um porcento, pelo menos cinco porcento, pelo menos dez porcento, ou pelo menos vinte porcento, da menor das frequências desiguais, dependendo do conjunto de circuitos empregado, da frequência de operação, e da confiabilidade exigida do modo. Esse recurso permite uma confiabilidade aprimorada no estabelecimento do modo de oscilação.
[013] As frequências iguais podem diferir de ambas as frequências desiguais. Esse recurso permite uma confiabilidade alta no estabelecimento do modo de oscilação, e uma flexibilidade na seleção da frequência de oscilação, já que ambas as frequências desiguais podem ser selecionadas para alta confiabilidade de seleção de modo, e nenhuma das frequências desiguais é restringida para ser igual às frequências iguais.
[014] O controlador pode ser configurado para suavizar a transição das primeira e segunda frequências controláveis de suas respectivas frequências desiguais para suas frequências iguais. De modo semelhante, o método pode compreender suavizar a transição das primeira e segunda frequências controláveis de suas respectivas frequências desiguais para suas frequências
Petição 870190061782, de 02/07/2019, pág. 53/113
5/24 iguais. Esse recurso permite uma pureza espectral aprimorada dos primeiro e segundo sinais de oscilação.
[015] O primeiro circuito de oscilação pode compreender um primeiro circuito de ressonância tendo uma primeira frequência de ressonância dependente de um primeiro sinal de sintonia, o segundo circuito de oscilação pode compreender um segundo circuito de ressonância tendo uma segunda frequência de ressonância dependente de um segundo sinal de sintonia, e o controlador pode ser configurado para controlar as primeira e segunda frequências controláveis para serem inicialmente desiguais estabelecendo-se os primeiro e segundo sinais de sintonia em valores desiguais antes de habilitar a oscilação dos primeiro e segundo circuitos de oscilação. Esse recurso permite uma implementação de complexidade baixa.
[016] O primeiro circuito de ressonância pode compreender um primeiro dispositivo capacitivo tendo uma capacitância dependente do primeiro sinal de sintonia, e o segundo circuito de ressonância pode compreender um segundo dispositivo capacitivo tendo uma capacitância dependente do segundo sinal de sintonia. Esse recurso permite uma implementação de complexidade baixa.
[017] Os primeiro e segundo dispositivos capacitivos podem cada um compreender um varicap. Esse recurso permite uma implementação de complexidade baixa.
[018] Os primeiro e segundo sinais de sintonia podem ser variáveis sobre uma faixa de tensão e os valores desiguais podem diferir por pelo menos dez porcento da faixa de tensão. Esse recurso permite uma confiabilidade aprimorada no estabelecimento do modo de oscilação.
[019] Um dos valores desiguais pode ser um potencial de aterramento. Esse recurso permite uma implementação de complexidade baixa como, por exemplo, trilhos de tensão prontamente disponíveis podem ser usados para fornecer os
Petição 870190061782, de 02/07/2019, pág. 54/113
6/24 valores desiguais.
[020] O controlador pode compreender um filtro configurado para suavizar a transição dos primeiro e segundo sinais de sintonia, ou tensões de sintonia, de seus respectivos valores desiguais para valores iguais posteriores para estabelecer as frequências iguais. Esse recurso permite uma pureza espectral aprimorada dos primeiro e segundo sinais de oscilação.
[021] É fornecido também um phase locked loop compreendendo um circuito oscilador de acordo com o primeiro aspecto.
[022] É fornecido também um dispositivo de comunicação sem fio compreendendo um circuito oscilador de acordo com o primeiro aspecto.
[023] As modalidades preferenciais são descritas, apenas a título de exemplo, com referência aos desenhos anexos.
BREVE DESCRIÇÃO DOS DESENHOS [024] A Figura 1 é um diagrama de um circuito oscilador.
[025] A Figura 2 é um fluxograma que ilustra um método de operação de um oscilador.
[026] A Figura 3 é um diagrama de um circuito oscilador.
[027] A Figura 4 é um diagrama de um controlador.
[028] A Figura 5 é um fluxograma que ilustra um método de operação de um oscilador.
[029] A Figura 6 é um diagrama de temporização.
[030] A Figura 7 é uma tabela que ilustra configurações de comutador para modos de oscilação diferentes.
[031] A Figura 8 é um diagrama de bloco de um phase locked loop compreendendo um circuito oscilador.
[032] A Figura 9 é um diagrama em bloco de um dispositivo de comunicação sem fio compreendendo um circuito oscilador.
Petição 870190061782, de 02/07/2019, pág. 55/113
7/24
DESCRIÇÃO DETALHADA DE MODALIDADES PREFERENCIAIS [033] Com referência à Figura 1, é ilustrado um circuito oscilador 20 para gerar os primeiro e segundo sinais de oscilação relacionados à quadratura S_l, S_Q. O circuito oscilador 20 compreende um primeiro circuito de oscilação OSCI que gera o primeiro sinal de oscilação S_l tendo uma primeira frequência controlável, e um segundo circuito de oscilação OSCQ que gera o segundo sinal de oscilação S_Q tendo uma segunda frequência controlável. Em algumas modalidades, os primeiro e segundo circuitos de oscilação OSC I, OSC Q podem ser acoplados. O circuito oscilador 20 também compreende um controlador 22 acoplado aos primeiro e segundo circuitos de oscilação OSC I, OSC Q para habilitar e desabilitar a oscilação dos primeiro e segundo circuitos de oscilação OSC I, OSC Qe para controlar as primeira e segunda frequências controláveis.
[034] A operação do circuito oscilador 20 é descrita com referência ao fluxograma da Figura 2. Considerando um estado inicial no qual os primeiro e segundo circuitos de oscilação OSC I, OSC Qsão desabilitados para oscilação, na etapa 24, sob o controle do controlador 22, a oscilação dos primeiro e segundo circuitos de oscilação OSC I, OSC Q é habilitada e as primeira e segunda frequências controláveis são controladas para serem inicialmente, ou seja, do começo da oscilação, desiguais. Na etapa 26, sob o controle do controlador 22, as primeira e segunda frequências controláveis são controladas para se tornarem iguais. Qualquer uma das primeira e segunda frequências controláveis desiguais pode ser selecionada para ter uma frequência maior que a outra, dependendo da possibilidade de o primeiro ou o segundo sinal de oscilação S_l, S_Q ser necessário para levar a noventa graus, ou seja, qual modo de oscilação é necessário. As primeira e segunda frequências controláveis desiguais podem diferir por, por exemplo, pelo menos um porcento, pelo menos cinco porcento, ou pelo menos dez porcento, em relação à menor das frequências desiguais, com
Petição 870190061782, de 02/07/2019, pág. 56/113
8/24 as diferenças maiores possibilitando uma confiabilidade maior de seleção do modo de oscilação desejado. O tempo entre as etapas 24 e 26, ou seja, entre o começo da oscilação e as primeira e segunda frequências controláveis se tornando iguais, pode ser escolhido para adequar o conjunto de circuitos empregado e a frequência de oscilação desejada do circuito oscilador 20. O controlador 22 pode ser configurado para suavizar a transição das primeira e segunda frequências controláveis de suas respectivas frequências desiguais para suas frequências iguais. Quando as frequências se tornam iguais, a relação de quadratura entre os primeiro e segundo sinais de oscilação é estabelecida.
[035] Os primeiro e segundo circuitos de oscilação OSCI, OSCQ podem ser dispostos para ter, respectivamente, as primeira e segunda frequências controláveis por compreensão de circuitos de ressonância sintonizáveis que podem ser sintonizados pelos respectivos primeiro e segundo sinais de sintonia sob o controle do controlador 22. Por exemplo, tal circuito de ressonância sintonizável compreende um dispositivo indutivo compreendendo um banco comutável de elementos indutivos que é comutado, sob o controle do controlador 22, sobre uma faixa de indutância pelo sinal de sintonia, e em que o sinal de sintonia é, por exemplo, um sinal digital compreendendo uma palavra digital. Nesse caso, a fim de fornecer as frequências desiguais das primeira e segunda frequências controláveis, os circuitos de ressonância sintonizáveis dos primeiro e segundo circuitos de oscilação OSC I, OSC Q podem ser controlados para ter uma diferença em indutância que é, por exemplo, pelo menos dez porcento da faixa de indutância.
[036] Como um outro exemplo, tal circuito de ressonância sintonizável pode compreender um dispositivo capacitivo compreendendo um banco comutável de elementos capacitivos que é comutado, sob o controle do controlador 22, sobre uma faixa de capacitância pelo sinal de sintonia, e em que o sinal de sintonia é,
Petição 870190061782, de 02/07/2019, pág. 57/113
9/24 por exemplo, um sinal digital compreendendo uma palavra digital. Nesse caso, a fim de fornecer as frequências desiguais das primeira e segunda frequências controláveis, os circuitos de ressonância sintonizáveis dos primeiro e segundo circuitos de oscilação OSCI, OSCQ podem ser controlados para ter uma diferença em capacitância que é, por exemplo, pelo menos dez porcento da faixa de capacitância.
[037] Em outras modalidades, tal circuito de ressonância sintonizável pode compreender um dispositivo capacitivo controlado portensão, como um varicap, ou um dispositivo indutivo controlado por tensão, e o sinal de sintonia pode ser uma tensão que é variável sobre uma faixa de tensão. Nesse caso, a fim de fornecer as frequências desiguais das primeira e segunda frequências controláveis, os dispositivos controlados portensão dos circuitos de ressonância sintonizáveis dos primeiro e segundo circuitos de oscilação OSC I, OSC Q podem ser controlados com sinais de sintonia que diferem por, por exemplo, pelo menos dez porcento na faixa de tensão.
[038] Com referência à Figura 3, é ilustrada uma modalidade adicional de um circuito oscilador 10 para gerar os primeiro e segundo sinais de oscilação relacionados à quadratura. O circuito oscilador 10 compreende um primeiro circuito de oscilação VCO I que gera o primeiro sinal de oscilação, e um segundo circuito de oscilação VCOQ que gera o segundo sinal de oscilação. O primeiro sinal de oscilação é chamado nessa descrição de um sinal em fase e é denotado por I. O sinal em fase I é um sinal equilibrado compreendendo os primeiros componentes de sinal positivos e negativos denotados por l_p e l_n que são contrários entre si, ou seja, os mesmos têm uma diferença de fase de 180 graus. O segundo sinal de oscilação é chamado nessa descrição de um sinal em fase de quadratura e é denotado por Q. Esse sinal em fase de quadratura Q é um sinal equilibrado compreendendo os segundos componentes de sinal positivos e
Petição 870190061782, de 02/07/2019, pág. 58/113
10/24 negativos denotados por Q_p e Q_n que são contrários entre si, ou seja, os mesmos têm uma diferença de fase de 180 graus. Quando as frequências dos primeiro e segundos sinais de oscilação I, Q se tornam iguais, a relação de quadratura entre os primeiro e segundo sinais de oscilação I, Q é estabelecido e então os primeiro e segundo sinais de oscilação sinais I, Qtêm uma diferença de fase de 90 graus. Portanto, há uma diferença de fase de 90 graus entre os primeiro e segundo componentes de sinais positivos l_p, Q_p, e uma diferença de fase de 90 graus entre os primeiro e segundo componentes de sinais negativos l_n, Q_n. Em um modo de oscilação o primeiro sinal de oscilação I leva ao segundo sinal de oscilação Q em 90 graus, e no outro modo de oscilação o segundo sinal de oscilação Q leva ao primeiro sinal de oscilação I em 90 graus.
[039] O primeiro circuito de oscilação VCOI compreende um primeiro circuito de ressonância T_l compreendendo um primeiro dispositivo capacitivo C_l acoplado entre um primeiro nó NI e um segundo nó N2 e tendo uma capacitância dependente de uma primeira tensão de sintonia VtuneJ. O primeiro circuito de ressonância T_l compreende também um primeiro elemento indutivo LI acoplado entre o primeiro nó NI e um terceiro nó N3, e um segundo elemento indutivo L2 acoplado entre o terceiro nó N3 e o segundo nó N2. Portanto, os primeiro e segundo elementos indutivos Ll, L2 são acoplados em série entre o primeiro nó NI e o segundo nó N2. Os primeiro e segundo elementos indutivos Ll, L2 podem ser implementados como distintos indutores, ou podem ser implementados como porções de um único indutor de derivação central, com o terceiro nó N3 correspondente à derivação central. O terceiro nó N3 é acoplado a um trilho de fonte de alimentação 118 em uma tensão Vdd.
[040] O primeiro circuito de oscilação VCO I compreende também os primeiro e segundo transistores Ml, M2 cada um tendo um canal acoplado entre o primeiro nó NI e um quarto nó N4, e um terceiro e quarto transistores M3, M4
Petição 870190061782, de 02/07/2019, pág. 59/113
11/24 cada um tendo um canal acoplado entre o segundo nó N2 e o quarto nó N4. Um gate do segundo transistor M2 é acoplado ao segundo nó N2, e um gate do terceiro transistor M3 é acoplado ao primeiro nó Nl. 0 primeiro componente de sinal positivo l_p é gerado no primeiro nó Nl, e o primeiro componente de sinal negativo l_n é gerado no segundo nó N2. Uma primeira fonte de corrente A_l e um primeiro comutador de controle de oscilação OS1 são acoplados em série entre o quarto nó N4 e um aterramento GND.
[041] O segundo circuito de oscilação VCOQ compreende um segundo circuito de ressonância T_Q compreendendo um segundo dispositivo capacitivo C_Q acoplado entre um quinto nó N5 e um sexto nó N6 e tendo uma capacitância dependente de uma segunda tensão de sintonia VtuneQ. O segundo circuito de ressonância T_Q compreende também um terceiro elemento indutivo L3 acoplado entre o quinto nó N5 e o sétimo nó N7, e um quarto elemento indutivo L4 acoplado entre o sétimo nó N7 e o sexto nó N6. Portanto, os terceiro e quarto elementos indutivos L3, L4 são acoplados em série entre o quinto nó N5 e o sexto nó N6. Os terceiro e quarto elementos indutivos L3, L4 podem ser implementados como indutores distintos, ou podem ser implementados como porções de um único indutor de derivação central, com o sétimo nó N7 correspondente à derivação central. O sétimo nó N7 é acoplado ao trilho de fonte de alimentação 118 na tensão Vdd.
[042] O segundo circuito de oscilação VCO Q compreende também os quinto e sexto transistores M5, M6 cada um tendo um canal acoplado entre o quinto nó N5 e um oitavo nó N8, e os sétimo e oitavo transistores M7, M8 cada um tendo um canal acoplado entre o sexto nó N2 e o oitavo nó N8. Um gate do sexto transistor M6 é acoplado ao sexto nó N6, e um gate do sétimo transistor M7 é acoplado ao quinto nó N5. O segundo componente de sinal positivo Q_p é gerado no quinto nó N5, e o quinto componente de sinal negativo Q_n é gerado
Petição 870190061782, de 02/07/2019, pág. 60/113
12/24 no sexto nó N6. Uma segunda fonte de corrente A Q e um segundo comutador de controle de oscilação OS2 são acoplados em série entre o oitavo nó N8 e o aterramento GND.
[043] Um gate do primeiro transistor Ml é acoplado ao quinto nó N5. Um gate do quarto transistor M4 é acoplado ao sexto nó N6. Um gate do quinto transistor M5 é acoplado ao segundo nó N2. Um gate do oitavo transistor M8 é acoplado ao primeiro nó Nl. Dessa forma, os primeiro e segundo circuitos de oscilação VCO I, VCO Q são acoplados em conjunto.
[044] O circuito oscilador 10 compreende adicionalmente um controlador 100 que tem uma primeira entrada de controlador 102 para receber um sinal de controle de frequência F indicativo de uma frequência de oscilação requerida do circuito oscilador 10, e uma segunda entrada de controlador 104 para receber um sinal de habilitação de oscilador Enb indicativo da possibilidade de haver necessidade de habilitar ou desabilitar o circuito oscilador 10 a partir da geração dos primeiro e segundo sinais de oscilação relacionados à quadratura I, Q. O controlador 100 tem uma primeira saída de controlador 106 para entregar a primeira tensão de sintonia VtuneJ, e uma segunda saída de controlador 108 para entregar a segunda tensão de sintonia Vtune Q. A primeira saída de controlador 106 é acoplada a um terminal de controle do primeiro dispositivo capacitivo Cl para controlar a capacitância do primeiro dispositivo capacitivo Cl em resposta à primeira tensão de sintonia VtuneJ, permitindo sintonia fina do primeiro sinal de oscilação I. A segunda saída de controlador 108 é acoplada a um terminal de controle do segundo dispositivo capacitivo C Q para controlar a capacitância do segundo dispositivo capacitivo C Q em resposta à segunda tensão de sintonia VtuneJ}, permitindo assim sintonia fina do segundo sinal de oscilação Q. Portanto, os primeiro e segundo sinais de oscilação I, Q têm, respectivamente, as primeira e segunda frequências controláveis, e de modo
Petição 870190061782, de 02/07/2019, pág. 61/113
13/24 semelhante os primeiro e segundo componentes de sinais positivos e negativos l_p, l_n, Q_p, Q_n têm, respectivamente, as primeira e segunda frequências controláveis.
[045] O controlador 100 tem uma terceira saída de controlador 110 para entregar um primeiro sinal de controle de oscilação Sig_l. A terceira saída de controlador 110 é acoplada a um terminal de controle do primeiro comutador de controle de oscilação OS1 para controlar o primeiro comutador de controle de oscilação OS1 em resposta ao primeiro sinal de controle de oscilação Sig l. O controlador 100 tem uma saída de controlador 112 para entregar um segundo sinal de controle de oscilação Sig_Q. A quarta saída de controlador 112 é acoplada a um terminal de controle do segundo comutador de controle de oscilação OS2 para controlar um segundo comutador de controle de oscilação OS1 em resposta ao segundo sinal de controle de oscilação Sig_Q.
[046] Com referência à Figura 4, o controlador 100 compreende um primeiro comutador SI acoplado entre um trilho de tensão superior 114 em uma tensão Vhigh e um nono nó N9, um segundo comutador S2 acoplado entre o trilho de tensão superior 114 e a um décimo nó N10, um terceiro comutador S3 acoplado entre um trilho de tensão inferior 116 em uma tensão Vlow e o nono nó N9, e um quarto comutador S4 acoplado entre o trilho de tensão inferior 116 e o décimo nó N10. A tensão Vlow é inferior à Vhigh. Por exemplo, a Vlow pode ser 0 V e a Vhigh pode ser 1 V, fornecendo uma diferença de IV entre o trilho de tensão superior 114 e o trilho de tensão inferior 116. A diferença pode ser menor ou maior que 1 V.
[047] O controlador 100 compreende adicionalmente um quinto comutador S5 acoplado entre a primeira entrada de controlador 102, para receber o sinal de controle de frequência F, e a primeira entrada de filtro 152 do filtro 150, e um sexto comutador S6 acoplado entre a primeira entrada de
Petição 870190061782, de 02/07/2019, pág. 62/113
14/24 controlador 102, também para receber um sinal de controle de frequência F, e uma segunda entrada de filtro 154 do filtro 150. Uma primeira saída de filtro 156 do filtro 150 é acoplada ao nono nó N9, e uma segunda saída de filtro 158 do filtro 150 é acoplada ao décimo nó N10. O décimo nó N10 é acoplado à primeira saída de controlador 106 para entregar a primeira tensão de sintonia VtuneJ, e o nono nó N9 é acoplado à segunda saída de controlador 108 para entregar a segunda tensão de sintonia VtuneQ.
[048] O primeiro comutador 51 é controlável por um primeiro sinal de controle de comutador Yl, de modo que o primeiro comutador 51 possa ser aberto ou fechado, ou seja, em um estado de condução ou em um estado de não condução. De modo semelhante, os segundo, terceiro, quarto, quinto e sexto comutadores 52, 53, 54,55,56 são controláveis pelos, respectivamente, segundo, terceiro, quarto, quinto e sexto sinais de controle de comutador Y2, Y3, Y4, Y5, Y6 de modo que os segundo, terceiro, quarto, quinto e sexto comutadores 52, 53, 54, 55, 56 possam ser fechados ou abertos, ou seja, em um estado de condução ou em um estado de não condução. Os primeiro, segundo, terceiro, quarto, quinto e sexto sinais de controle de comutador Yl, Y2, Y3, Y4, Y5, Y6 são fornecidos por um processador 160 descrito abaixo.
[049] O processador 160 tem uma entrada de processador 161 acoplada à segunda entrada de controlador 104 para receber o sinal de habilitação de oscilador Enb, uma primeira entrada de processador 162 acoplada à terceira saída de controlador 110 para entregar o primeiro sinal de controle de oscilação Sig l, e uma segunda saída de processador 163 acoplada à quarta saída de controlador 112 para entregar o sinal de controle de oscilação Sig_Q. O processador tem também as terceira, quarta, quinta, sexta, sétima e oitava saídas de processador 164, 165, 166, 167, 168, 169 acopladas às respetivas entradas de controle dos primeiro, terceiro, quarto, quinto e sexto comutadores
Petição 870190061782, de 02/07/2019, pág. 63/113
15/24
Sl, S2, S3, S4, S5, S6 para entregar os respectivos primeiro, segundo, terceiro, quarto, quinto e sexto sinais de controle de comutador Yl, Y2, Y3, Y4, Y5, Y6.
[050] O filtro 150 compreende um primeiro elemento resistivo RI acoplado entre a primeira entrada de filtro 152 e a primeira saída de filtro 156, e um segundo elemento resistivo R2 acoplado entre a segunda entrada de filtro 154 e a segunda saída de filtro 158. O filtro 150 compreende um primeiro elemento capacitivo Cl acoplado entre a primeira saída de filtro 156 e o aterramento GND, e um segundo elemento capacitivo C2 acoplado entre a segunda saída de filtro 158 e o aterramento GND.
[051] A operação do circuito oscilador 10 é descrita abaixo com referência ao fluxograma da Figura 5, ao diagrama de temporização da Figura 6, e à Tabela da Figura 7. As etapas para comutação no circuito oscilador 10 no primeiro modo serão descritas primeiramente, e então as diferenças requeridas para comutação no circuito oscilador 10 no segundo modo serão descritas. A título de clareza, considera-se que a tensão Vlow do trilho de tensão inferior 116 é 0 V, embora isso não seja essencial. Os tempos ilustrados na Figura 6 não estão em escala e não pretende-se expressar valores numéricos, mas pretende-se ilustrar a ordem dos eventos.
[052] No estado inicial, os primeiro e segundo comutadores de controle de oscilação OS1, OS2 são abertos em resposta aos primeiro e segundo sinais de controle de oscilação Sig l, Sig_Q que são controlados pelo controlador 100, ou mais especificamente, pelo processador 160. Portanto, a corrente não pode fluir através dos primeiro e segundo circuitos de oscilação VCO I, VCO Q, e então o circuito oscilador 10 não está em oscilação, e é portanto desabilitado. Ademais, no estado inicial, os primeiro, segundo, terceiro, quarto, quinto e sexto comutadores Sl, S2, S3, S4, S5, S6 são abertos, ou seja, não condutores, em resposta aos primeiro, segundo, terceiro, quarto, quinto e sexto sinais de
Petição 870190061782, de 02/07/2019, pág. 64/113
16/24 controle comutador Yl, Y2, Y3, Y4, Y5, Y6, respectivamente, que são controlados pelo processador 160. Portanto, as primeira e segunda tensões de sintonia VtuneJ, Vtune Q são instáveis, e na Figura 6 foram ilustradas como 0 V. Entretanto, uma vez que a oscilação do circuito oscilador 10 é desabilitada, as tensões iniciais das primeira e segunda tensões de sintonia VtuneJ, Vtune_Q podem ter qualquer valor, por exemplo, 0 V ao começar com os terceiro e quarto comutadores S3, S4 fechados. De modo semelhante, uma vez que a oscilação do circuito oscilador 10 é desabilitada, o sinal de controle de frequência F pode ter qualquer valor inicial.
[053] Com referência à Figura 5, na etapa 200, e ao tempo tO na Figura 6, o sinal de habilitação Enb indica que a ligação do circuito oscilador 10 é requerida, ou seja, habilita, para gerar os primeiro e segundo sinais de oscilação I, Q. Ademais na etapa 200 e no tempo tO, o sinal de controle de frequência F comuta para uma tensão Vf indicativa de uma frequência de oscilação requerida do circuito oscilador 10. O sinal de controle de frequência F pode ser fornecido por, por exemplo, um filtro passa-baixa em um phase locked loop.
[054] Na etapa 210 e no tempo tl, em resposta ao sinal de habilitação Enb, o trilho de tensão superior 114 é definido para a tensão Vhigh, sob o controle do processador 160. De modo semelhante, sob o controle do processador 160, a tensão inferior de trilho 116 pode ser definida também para a tensão Vlow, se for diferente do seu estado inicial de 0 V. Em outras modalidades, as tensões dos trilhos de tensão superior e inferior 114, 116 podem ser controladas externamente para o circuito oscilador 10. Alternativamente em outras modalidades, os trilhos de tensão superior e inferior 114,116 já podem estar nas respectivas tensões Vhigh e Vlow antes de tl, caso em que as mesmas não precisam ser comutadas no tempo tl.
[055] Na etapa 220 e no tempo t2, os primeiro e quarto comutadores 51, 54
Petição 870190061782, de 02/07/2019, pág. 65/113
17/24 são fechados, enquanto os segundo e terceiro comutadores S2, S3 permanecem abertos. Consequentemente, a segunda tensão de sintonia VtuneQ no nono nó N9 e na segunda saída de controlador 108 aumenta de 0 V, se tornando igual ou substancialmente igual, à tensão Vhigh no tempo t3. Esse aumento é gradual devido à necessidade de que o primeiro elemento capacitivo Cl seja carregado através do primeiro comutador Sl. Similarmente, se a tensão Vlow do trilho de tensão inferior 116V não for 0 V, a primeira tensão de sintonia Vtune-I no décimo nó N10 e na primeira saída de controlador 106 gradualmente se tornaria igual à Vlow durante o período t2 a t3, com o segundo elemento capacitivo C2 carregando através do quarto comutador S4.
[056] Na etapa 230 e no tempo t4, os primeiro e quarto comutadores Sl, S4 são abertos, enquanto os segundo e terceiro comutadores S2, S3 permanecem abertos. Portanto, as primeira e segunda saídas de controlador 106, 108 são desacopladas dos trilhos de tensão superior e inferior 114, 116, e as primeira e segunda tensões de sintonia VtuneJ, VtuneQ permanecem nas Vlow e Vhigh respectivamente devido à carga nos primeiro e segundo elementos capacitivos Cl, C2. Dessa forma, os trilhos de tensão superior e inferior 114, 116 são desacoplados dos primeiro e segundo circuitos de oscilação VCO I, VCOQ, evitando assim degradação do ruído de fase do circuito oscilador 10.
[057] Na etapa 240 e no tempo t5, os primeiro e segundo comutadores de controle de oscilação OS1, OS2 são fechados, habilitando assim os primeiro e segundo circuitos de oscilação VCO-I, VCO Q para começarem a oscilar, com as primeira e segunda tensões de sintonia VtuneJ, Vtune_Q nas Vlow e Vhigh respectivamente aplicadas aos respectivos terminais de controle dos primeiro e segundo dispositivos capacitivos C l, C_Q. Portanto, inicialmente os primeiro e segundo circuitos de oscilação VCO-I, VCO Q oscilam em frequências desiguais.
[058] Na etapa 250 e no tempo t6, após a oscilação ter começado, os quinto
Petição 870190061782, de 02/07/2019, pág. 66/113
18/24 e sexto comutadores 55, S6 são fechados, aplicando assim o sinal de controle de frequência F tendo a tensão Vf para as primeira e segunda entradas 152, 154 do filtro 150. Consequentemente, as primeira e segunda tensões de sintonia VtuneJ, Vtune Q se alteram para se tornarem iguais à tensão Vf. Essa alteração é gradual devido à ação dos primeiro e segundo elementos resistivos Rl, R2 e dos primeiro e segundo elementos capacitivos Cl, C2 no filtro 150. Portanto, o filtro 150 suaviza a transição das primeira e segunda tensões de sintonia de seus respectivos valores desiguais para seus valores iguais. No tempo t7 as primeira e segunda tensões de sintonia VtuneJ, Vtune Q se tornaram iguais à tensão Vf, e portanto os primeiro e segundo circuitos de oscilação VCO I, VCO Q nesse tempo estão em oscilação na frequência indicada pelo sinal de controle de frequência F. Dessa forma, o controlador 100 estabelece as primeira e segunda tensões de sintonia VtuneJ, VtuneJ} em valores iguais após a habilitação de oscilação dos primeiro e segundo circuitos de oscilação VCO I, VCO Q. Em geral, mas não necessariamente, a tensão Vf pode ser diferente tanto da Vlow quanto da Vhigh, e tipicamente, mas não necessariamente, a tensão Vf pode ser entre a Vlow e a Vhigh. O tempo t7 pode, para uma frequência de oscilação de 30GHz, ocorrer, por exemplo, lOns após o tempo t6.
[059] A tensão Vf do sinal de controle de frequência F é sintonizável sobre uma faixa de tensão, a fim de selecionar a frequência dos sinais de oscilação relacionados à quadratura I, Q que são estabelecidos no tempo t7. De preferência a diferença entre Vhigh e Vlow, o que determina as iniciais, frequências desiguais dos primeiro e segundo circuitos de oscilação VCOJ, VCO Q na etapa 240 e no tempo t5, é pelo menos dez porcento dessa faixa de tensão.
[060] A descrição acima do fluxograma da Figura 5 e do diagrama de temporização da Figura 6 se refere ao circuito de oscilação 10 sendo iniciado em
Petição 870190061782, de 02/07/2019, pág. 67/113
19/24 um primeiro modo de oscilação, chamado no presente documento de Modo 1, no qual o segundo sinal de oscilação Q leva o primeiro sinal de oscilação I em 90 graus. Alternativamente, para iniciar o circuito de oscilação 10 em um segundo modo de oscilação estável, chamado no presente documento de Modo 2, no qual o primeiro sinal de oscilação leva o segundo sinal de oscilação Q em 90 graus, as etapas do fluxograma da Figura 5 e o diagrama de temporização da Figura 6 seriam alterados de modo que, na etapa 220 e no tempo t2 os segundo e terceiro comutadores S2, S3 sejam fechados e os primeiro e quarto comutadores Sl, S4 permaneçam abertos, e na etapa 230 e no tempo t4 os segundo e terceiro comutadores S2, S3 sejam abertos e os primeiro e quarto comutadores Sl, S4 permaneçam abertos. A tabela da Figura 7 ilustra os estados dos primeiro, segundo, terceiro e quarto comutadores Sl, S2, S3, S4 durante o período de tempo t3 a t4 para o Modo 1 e para o Modo 2. Dessa forma, o controlador 100 pode selecionar qual das primeira e segunda tensões de sintonia VtuneJ, VtuneQtem o maior dos valores desiguais, correspondentes à Vhigh e à Vlow, e consequentemente selecionar qual das primeira e segunda frequências controláveis é a maior.
[061] Opcionalmente, o tempo tl no qual o trilho de tensão superior 114 comuta para a tensão Vhigh pode coincidir com o tempo time tO no qual o sinal de habilitação Enb é comutado do DESLIGADO para LIGADO. Além disso, o tempo t2 no qual, para o Modo 1, os primeiro e quarto comutadores Sl, S4 são fechados, ou, para o Modo 2, os segundo e terceiro comutadores S2, S3 são fechados, pode coincidir com o tempo tl no qual o trilho de tensão superior 114 comuta para a tensão Vhigh. Adicionalmente, o tempo t4 no qual, para o Modo 1, os primeiro e quarto comutadores Sl, S4 são comutados de fechados para abertos, ou, para o Modo 2, os segundo e terceiro comutadores S2, S3 são comutados de fechados para abertos, pode coincidir com o tempo t3 no qual as
Petição 870190061782, de 02/07/2019, pág. 68/113
20/24 primeira e segunda tensões de sintonia Vtune-I, VtuneQ, alcançam, respectivamente as tensões Vlow e Vhigh.
[062] O tempo t5 no qual a oscilação começa é escolhido para ocorrer após as primeira e segunda tensões de sintonia Vtune-I, VtuneQ, terem alcançado, ou substancialmente alcançado respectivamente as tensões Vlow e Vhigh. Um valor adequado da diferença de tempo entre os tempos t5 e t6 pode ser escolhido por tentativa ou simulação para assegurar a inicialização confiável do circuito de oscilação no modo de oscilação desejado. Em geral, a diferença de tempo entre os tempos t6 e t5, é dependente do filtro 150 e também da frequência de oscilação, e em geral pode ser mais curta para frequências de oscilação maiores. Por exemplo, para uma frequência de oscilação de 30 GHz, o tempo t6 pode ocorrer lns após o tempo t5.
[063] Como uma alternativa para os primeiro e segundo comutadores de controle de oscilação OS1, OS2 para habilitar os primeiro e segundo circuitos de oscilação VCO-I, VCOQ para começarem a oscilar, um ou mais comutadores podem ser fornecidos em outra parte no circuito oscilador 10 para habilitar a oscilação. Por exemplo, a tensão Vdd do trilho de fonte de alimentação 118 pode ser comutada.
[064] O filtro 150 suaviza a transição das primeira e segunda tensões de sintonia de seus respectivos valores desiguais para seus valores iguais por fornecimento da resposta de frequência de um passa-baixa. Alternativamente, uma resposta de frequência diferente pode ser fornecida para suavizar a transição, por exemplo uma resposta de frequência de múltiplos polos. Portanto, o filtro 150 pode ser um filtro passa-baixa de polo único, ou pode ser alternativamente um filtro de múltiplos polos ou um outro tipo qualquer de filtro. Como uma forma alternativa, ou adicional, de suavizar a transição das primeira e segunda tensões de sintonia de seus respectivos valores desiguais
Petição 870190061782, de 02/07/2019, pág. 69/113
21/24 para seus valores iguais, o sinal de controle de frequência F pode ser disposto para se alterar de uma maneira suave, por exemplo, ao estar sob o controle do processador 160 de um outro processador.
[065] Conforme descrito acima com referência à Figura 3, os primeiro e segundo circuitos de oscilação VCOI, VCOQgeram os primeiro e segundo sinais de oscilação I, Q tendo as primeira e segunda frequências controláveis por compreensão de, respectivamente, os primeiro e segundo circuitos de ressonância sintonizáveis T_l, T_Q que podem ser sintonizados pelas respectivas primeira e segunda tensões de sintonia, ou, mais em geral, pelos primeiro e segundo sinais de sintonia, sob o controle do controlador 100. Portanto, na modalidade descrita com referência à Figura 3, os primeiro e segundo circuitos de oscilação VCO I, VCOQ são osciladores controlados por tensão (VCO).
[066] As opções para os circuitos de ressonância sintonizáveis descritos acima com referência à Figura 1 podem ser empregadas em variantes das modalidades descritas com referência à Figura 3. Portanto, outras modalidades dos primeiro e segundo circuitos de oscilação VCO I, VCO Q podem ser usadas em vez daquelas descritas acima com referência à Figura 3, e em particular outras modalidades dos primeiro e segundo circuitos de ressonância T_l, T_Q podem ser usadas. Por exemplo, os primeiro e segundo circuitos de ressonância T I, T_Q podem cada um compreender um ou mais dispositivos indutivos que são sintonizáveis, tendo uma indutância dependente de uma tensão de sintonia. Em outras modalidades, os primeiro e segundo circuitos de ressonância T I, T_Q podem cada um compreender um dispositivo indutivo compreendendo um banco comutável de elementos indutivos, ou um dispositivo capacitivo compreendendo um banco comutável de elementos capacitivos, que é comutado sob o controle do controlador 100 para controlar as primeira e segunda frequências controláveis pode meio de um sinal de sintonia que é, por
Petição 870190061782, de 02/07/2019, pág. 70/113
22/24 exemplo, um sinal digital compreendendo uma palavra digital. Nesse caso, os primeiro e segundo circuitos de oscilação VCO I, VCO Q podem ser osciladores controlados (DCO), em vez de VCO.
[067] Com referência à Figura 8, um phase locked loop 300 compreende o circuito oscilador 10 que tem as primeira e segunda entradas de controlador 102, 104 para receber no controlador 100, respectivamente, o sinal de controle de frequência F e o sinal de habilitação Enb. Uma saída de sinal de oscilação 350 do circuito oscilador 10 entrega a partir dos primeiro, segundo, quinto e sexto nós Nl, N2, N5, N6 respectivamente os primeiro e segundo sinais de oscilação relacionados à quadratura I, Q, que compreendem os primeiros componentes de sinal positivos e negativos l_p e l_n e os segundos componentes de sinal positivos e negativos Q_p e Q_n. Uma saída de sinal defeedback 360 do circuito oscilador 10 entrega um sinal de feedback que é um subconjunto dos sinais presentes na saída de sinal de oscilação 350. Por exemplo, o sinal de feedback pode ser o primeiro sinal de oscilação I, sob forma dos primeiros componentes de sinal positivos e negativos l_p e l_n, ou o segundo sinal de oscilação Q, sob forma dos segundos componentes de sinal positivos e negativos Q_p e Q_n.
[068] A saída de sinal defeedback 360 do circuito oscilador 10 é acoplada à uma primeira entrada divisória 314 de uma divisória de frequência 310. A divisória de frequência 310 divide o sinal de feedback por um divisor N que é fornecido em uma segunda entrada divisória 312. Uma saída 316 da divisória de frequência 310 entrega o sinal defeedback dividido e é acoplada a uma primeira entrada 322 de um detector de fase (PD) 320. Um oscilador de referência 330 é acoplado a uma segunda entrada 324 do detector de fase 320 e entrega um sinal de referência. Uma saída 326 do detector de fase 320 entrega uma indicação da diferença de fase entre o sinal de referência e o sinal de feedback dividido, e é acoplada a uma primeira entrada de controlador 102 por meio de um filtro loop
Petição 870190061782, de 02/07/2019, pág. 71/113
23/24 passa-baixa 340, entregando assim o sinal de controle de frequência F para o circuito oscilador 10.
[069] Com referência à Figura 9, um dispositivo de comunicação sem fio 400 compreende um transceptor (Tx/Rx) 410 acoplado a uma antena 420 para transmitir e receber sinais de frequência de rádio (RF) e acoplado a um processador de sinal digital (DSP) 430 que processa sinais de banda de base que são recebidos ou devem ser transmitidos em RF. O dispositivo de comunicação sem fio 400 compreende também o phase locked loop (PLL) 300 descrito acima com referência à Figura 8, e que portanto compreende o circuito oscilador 10. O DSP 430 é acoplado à segunda entrada divisória 312 da PLL 300 para entregar uma indicação do divisor N, e a saída de sinal de oscilação 350 da PLL 300 é acoplada ao transceptor 410 para entregar os primeiro e segundo sinais de oscilação relacionados à quadratura I, Q para uso como sinais de oscilador local pelo transceptor 410.
[070] O aterramento GND pode estar em um potencial de 0 V. Opcionalmente, uma tensão diferente de zero pode ser empregada em vez disso.
[071] Os recursos que são descritos no contexto das modalidades separadas podem ser fornecidos em combinação em uma única modalidade. Por outro lado, os recursos que são descritos no contexto de uma única modalidade podem ser fornecidos separadamente ou em qualquer subcombinação adequada.
[072] Deve ser observado que o termo compreendendo não exclui outros elementos ou etapas, o termo um ou uma não exclui uma pluralidade, um único recurso pode cumprir as funções de vários recursos recitados nas reivindicações e os sinais de referência nas reivindicações não devem ser interpretados como limitantes ao escopo das reivindicações. Deve ser observado que quando um componente é descrito como sendo configurado para ou disposto para ou adaptado para realizar uma função particular, pode ser
Petição 870190061782, de 02/07/2019, pág. 72/113
24/24 apropriado considerar o componente como meramente adequado para realizar a função, dependendo do contexto no qual o componente está sendo considerado. Ao longo do texto, esses termos são em geral considerados como intercambiáveis, salvo se o contexto particular dite de outro modo. Deve ser observado que as Figuras não estão necessariamente à escala, em vez disso em geral coloca-se ênfase na ilustração dos princípios da presente invenção.

Claims (15)

  1. REIVINDICAÇÕES
    1. Um circuito oscilador (10) para gerar os primeiro e segundo sinais de oscilação relacionados à quadratura tendo frequências iguais, o circuito oscilador (10) compreendendo:
    um primeiro circuito de oscilação (VCO I) configurado para gerar o primeiro sinal de oscilação tendo uma primeira frequência controlável;
    um segundo circuito de oscilação (VCO_Q) configurado para gerar o segundo sinal de oscilação tendo uma segunda frequência controlável; e um controlador (100) configurado para habilitar e desabilitar a oscilação dos primeiro e segundo circuitos de oscilação (VCO I, VCO Q) e para controlar as primeira e segunda frequências controláveis, de modo que quando a oscilação é permitida, as primeira e segunda frequências controláveis sejam controladas para serem inicialmente desiguais e então se tornarem iguais.
  2. 2. Um circuito oscilador (10) como reivindicado na reivindicação 1, em que o controlador (100) é configurado para selecionar qual das primeira e segunda frequências controláveis tem a maior das frequências desiguais.
  3. 3. Um circuito oscilador (10) como reivindicado na reivindicação 1 ou 2, em que as frequências desiguais diferem por um dentre pelo menos um porcento e pelo menos cinco porcento da menor das frequências desiguais.
  4. 4. Um circuito oscilador (10) como reivindicado em qualquer uma das reivindicações anteriores, em que o controlador (100) é configurado para suavizar a transição das primeira e segunda frequências controláveis de suas respectivas frequências desiguais para suas frequências iguais.
  5. 5. Um circuito oscilador (10) como reivindicado em qualquer uma das reivindicações anteriores, em que:
    o primeiro circuito de oscilação (VCO I) compreende um primeiro circuito de ressonância (L_ll, L_I2, C_l) tendo uma primeira frequência de ressonância
    Petição 870190061782, de 02/07/2019, pág. 74/113
    2/3 dependente de um primeiro sinal de sintonia;
    o segundo circuito de oscilação (VCOQ) compreende um segundo circuito de ressonância (L_Q1, L_Q2, C_Q) tendo uma segunda frequência de ressonância dependente de um segundo sinal de sintonia; e em que o controlador (100) é configurado para controlar as primeira e segunda frequências controláveis para serem inicialmente desiguais estabelecendo-se os primeiro e segundo sinais de sintonia em valores desiguais antes de habilitar a oscilação dos primeiro e segundo circuitos de oscilação (VCO_I, VCO Q).
  6. 6. Um circuito oscilador (10) como reivindicado na reivindicação 5, em que o primeiro circuito de ressonância compreende um primeiro dispositivo capacitivo (C_l) tendo uma capacitância dependente do primeiro sinal de sintonia, e o segundo circuito de ressonância (L_Q1, L_Q2, C_Q) compreende um segundo dispositivo capacitivo (C_Q) tendo uma capacitância dependente do segundo sinal de sintonia.
  7. 7. Um circuito oscilador (10) como reivindicado na reivindicação 6, em que os primeiro e segundo dispositivos capacitivos (C l, C_Q) cada um compreendem um varicap.
  8. 8. Um circuito oscilador (10) como reivindicado na reivindicação 7, em que o primeiro e segundo sinais de sintonia são variáveis sobre uma faixa de tensão, e os valores desiguais diferem por pelo menos dez porcento da faixa de tensão.
  9. 9. Um circuito oscilador (10) como reivindicado na reivindicação 5, 6, 7 ou 8, em que o controlador (100) compreende um filtro (150) configurado para suavizar a transição dos primeiro e segundo sinais de sintonia de seus respectivos valores desiguais para valores iguais posteriores para estabelecimento das frequências iguais.
    Petição 870190061782, de 02/07/2019, pág. 75/113
    3/3
  10. 10. Um Phase locked loop (300) compreendendo um circuito oscilador (10) como reivindicado em qualquer uma das reivindicações anteriores.
  11. 11. Um dispositivo de comunicação sem fio (400) compreendendo um circuito oscilador (10) como reivindicado em qualquer uma das reivindicações anteriores.
  12. 12. Um método de operação de um circuito oscilador (10) para gerar os primeiro e segundo sinais relacionados à quadratura tendo frequências iguais, o circuito oscilador (10) compreendendo: um primeiro circuito de oscilação (VCOI) configurado para gerar o primeiro sinal de oscilação tendo uma primeira frequência controlável; e um segundo circuito de oscilação (VCOQ) configurado para gerar o segundo sinal de oscilação tendo uma segunda frequência controlável; o método compreendendo habilitar a oscilação dos primeiro e segundo circuitos de oscilação (VCO I, VCOQ) e controlar as primeira e segunda frequências controláveis para serem inicialmente desiguais e então se tornarem iguais.
  13. 13. Um método como reivindicado na reivindicação 12, compreendendo selecionar qual das primeira e segunda frequências controláveis tem a maior das frequências desiguais.
  14. 14. Um método como reivindicado na reivindicação 12 ou 13, em que as frequências desiguais diferem por um dentre pelo menos um porcento e pelo menos cinco porcento da menor das frequências desiguais.
  15. 15. Um método como reivindicado na reivindicação 12, 13 ou 14, compreendendo suavizar a transição das primeira e segunda frequências controláveis de suas respectivas frequências desiguais para suas frequências iguais.
BR112019013747-5A 2017-01-04 2017-01-04 Circuito oscilador, malha travada em fase, dispositivo de comunicação sem fio e método de operação de um circuito oscilador BR112019013747B1 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2017/050117 WO2018127277A1 (en) 2017-01-04 2017-01-04 Quadrature oscillator

Publications (2)

Publication Number Publication Date
BR112019013747A2 true BR112019013747A2 (pt) 2020-01-21
BR112019013747B1 BR112019013747B1 (pt) 2023-12-12

Family

ID=57851045

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112019013747-5A BR112019013747B1 (pt) 2017-01-04 2017-01-04 Circuito oscilador, malha travada em fase, dispositivo de comunicação sem fio e método de operação de um circuito oscilador

Country Status (6)

Country Link
US (1) US10826432B2 (pt)
EP (1) EP3566302B1 (pt)
CN (1) CN110168927B (pt)
BR (1) BR112019013747B1 (pt)
CO (1) CO2019007094A2 (pt)
WO (1) WO2018127277A1 (pt)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790867B (zh) * 2021-12-21 2023-01-21 財團法人工業技術研究院 壓控振盪裝置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870432B2 (en) 2003-06-02 2005-03-22 Intel Corporation Unilateral coupling for a quadrature voltage controlled oscillator
EP1894294A1 (en) * 2005-06-13 2008-03-05 Nxp B.V. Quadrature oscillator with high linearity
KR100691281B1 (ko) * 2005-09-15 2007-03-12 삼성전기주식회사 쿼드러처 전압제어발진기
KR100778338B1 (ko) * 2006-09-29 2007-11-22 한국전자통신연구원 스타트업 회로가 구비된 4위상 전압 제어 발진기
US7847650B2 (en) 2006-12-15 2010-12-07 Pentomics, Inc Low phase-noise oscillator
CN101820250B (zh) * 2010-04-15 2012-05-30 复旦大学 一种宽带正交双模压控振荡器
US9484858B1 (en) * 2015-12-31 2016-11-01 Texas Instruments Incorporated Inductive coupled pass transistor quadrature voltage controlled oscillator

Also Published As

Publication number Publication date
BR112019013747B1 (pt) 2023-12-12
EP3566302B1 (en) 2021-03-10
CO2019007094A2 (es) 2019-07-31
WO2018127277A1 (en) 2018-07-12
CN110168927A (zh) 2019-08-23
US20190341886A1 (en) 2019-11-07
EP3566302A1 (en) 2019-11-13
CN110168927B (zh) 2023-12-01
US10826432B2 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
EP2659584B1 (en) Wideband multi-mode vco
KR101379181B1 (ko) 외부 제어가 필요없는, 디지털 위상 잠금을 구비한 클록 추출 장치
TW496039B (en) Self calibrating VCO correction circuit and method of operation
TWI381650B (zh) 壓控振蕩器以及相位與頻率閉鎖迴路電路
US20080012654A1 (en) Linearized variable-capacitance module and lc resonance circuit using the same
JP2012191630A (ja) Ｖｃｏ利得補償及び位相ノイズ低減のためのプログラマブルバラクタ
JP2010252289A (ja) 電圧制御発振器のための補償回路
US20100264964A1 (en) Pll circuit
US20110254632A1 (en) Pll frequency synthesizer
US7106142B2 (en) Ring-type voltage oscillator with improved duty cycle
GB2437658A (en) Circuit arrangement for generating a complex signal and the use of this circuit arrangement in a high-frequency transmitter or reciever
TWI633760B (zh) 訊號發射器
US20080238560A1 (en) Voltage-controlled oscillator and method of operating the same
JP2004260387A (ja) Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法
BR112019013747A2 (pt) circuito oscilador, phase locked loop, dispositivo de comunicação sem fio e método de operação de um circuito oscilador
US8378723B1 (en) Voltage-controlled-oscillator circuitry with power supply noise rejection
US20070296511A1 (en) Digital adjustment of an oscillator
US8836390B2 (en) Phase-locked loops that share a loop filter and frequency divider
US6882064B2 (en) System to vary capacitance based on a control signal
JP6615406B2 (ja) Ｉｑ信号源
WO2020199216A1 (zh) 一种振荡器及设备
EP3580848A1 (en) Electronic circuit with tuning circuit
US7109607B2 (en) System to vary capacitance based on a control signal
Shin et al. A 21.4% tuning range 13 GHz quadrature voltage-controlled oscillator utilizing manipulatable inherent bimodal oscillation phenomenon in standard 90-nm CMOS process
JP5947934B2 (ja) 無線通信装置

Legal Events

Date Code Title Description
B350 Update of information on the portal [chapter 15.35 patent gazette]
B06W Patent application suspended after preliminary examination (for patents with searches from other patent authorities) chapter 6.23 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 04/01/2017, OBSERVADAS AS CONDICOES LEGAIS