BR112019005321A2 - full digital high speed receiver calibration system and method; and, full digital high speed receiver calibration method. - Google Patents
full digital high speed receiver calibration system and method; and, full digital high speed receiver calibration method. Download PDFInfo
- Publication number
- BR112019005321A2 BR112019005321A2 BR112019005321A BR112019005321A BR112019005321A2 BR 112019005321 A2 BR112019005321 A2 BR 112019005321A2 BR 112019005321 A BR112019005321 A BR 112019005321A BR 112019005321 A BR112019005321 A BR 112019005321A BR 112019005321 A2 BR112019005321 A2 BR 112019005321A2
- Authority
- BR
- Brazil
- Prior art keywords
- transmitter
- receiver
- baseband signal
- signal
- interlaced
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000012545 processing Methods 0.000 claims abstract description 26
- 238000012795 verification Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 abstract description 6
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver
- H04L1/0038—Blind format detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0046—Code rate detection or code type detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Analogue/Digital Conversion (AREA)
- Time-Division Multiplex Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
a presente invenção refere-se ao campo de comunicações. são descritos um sistema e um método de calibração de receptor completamente digital de alta velocidade com base em codificação entrelaçada. o sistema compreende um transmissor e um receptor. o transmissor compreende um demultiplexador, um processador de sinal de banda base, um dispositivo de inversão, e um multiplexador. o método de calibração compreende as seguintes etapas: o transmissor é iniciado, e sinais de banda base são codificados de uma maneira entrelaçada durante um estado inicial do transmissor; o transmissor entra em um estado de operação normal, e os sinais de banda base são codificados normalmente durante o estado de operação normal do transmissor; o receptor realiza o processamento de sinal digital nos sinais recebidos para obter os sinais de banda base demodulados e verifica continuamente se os sinais de banda base são codificados normalmente ou de uma maneira entrelaçada; depois que a calibração fina de um conversor analógico para digital (adc) do receptor estiver completa, o receptor entra no estado de operação normal. de acordo com a presente invenção, um receptor pode aprender sobre o estado de operação de um transmissor e pode ser garantido que o receptor alcance o desempenho ideal.The present invention relates to the field of communications. A fully digital interleaved coding based high speed receiver calibration system and method is described. The system comprises a transmitter and a receiver. The transmitter comprises a demultiplexer, a baseband signal processor, an inversion device, and a multiplexer. The calibration method comprises the following steps: the transmitter is started, and baseband signals are encoded in an interlaced manner during an initial state of the transmitter; the transmitter enters a normal operating state, and baseband signals are normally encoded during the normal operating state of the transmitter; the receiver performs digital signal processing on the received signals to obtain the demodulated baseband signals and continuously checks whether the baseband signals are encoded normally or in an interlaced manner; After fine-tuning a receiver's analog to digital (adc) converter is complete, the receiver enters the normal operating state. According to the present invention, a receiver can learn about the operating state of a transmitter and it can be ensured that the receiver achieves optimal performance.
Description
SISTEMA E MÉTODO DE CALIBRAÇÃO DE RECEPTOR COMPLETAMENTE DIGITAL DE ALTA VELOCIDADE, E, MÉTODO PARA O SISTEMA DE CALIBRAÇÃO DE RECEPTOR COMPLETAMENTE DIGITAL DE ALTA VELOCIDADECOMPLETELY DIGITAL HIGH SPEED RECEIVER CALIBRATION SYSTEM AND METHOD, AND, METHOD FOR COMPLETELY DIGITAL HIGH SPEED RECEIVER CALIBRATION SYSTEM
Campo Técnico [001] A presente invenção refere-se ao campo de comunicação e, particularmente, a um sistema e a um método de calibração de receptor completamente digital de alta velocidade com base em codificação entrelaçada, que são aplicáveis para um sistema de comunicação de um receptor completamente digital que amostra diretamente por um Conversor Analógico-Digital (ADC) de alta velocidade.Technical Field [001] The present invention relates to the communication field and, in particular, to a completely digital high-speed receiver calibration system and method based on interlaced coding, which are applicable for a communication system of a completely digital receiver that samples directly via a high-speed Analog-to-Digital Converter (ADC).
Fundamentos [002] Um receptor completamente digital converte um sinal portador em um sinal digital por um Conversor Analógico-Digital (ADC) na interface inicial do receptor, isto é, em frequência intermediária, alta frequência ou próximo de uma antena de recepção. Suas funções subsequentes (tais como conversão descendente, filtragem e demodulação) são todas realizadas por tecnologia de processamento de sinal digital. Como um produto da combinação da tecnologia de comunicação, da tecnologia de computadores e da tecnologia de circuito integrado digital em larga escala, o receptor completamente digital tem as vantagens de simples estrutura de sistema, pequeno tamanho, baixo custo e excelente universalidade, e foi aplicado cada vez mais amplamente.Fundamentals [002] A completely digital receiver converts a carrier signal into a digital signal by an Analog-to-Digital Converter (ADC) at the receiver's initial interface, that is, at intermediate frequency, high frequency or close to a receiving antenna. Its subsequent functions (such as downward conversion, filtering and demodulation) are all performed by digital signal processing technology. As a product of the combination of communication technology, computer technology and large-scale digital integrated circuit technology, the completely digital receiver has the advantages of simple system structure, small size, low cost and excellent universality, and has been applied more and more widely.
[003] De acordo com uma lei de amostragem de passa-banda, a taxa de amostragem do ADC deve ser maior do que duas vezes a largura de banda de operação do receptor completamente digital. Isto significa que, à medida que a largura de banda de sistemas de comunicação cresce, a taxa de amostragem do ADC irá multiplicar, e os ADCs de alta velocidade se tomarão cada vez mais difundidos em sistemas de comunicação futuros.[003] According to a bandpass sampling law, the sampling rate of the ADC must be greater than twice the operating bandwidth of the completely digital receiver. This means that as the bandwidth of communication systems increases, the sample rate of the ADC will multiply, and high-speed ADCs will become increasingly widespread in future communication systems.
Petição 870190026002, de 19/03/2019, pág. 11/36Petition 870190026002, of 03/19/2019, p. 11/36
2/162/16
Limitados à taxa de dispositivos eletrônicos, os ADCs de alta velocidade são usualmente implementados por amostragem entrelaçada em divisão de tempo por uma pluralidade de ADCs de baixa velocidade (<1 GS/s ou inferior). Portanto, a calibração do ganho e da fase dos ADCs de baixa velocidade para coordenar suas operações se tomou um fator importante para afetar o desempenho do receptor completamente digital.Limited to the rate of electronic devices, high-speed ADCs are usually implemented by interlaced sampling in time division by a plurality of low-speed ADCs (<1 GS / s or less). Therefore, the gain and phase calibration of low speed ADCs to coordinate their operations has become an important factor in affecting the performance of the completely digital receiver.
[004] A calibração do ADC do receptor precisa usar os sinais estáveis transmitidos por um transmissor como uma referência. Entretanto, o receptor não sabe exatamente quando o transmissor remoto irá enviar um sinal estável. Portanto, há duas soluções no passado. Primeiro, o receptor detecta o sinal recebido e, se a amplitude do sinal for maior do que um limite, considera-se que o transmissor transmitiu um sinal estável, e o sinal é usado para calibrar o ADC do receptor. Segundo, um mecanismo de cálculo do erro de calibração do ADC é desenhado; quando o erro de calibração for maior do que o limite, a calibração é considerada sem sucesso, e a recalibração é realizada até que o erro de calibração fique menor do que o limite.[004] The ADC calibration of the receiver needs to use the stable signals transmitted by a transmitter as a reference. However, the receiver does not know exactly when the remote transmitter will send a stable signal. So there are two solutions in the past. First, the receiver detects the received signal and, if the signal amplitude is greater than a threshold, the transmitter is considered to have transmitted a stable signal, and the signal is used to calibrate the receiver's ADC. Second, a mechanism for calculating the ADC calibration error is designed; when the calibration error is greater than the limit, the calibration is considered unsuccessful, and recalibration is performed until the calibration error is less than the limit.
[005] Entretanto, ambas as soluções expostas têm defeitos na calibração do ADC do receptor. Na primeira solução, quando o transmissor remoto for inicializado, um sinal instável também será transmitido; o receptor irá errar o sinal instável como um sinal estável e usar o sinal para calibrar o ADC do receptor, resultando na deterioração do desempenho do receptor. Na segunda solução, o mecanismo de cálculo do erro de calibração do ADC é difícil de desenhar; agora, não há um método de cálculo geral.[005] However, both exposed solutions have defects in the receiver's ADC calibration. In the first solution, when the remote transmitter is initialized, an unstable signal will also be transmitted; the receiver will miss the unstable signal as a stable signal and use the signal to calibrate the receiver's ADC, resulting in deterioration of the receiver's performance. In the second solution, the ADC calibration error calculation mechanism is difficult to design; now, there is no general calculation method.
Sumário [006] Para superar os defeitos da técnica anterior exposta, a presente invenção visa a prover um sistema e um método de calibração de receptor completamente digital de alta velocidade com base em codificação entrelaçada, que podem habilitar um receptor a aprender o estado de operação de um transmissor, garantir que a calibração do Conversor Analógico-DigitalSummary [006] To overcome the defects of the exposed prior art, the present invention aims to provide a completely digital high speed receiver calibration system and method based on interlaced coding, which can enable a receiver to learn the operating state transmitter, ensure that the Analog-to-Digital Converter calibration
Petição 870190026002, de 19/03/2019, pág. 12/36Petition 870190026002, of 03/19/2019, p. 12/36
3/16 (ADC) do receptor seja realizada quando o receptor receber um sinal estável, e garantir que o receptor alcance o melhor desempenho.3/16 (ADC) of the receiver is performed when the receiver receives a stable signal, and ensure that the receiver achieves the best performance.
[007] A presente invenção provê um sistema de calibração de receptor completamente digital de alta velocidade com base em codificação entrelaçada, que compreende um transmissor e um receptor, em que o transmissor é configurado para selecionar para transmitir um sinal codificado normal ou um sinal codificado entrelaçado de acordo com a amplitude do sinal;[007] The present invention provides a completely digital high-speed receiver calibration system based on interlaced encoding, comprising a transmitter and a receiver, where the transmitter is configured to select to transmit a normal encoded signal or an encoded signal interlaced according to the signal amplitude;
o receptor é configurado para receber um sinal a partir do transmissor e realizar a calibração do Conversor Analógico-Digital (ADC) do receptor;the receiver is configured to receive a signal from the transmitter and perform the receiver's Analog-Digital Converter (ADC) calibration;
o transmissor compreende um demultiplexador, um processador de sinal de banda base, um altemador e um multiplexador; o demultiplexador é conectado em dois ou mais do que dois processadores de sinal de banda base; o demultiplexador e os processadores de sinal de banda base convertem os dados de alta velocidade seriais de entrada em dados paralelos e realizam o processamento do sinal de banda base; o altemador é configurado para alternar um sinal de saída do processador de sinal de banda base do transmissor; o multiplexador é configurado para converter os dados paralelos em um sinal de banda base serial de alta velocidade.the transmitter comprises a demultiplexer, a baseband signal processor, an alternator and a multiplexer; the demultiplexer is connected to two or more than two baseband signal processors; the demultiplexer and baseband signal processors convert the high speed serial input data into parallel data and perform the baseband signal processing; the switch is configured to switch an output signal from the transmitter's baseband signal processor; the multiplexer is configured to convert the parallel data into a high speed serial baseband signal.
[008] Com base na solução técnica exposta, tanto o transmissor quanto o receptor adotam um circuito de processamento do sinal de banda base com base em um circuito digital; a conversão de codificação normal e codificação entrelaçada é gerada pelo circuito digital.[008] Based on the exposed technical solution, both the transmitter and the receiver adopt a baseband signal processing circuit based on a digital circuit; the conversion of normal coding and interlaced coding is generated by the digital circuit.
[009] Com base na solução técnica exposta, o sinal de banda base transmitido pelo transmissor está em um formato fixo; o receptor sincroniza o formato fixo durante a recepção do sinal de banda base e o processamento do sinal de banda base; quando em um estado de verificação da codificação do receptor, o receptor identifica a codificação entrelaçada pelo recurso de[009] Based on the exposed technical solution, the baseband signal transmitted by the transmitter is in a fixed format; the receiver synchronizes the fixed format during the reception of the baseband signal and the processing of the baseband signal; when in a receiver encoding verification state, the receiver identifies the encoding interlaced by the
Petição 870190026002, de 19/03/2019, pág. 13/36Petition 870190026002, of 03/19/2019, p. 13/36
4/16 sincronismo com o formato fixo do sinal de banda base transmitido pelo transmissor.4/16 synchronism with the fixed format of the baseband signal transmitted by the transmitter.
[0010] Com base na solução técnica exposta, o receptor tenta sincronizar o formato do sinal recebido pelo uso sequencial de um modo de recepção de codificação entrelaçada e um modo de recepção de codificação normal, e identifica o atual modo de codificação do transmissor como codificação normal ou codificação entrelaçada de acordo com o recurso de sincronismo do formato do modo de recepção.[0010] Based on the exposed technical solution, the receiver tries to synchronize the received signal format by sequentially using an interlaced encoding reception mode and a normal encoding reception mode, and identifies the current encoding mode of the transmitter as encoding normal or interlaced encoding according to the sync feature of the receive mode format.
[0011] Com base na solução técnica exposta, um altemador é conectado no interior de cada um dos dois ou mais do que dois processadores de sinal de banda base do transmissor; cada processador de sinal de banda base e o altemador conectado no processador de sinal de banda base forma um canal de saída de dados; o altemador em cada canal é ativado ou desativado para comutar o circuito de processamento do sinal de banda base para transmitir uma sequência de sinais codificados normais e uma sequência de sinais codificados entrelaçados, desse modo, habilitando o multiplexador a transmitir um sinal codificado normal e um sinal codificado entrelaçado.[0011] Based on the exposed technical solution, an alternator is connected inside each of the two or more than two baseband signal processors of the transmitter; each baseband signal processor and the switch connected to the baseband signal processor forms an output channel; the switch on each channel is activated or deactivated to switch the baseband signal processing circuit to transmit a sequence of normal encoded signals and a sequence of encoded encoded signals, thereby enabling the multiplexer to transmit a normal encoded signal and a interlaced coded signal.
[0012] Com base na solução técnica exposta, o altemador é ativado e ligado por meio de configurações de software.[0012] Based on the exposed technical solution, the switcher is activated and switched on through software settings.
[0013] Com base na solução técnica exposta, para os sinais codificados entrelaçados, o altemador em um canal ímpar é ligado, ao mesmo tempo em que o altemador em um canal par não é ligado, e o multiplexador transmite um sinal codificado entrelaçado; ou o altemador no canal par é ligado, ao mesmo tempo em que o altemador no canal ímpar não é ligado, e o multiplexador transmite um sinal codificado entrelaçado; para os sinais codificados normais, o altemador no canal ímpar não é ligado, o altemador no canal par não é ligado, e o multiplexador transmite um sinal codificado normal.[0013] Based on the exposed technical solution, for the interlaced encoded signals, the switch on an odd channel is switched on, at the same time that the switch on an even channel is not switched on, and the multiplexer transmits an interlaced coded signal; or the switch on the even channel is switched on, at the same time that the switch on the odd channel is not switched on, and the multiplexer transmits an encoded interlaced signal; for normal encoded signals, the switch on the odd channel is not switched on, the switch on the even channel is not switched on, and the multiplexer transmits a normal coded signal.
[0014] A presente invenção provê adicionalmente um método de[0014] The present invention additionally provides a method of
Petição 870190026002, de 19/03/2019, pág. 14/36Petition 870190026002, of 03/19/2019, p. 14/36
5/16 calibração de receptor completamente digital de alta velocidade com base em codificação entrelaçada, que compreende as seguintes etapas:5/16 high speed fully digital receiver calibration based on interlaced coding, which comprises the following steps:
A: iniciar um transmissor, em que, em um estado de inicialização do transmissor, a amplitude de um sinal transmitido pelo transmissor é instável, e um sinal de banda base adota a codificação entrelaçada;A: start a transmitter, in which, in a transmitter initialization state, the amplitude of a signal transmitted by the transmitter is unstable, and a baseband signal adopts interlaced coding;
B: entrar, pelo transmissor, em um estado de operação normal, em que, no estado de operação normal do transmissor, a amplitude do sinal transmitido pelo transmissor é estável, e o sinal de banda base é mudado para adotar a codificação normal;B: enter, by the transmitter, in a normal operating state, in which, in the normal operating state of the transmitter, the amplitude of the signal transmitted by the transmitter is stable, and the baseband signal is changed to adopt normal encoding;
C: realizar, por um receptor, o processamento de sinal digital em um sinal recebido para adquirir um sinal de banda base demodulado, e verificar continuamente se o sinal de banda base adota a codificação normal ou a codificação entrelaçada; eC: perform, by a receiver, the digital signal processing in a received signal to acquire a demodulated baseband signal, and continuously check whether the baseband signal adopts normal coding or interlaced coding; and
D: quando o receptor detectar que o sinal de banda base é mudado para adotar a codificação normal, realizar, pelo receptor, a calibração fina do Conversor Analógico-Digital (ADC) do receptor por meio do sinal; quando a calibração fina do ADC do receptor estiver completa, entrar, pelo receptor, em um estado de operação normal.D: when the receiver detects that the baseband signal is changed to adopt normal coding, perform, by the receiver, the fine calibration of the receiver's Analog-Digital Converter (ADC) by means of the signal; when the receiver's ADC fine calibration is complete, enter the normal operating state for the receiver.
[0015] Com base na solução técnica exposta, a seguinte etapa é adicionalmente compreendida entre a etapa A e a etapa B: quando o estado de inicialização do transmissor estiver completo, entrar, pelo transmissor, em um estado de espera curta, em que, no estado de espera curta do transmissor, a amplitude do sinal transmitido pelo transmissor é estável, e o sinal de banda base ainda adota a codificação entrelaçada; e quando o estado de espera curta do transmissor estiver completo, entrar, pelo transmissor, no estado de operação normal.[0015] Based on the exposed technical solution, the following step is additionally comprised between step A and step B: when the initialization status of the transmitter is complete, enter, by the transmitter, a short wait state, in which, in the short standby state of the transmitter, the amplitude of the signal transmitted by the transmitter is stable, and the baseband signal still adopts interlaced coding; and when the short standby state of the transmitter is complete, enter the normal operating state through the transmitter.
[0016] Com base na solução técnica exposta, a seguinte etapa é adicionalmente compreendida entre a etapa B e a etapa C: quando a amplitude[0016] Based on the exposed technical solution, the following stage is additionally comprised between stage B and stage C: when the amplitude
Petição 870190026002, de 19/03/2019, pág. 15/36Petition 870190026002, of 03/19/2019, p. 15/36
6/16 do sinal recebido pelo receptor for menor do que um limite de amplitude, entrar, pelo receptor, em um estado de perda de sinal do receptor; quando o receptor detectar que a amplitude do sinal recebido é maior do que o limite de amplitude, realizar, pelo receptor, a calibração grosseira do ADC do receptor por meio do sinal recebido; e, quando a calibração grosseira do ADC do receptor estiver completa, entrar, pelo receptor, em um estado de verificação de codificação.6/16 of the signal received by the receiver is less than an amplitude limit, enter, by the receiver, a state of loss of signal from the receiver; when the receiver detects that the amplitude of the received signal is greater than the amplitude limit, perform, by the receiver, the gross calibration of the receiver's ADC by means of the received signal; and, when the coarse calibration of the receiver's ADC is complete, enter the coding verification state for the receiver.
[0017] Comparada com a técnica anterior, a presente invenção tem as seguintes vantagens:[0017] Compared with the prior art, the present invention has the following advantages:
o sistema e o método de calibração de receptor completamente digital de alta velocidade com base em codificação entrelaçada providos pela presente invenção podem habilitar o receptor a aprender o estado de operação do transmissor, garantir que a calibração do ADC do receptor seja realizada quando o receptor receber um sinal estável, e garantir que o receptor alcance o melhor desempenho; neste particular, as interferências de ruído e sinal instável são impedidas, a calibração do ADC do receptor repetida é evitada, e a complexidade dos algoritmos de calibração e dos circuitos de controle relacionados é reduzida;the high-speed, fully digital receiver calibration system and method based on interlaced coding provided by the present invention can enable the receiver to learn the operating status of the transmitter, ensure that the receiver's ADC calibration is performed when the receiver receives a stable signal, and ensure that the receiver achieves the best performance; in this regard, noise and unstable signal interference are prevented, repeated receiver ADC calibration is avoided, and the complexity of calibration algorithms and related control circuits is reduced;
além do mais, como tanto o transmissor quanto o receptor são com base em um circuito digital, é simples para o circuito digital converter codificação normal e codificação entrelaçada, sem necessidade de adição de hardware, mas com um aumento insignificante da complexidade do software. Breve Descrição dos Desenhos [0018] A figura 1 é um diagrama de comparação de uma sequência de sinais codificados normais e uma sequência de sinais codificados entrelaçados em uma modalidade da presente invenção, em que o comprimento da sequência de sinais é 8 bits;moreover, since both the transmitter and the receiver are based on a digital circuit, it is simple for the digital circuit to convert normal coding and interlaced coding, without the need for adding hardware, but with an insignificant increase in software complexity. Brief Description of the Drawings [0018] Figure 1 is a comparison diagram of a sequence of normal encoded signals and a sequence of encoded encoded signals in an embodiment of the present invention, wherein the length of the signal sequence is 8 bits;
a figura 2 mostra um circuito de processamento do sinal de banda base existente com base em um circuito digital paralelo, em que oFigure 2 shows an existing baseband signal processing circuit based on a parallel digital circuit, in which the
Petição 870190026002, de 19/03/2019, pág. 16/36Petition 870190026002, of 03/19/2019, p. 16/36
7/16 circuito digital paralelo tem dois canais;7/16 parallel digital circuit has two channels;
a figura 3 mostra um circuito de processamento do sinal de banda base de dois canais capaz de transmitir uma sequência de sinais codificados normais ou uma sequência de sinais codificados entrelaçados em uma modalidade da presente invenção;Figure 3 shows a two-channel baseband signal processing circuit capable of transmitting a sequence of normal encoded signals or a sequence of encoded encoded signals in an embodiment of the present invention;
a figura 4 mostra um circuito de processamento do sinal de banda base de oito canais capaz de transmitir uma sequência de sinais codificados normais ou uma sequência de sinais codificados entrelaçados em uma modalidade da presente invenção;Figure 4 shows an eight-channel baseband signal processing circuit capable of transmitting a sequence of normal encoded signals or a sequence of encoded encoded signals in an embodiment of the present invention;
a figura 5 mostra um circuito de processamento do sinal de banda base de 2n canais capaz de transmitir uma sequência de sinais codificados normais ou uma sequência de sinais codificados entrelaçados em uma modalidade da presente invenção; e a figura 6 é um diagrama do estado de operação de um método de calibração de receptor completamente digital de alta velocidade com base em codificação entrelaçada em uma modalidade da presente invenção.Figure 5 shows a 2n channel baseband signal processing circuit capable of transmitting a sequence of normal encoded signals or a sequence of encoded signals encoded in an embodiment of the present invention; and Figure 6 is a diagram of the operating state of a high-speed, fully digital receiver calibration method based on interlaced coding in an embodiment of the present invention.
[0019] Em que: 101 - estado de inicialização do transmissor; 102 estado de espera curta do transmissor; 103 - estado de operação normal do transmissor; 104 - estado de perda de sinal do receptor; 105 - calibração grosseira do ADC do receptor; 106 - estado de verificação da codificação do receptor; 107 - calibração fina do ADC do receptor; 108 - estado de operação normal do receptor; 301 - demultiplexador do transmissor; 302 - primeiro processador de sinal de banda base do transmissor; 303 - segundo processador de sinal de banda base do transmissor; 304 - multiplexador do transmissor; 401 - demultiplexador do transmissor de dois canais; 402 - primeiro processador de sinal de banda base do transmissor de dois canais; 403 segundo processador de sinal de banda base do transmissor de dois canais; 404 - multiplexador do transmissor de dois canais; 405 - primeiro altemador do transmissor de dois canais; 406 - segundo altemador do transmissor de[0019] Where: 101 - transmitter initialization status; 102 short standby state of the transmitter; 103 - normal operating status of the transmitter; 104 - signal loss state of the receiver; 105 - gross calibration of the receiver's ADC; 106 - status of verification of the coding of the receiver; 107 - fine calibration of the receiver's ADC; 108 - normal operating state of the receiver; 301 - transmitter demultiplexer; 302 - first transmitter baseband signal processor; 303 - second transmitter baseband signal processor; 304 - transmitter multiplexer; 401 - demultiplexer of the two-channel transmitter; 402 - first baseband signal processor of the two-channel transmitter; 403 second baseband signal processor of the two channel transmitter; 404 - two-channel transmitter multiplexer; 405 - first switch of the two-channel transmitter; 406 - second switch of the transmitter
Petição 870190026002, de 19/03/2019, pág. 17/36Petition 870190026002, of 03/19/2019, p. 17/36
8/16 dois canais; 501 - demultiplexador do transmissor de oito canais; 502 multiplexador do transmissor de oito canais; 503 - primeiro processador de sinal de banda base do transmissor de oito canais; 504 - primeiro altemador do transmissor de oito canais; 507 - terceiro processador de sinal de banda base do transmissor de oito canais; 508 - terceiro altemador do transmissor de oito canais; 509 - quarto processador de sinal de banda base do transmissor de oito canais; 510 - quarto altemador do transmissor de oito canais; 511 - quinto processador de sinal de banda base do transmissor de oito canais; 512 - quinto altemador do transmissor de oito canais; 513 - sexto processador de sinal de banda base do transmissor de oito canais; 514 - sexto altemador do transmissor de oito canais; 515 - sétimo processador de sinal de banda base do transmissor de oito canais; 516 - sétimo altemador do transmissor de oito canais; 517 - oitavo processador de sinal de banda base do transmissor de oito canais; 518 - oitavo altemador do transmissor de oito canais; 601 demultiplexador do transmissor de 2n canais; 602 - multiplexador do transmissor de 2n canais; 603 - primeiro processador de sinal de banda base do transmissor de 2n canais; 604 - primeiro altemador do transmissor de 2n canais; 605 - segundo processador de sinal de banda base do transmissor de 2n canais; 606 - segundo altemador do transmissor de 2n canais; 607 terceiro processador de sinal de banda base do transmissor de 2n canais; 608 terceiro altemador do transmissor de 2n canais; 609 - quarto processador de sinal de banda base do transmissor de 2n canais; 610 - quarto altemador do transmissor de 2n canais; 611 - (2n-l)° processador de sinal de banda base do transmissor de 2n canais; 612 - (2n-l)° altemador do transmissor de 2n canais;8/16 two channels; 501 - demultiplexer of the eight channel transmitter; 502 eight-channel transmitter multiplexer; 503 - first baseband signal processor for the eight channel transmitter; 504 - first switch of the eight-channel transmitter; 507 - third baseband signal processor of the eight channel transmitter; 508 - third alternator of the eight-channel transmitter; 509 - fourth baseband signal processor of the eight channel transmitter; 510 - fourth alternator of the eight-channel transmitter; 511 - fifth baseband signal processor of the eight channel transmitter; 512 - fifth alternator of the eight channel transmitter; 513 - sixth baseband signal processor of the eight channel transmitter; 514 - sixth switch of the eight channel transmitter; 515 - seventh baseband signal processor of the eight channel transmitter; 516 - seventh alternator of the eight channel transmitter; 517 - eighth baseband signal processor of the eight channel transmitter; 518 - eighth alternator of the eight channel transmitter; 601 2n channel transmitter demultiplexer; 602 - 2n channel transmitter multiplexer; 603 - first baseband signal processor of the 2n channel transmitter; 604 - first switch of the 2n channel transmitter; 605 - second baseband signal processor of the 2n channel transmitter; 606 - second switch of the 2n channel transmitter; 607 third baseband signal processor of the 2n channel transmitter; 608 third alternator of the 2n channel transmitter; 609 - fourth baseband signal processor of the 2n channel transmitter; 610 - fourth change of the 2n channel transmitter; 611 - (2n-l) ° baseband signal processor of the 2n channel transmitter; 612 - (2n-l) ° alternator of the 2n channel transmitter;
613 - (2n)° processador de sinal de banda base do transmissor de 2n canais; e613 - (2n) ° baseband signal processor of the 2n channel transmitter; and
614 - (2n)° altemador do transmissor de 2n canais.614 - (2n) ° alternator of the 2n channel transmitter.
Descrição Detalhada das Modalidades [0020] A presente invenção é adicionalmente descrita a seguir em relação aos desenhos e às modalidades específicas com detalhes.Detailed Description of the Modes [0020] The present invention is further described below in relation to the specific drawings and modalities in detail.
Petição 870190026002, de 19/03/2019, pág. 18/36Petition 870190026002, of 03/19/2019, p. 18/36
9/16 [0021] Uma modalidade da presente invenção provê um sistema de calibração de receptor completamente digital de alta velocidade com base em codificação entrelaçada, que compreende um transmissor e um receptor.9/16 [0021] One embodiment of the present invention provides a completely digital high speed receiver calibration system based on interlaced coding, which comprises a transmitter and a receiver.
[0022] O transmissor é configurado para selecionar para transmitir um sinal codificado normal ou um sinal codificado entrelaçado de acordo com a amplitude do sinal; o receptor é configurado para receber um sinal a partir do transmissor e realizar a calibração do Conversor Analógico-Digital (ADC) do receptor; o transmissor compreende um demultiplexador, um processador de sinal de banda base, um alternador e um multiplexador; o demultiplexador é conectado em dois ou mais do que dois processadores de sinal de banda base; o demultiplexador e os processadores de sinal de banda base convertem os dados de alta velocidade seriais de entrada em dados paralelos e realizam o processamento do sinal de banda base; o alternador é configurado para alternar um sinal de saída do processador de sinal de banda base do transmissor; o multiplexador é configurado para converter os dados paralelos em um sinal de banda base serial de alta velocidade.[0022] The transmitter is configured to select to transmit a normal coded signal or an interlaced coded signal according to the signal amplitude; the receiver is configured to receive a signal from the transmitter and perform the receiver's Analog-Digital Converter (ADC) calibration; the transmitter comprises a demultiplexer, a baseband signal processor, an alternator and a multiplexer; the demultiplexer is connected to two or more than two baseband signal processors; the demultiplexer and baseband signal processors convert the high speed serial input data into parallel data and perform the baseband signal processing; the alternator is configured to switch an output signal from the transmitter's baseband signal processor; the multiplexer is configured to convert the parallel data into a high speed serial baseband signal.
[0023] Tanto o transmissor quanto o receptor adotam um circuito de processamento do sinal de banda base com base em um circuito digital; a conversão de codificação normal e a codificação entrelaçada são geradas pelo circuito digital. O sinal de banda base transmitido pelo transmissor está em um formato fixo; o receptor sincroniza o formato fixo durante a recepção do sinal de banda base e o processamento do sinal de banda base; quando em um estado de verificação da codificação do receptor, o receptor identifica a codificação entrelaçada pelo recurso de sincronismo com o formato fixo do sinal de banda base transmitido pelo transmissor.[0023] Both the transmitter and the receiver adopt a baseband signal processing circuit based on a digital circuit; normal encoding conversion and interlaced encoding are generated by the digital circuit. The baseband signal transmitted by the transmitter is in a fixed format; the receiver synchronizes the fixed format during the reception of the baseband signal and the processing of the baseband signal; when in a receiver encoding verification state, the receiver identifies the encoding interlaced by the synchronism feature with the fixed format of the baseband signal transmitted by the transmitter.
[0024] O receptor tenta sincronizar o formato do sinal recebido pelo uso sequencial de um modo de recepção de codificação entrelaçada e um modo de recepção de codificação normal, e identifica o atual modo de codificação do transmissor como codificação normal ou codificação[0024] The receiver tries to synchronize the signal format received by sequentially using an interlaced encoding reception mode and a normal encoding reception mode, and identifies the current encoding mode of the transmitter as normal encoding or encoding
Petição 870190026002, de 19/03/2019, pág. 19/36Petition 870190026002, of 03/19/2019, p. 19/36
10/16 entrelaçada de acordo com o recurso de sincronismo do formato do modo de recepção.10/16 interlaced according to the sync feature of the receive mode format.
[0025] Em operação prática, um altemador é conectado no interior de cada um dos dois ou mais do que dois processadores de sinal de banda base do transmissor; cada processador de sinal de banda base e o altemador conectado no processador de sinal de banda base forma um canal de saída de dados; o altemador em cada canal é ativado ou desativado para comutar o circuito de processamento do sinal de banda base para transmitir uma sequência de sinais codificados normais e uma sequência de sinais codificados entrelaçados, desse modo, habilitando o multiplexador a transmitir um sinal codificado normal e um sinal codificado entrelaçado.[0025] In practical operation, an alternator is connected inside each of the two or more than two baseband signal processors of the transmitter; each baseband signal processor and the switch connected to the baseband signal processor forms an output channel; the switch on each channel is activated or deactivated to switch the baseband signal processing circuit to transmit a sequence of normal encoded signals and a sequence of encoded encoded signals, thereby enabling the multiplexer to transmit a normal encoded signal and a interlaced coded signal.
[0026] Em operação prática, para os sinais codificados entrelaçados, o altemador em um canal ímpar é ligado, ao mesmo tempo em que o altemador em um canal par não é ligado, e o multiplexador transmite um sinal codificado entrelaçado; ou o altemador no canal par é ligado, ao mesmo tempo em que o altemador no canal ímpar não é ligado, e o multiplexador transmite um sinal codificado entrelaçado; para os sinais codificados normais, o altemador no canal ímpar não é ligado, o altemador no canal par não é ligado, e o multiplexador transmite um sinal codificado normal.[0026] In practical operation, for interlaced encoded signals, the switch on an odd channel is switched on, at the same time that the switch on an even channel is not switched on, and the multiplexer transmits an interlaced coded signal; or the switch on the even channel is switched on, at the same time that the switch on the odd channel is not switched on, and the multiplexer transmits an encoded interlaced signal; for normal encoded signals, the switch on the odd channel is not switched on, the switch on the even channel is not switched on, and the multiplexer transmits a normal coded signal.
[0027] Pode ser concebido que, em aplicação prática, apenas o processador de sinal de banda base do transmissor no canal ímpar é conectado com o altemador do transmissor, e o altemador do transmissor é alternado por meio de configurações de software', similarmente, apenas o processador de sinal de banda base do transmissor no canal par é conectado com o altemador do transmissor, e o altemador do transmissor é alternado por meio de configurações de software.[0027] It can be conceived that, in practical application, only the transmitter's baseband signal processor on the odd channel is connected with the transmitter's alternator, and the transmitter's alternator is alternated through software configurations', similarly, only the transmitter's baseband signal processor on the even channel is connected with the transmitter switch, and the transmitter switch is switched through software settings.
[0028] Em relação à figura 1 para a comparação de uma sequência de sinais codificados normais e uma sequência de sinais codificados entrelaçados, a figura mostra uma sequência de sinais codificados normais de[0028] With respect to figure 1 for the comparison of a sequence of normal encoded signals and a sequence of interlaced encoded signals, the figure shows a sequence of normal encoded signals of
Petição 870190026002, de 19/03/2019, pág. 20/36Petition 870190026002, of 03/19/2019, p. 20/36
11/16 bits de comprimento e uma sequência de sinais codificados entrelaçados de 8 bits de comprimento, em que os bits Tl, T3, T5 e T7 são alternados; a altemação significa que 0 é mudado para 1, e 1 é mudado para 0.11/16 bits long and a sequence of 8 bits long interlaced encoded signals, where bits T1, T3, T5 and T7 are alternated; the change means that 0 is changed to 1, and 1 is changed to 0.
[0029] Em relação à figura 2 para um circuito de processamento do sinal de banda base convencional com base em um circuito digital paralelo, um demultiplexador do transmissor existente 301 converte os dados de alta velocidade seriais de entrada em dados paralelos de dois canais de baixa velocidade; um primeiro processador de sinal de banda base do transmissor 302 e um segundo processador de sinal de banda base do transmissor 303 realizam o processamento de sinal digital nos dados paralelos; o sinal paralelo processado é transmitido para um multiplexador do transmissor 304 para ser convertido para um sinal de banda base serial de alta velocidade.[0029] With reference to figure 2 for a conventional baseband signal processing circuit based on a parallel digital circuit, an existing transmitter demultiplexer 301 converts the high-speed serial input data into parallel data from two low channels velocity; a first baseband signal processor from transmitter 302 and a second baseband signal processor from transmitter 303 perform digital signal processing on parallel data; the processed parallel signal is transmitted to a transmitter multiplexer 304 to be converted to a high speed serial baseband signal.
[0030] Em relação à figura 3, uma modalidade provê um circuito digital paralelo de dois canais, um circuito de processamento do sinal de banda base capaz de transmitir uma sequência de sinais codificados normais ou uma sequência de sinais codificados entrelaçados. Nesta modalidade, por exemplo, um altemador em um canal ímpar é ligado, um alternador em um canal par não é ligado, e um multiplexador transmite um sinal codificado entrelaçado; um demultiplexador do transmissor de dois canais 401 converte os dados de alta velocidade seriais de entrada em dados paralelos de dois canais de baixa velocidade; um primeiro altemador do transmissor de dois canais 405 em um primeiro processador de sinal de banda base do transmissor de dois canais 402 é ativado por meio de configurações de software para alternar um sinal de saída do primeiro processador de sinal de banda base do transmissor de dois canais 402. A altemação significa que 0 é mudado para 1, e 1 é mudado para 0. Um segundo processador de sinal de banda base do transmissor de dois canais 403 também compreende um segundo alternador do transmissor de dois canais 406. O primeiro alternador do transmissor de dois canais 405 é ligado, o segundo altemador do transmissor de dois canais[0030] In relation to figure 3, a modality provides a two-channel parallel digital circuit, a baseband signal processing circuit capable of transmitting a sequence of normal encoded signals or a sequence of interlaced encoded signals. In this mode, for example, an alternator on an odd channel is switched on, an alternator on an even channel is not switched on, and a multiplexer transmits an encoded interlaced signal; a demultiplexer of the two-channel transmitter 401 converts the input high-speed serial data into parallel data of two low-speed channels; a first alternator of the two-channel transmitter 405 in a first baseband signal processor of the two-channel transmitter 402 is activated via software configurations to switch an output signal from the first baseband signal processor of the two-transmitter channels 402. The change means that 0 is changed to 1, and 1 is changed to 0. A second baseband signal processor from the 403 dual channel transmitter also comprises a second alternator from the 406 dual channel transmitter. two-channel transmitter 405 is turned on, the second switch of the two-channel transmitter
Petição 870190026002, de 19/03/2019, pág. 21/36Petition 870190026002, of 03/19/2019, p. 21/36
12/1612/16
406 não é ligado, e um multiplexador do transmissor de dois canais 404 transmite um sinal que é um sinal codificado entrelaçado; o primeiro altemador do transmissor de dois canais 405 não é ligado, o segundo altemador do transmissor de dois canais 406 não é ligado, e o multiplexador do transmissor de dois canais 404 transmite um sinal que é um sinal codificado normal. Da mesma maneira, o altemador no canal par é ligado, o altemador no canal ímpar não é ligado, e o multiplexador também transmite um sinal codificado entrelaçado.406 is not connected, and a multiplexer of the two-channel transmitter 404 transmits a signal which is an encoded interlaced signal; the first alternator of the two channel transmitter 405 is not switched on, the second switcher of the two channel transmitter 406 is not switched on, and the multiplexer of the two channel transmitter 404 transmits a signal which is a normal coded signal. In the same way, the switch on the even channel is switched on, the switch on the odd channel is not switched on, and the multiplexer also transmits an encoded interlaced signal.
[0031] Em relação à figura 4, uma modalidade provê um circuito digital paralelo de oito canais, um circuito de processamento do sinal de banda base capaz de transmitir uma sequência de sinais codificados normais ou uma sequência de sinais codificados entrelaçados. Nesta modalidade, por exemplo, um altemador em um canal ímpar é ligado, um altemador em um canal par não é ligado, e um multiplexador transmite um sinal codificado entrelaçado; um demultiplexador do transmissor de oito canais 501 converte os dados de alta velocidade seriais de entrada em dados paralelos de baixa velocidade de oito canais; por meio de configurações de software, um primeiro altemador do transmissor de oito canais 504 em um primeiro processador de sinal de banda base do transmissor de oito canais 503 é ativado, um terceiro altemador do transmissor de oito canais 508 em um terceiro processador de sinal de banda base do transmissor de oito canais 507 é ativado, um quinto altemador do transmissor de oito canais 512 em um quinto processador de sinal de banda base do transmissor de oito canais 511 é ativado, e um sétimo altemador do transmissor de oito canais 516 em um sétimo processador de sinal de banda base do transmissor de oito canais 515 é ativado; os sinais de saída do primeiro processador de sinal de banda base do transmissor de oito canais 503, do terceiro processador de sinal de banda base do transmissor de oito canais 507, do quinto processador de sinal de banda base do transmissor de oito canais 511 e do sétimo processador de sinal de[0031] With respect to figure 4, a modality provides an eight-channel parallel digital circuit, a baseband signal processing circuit capable of transmitting a sequence of normal encoded signals or a sequence of interlaced encoded signals. In this mode, for example, an alternator on an odd channel is switched on, an alternator on an even channel is not switched on, and a multiplexer transmits an encoded interlaced signal; a demultiplexer of the eight-channel transmitter 501 converts the input high-speed serial data into low-speed parallel data of eight channels; through software configurations, a first switch of the eight channel transmitter 504 on a first baseband signal processor of the eight channel transmitter 503 is activated, a third switch of the eight channel transmitter 508 on a third signal processor baseline of the eight channel transmitter 507 is activated, a fifth alternator of the eight channel transmitter 512 in a fifth baseband signal processor of the eight channel transmitter 511 is activated, and a seventh alternator of the eight channel transmitter 516 in one seventh baseband signal processor of the eight-channel transmitter 515 is activated; the output signals from the first baseband signal processor of the eight-channel transmitter 503, the third baseband signal processor from the eight-channel transmitter 507, the fifth baseband signal processor from the eight-channel transmitter 511 and the seventh signal processor
Petição 870190026002, de 19/03/2019, pág. 22/36Petition 870190026002, of 03/19/2019, p. 22/36
13/16 banda base do transmissor de oito canais 515 são alternados; os sinais de saída de um segundo processador de sinal de banda base do transmissor de oito canais 505, de um quarto processador de sinal de banda base do transmissor de oito canais 509, de um sexto processador de sinal de banda base do transmissor de oito canais 513 e de um oitavo processador de sinal de banda base do transmissor de oito canais 517 não são alternados. A altemação significa que 0 é mudado para 1, e 1 é mudado para 0.13/16 base band of the eight-channel transmitter 515 are switched; the output signals from a second baseband signal processor from the eight channel transmitter 505, from a fourth baseband signal processor from the eight channel transmitter 509, from a sixth baseband signal processor from the eight channel transmitter 513 and an eighth baseband signal processor of the eight channel transmitter 517 are not switched. The change means that 0 is changed to 1, and 1 is changed to 0.
[0032] O primeiro altemador do transmissor de oito canais 504, o terceiro altemador do transmissor de oito canais 508, o quinto altemador do transmissor de oito canais 512 e o sétimo altemador do transmissor de oito canais 516 são ligados, o segundo altemador do transmissor de oito canais 506, o quarto altemador do transmissor de oito canais 510, o sexto altemador do transmissor de oito canais 514 e o oitavo altemador do transmissor de oito canais 518 não são ligados, e o multiplexador do transmissor de oito canais 502 transmite um sinal que é um sinal codificado entrelaçado; da mesma maneira, o altemador no canal par é ligado, o altemador no canal ímpar não é ligado, e o multiplexador também transmite um sinal codificado entrelaçado.[0032] The first alternator of the eight channel transmitter 504, the third alternator of the eight channel transmitter 508, the fifth alternator of the eight channel transmitter 512 and the seventh alternator of the eight channel transmitter 516 are connected, the second alternator of the transmitter eight-channel 506, the fourth eight-channel transmitter alternator 510, the sixth eight-channel transmitter alternator 514 and the eighth eight-channel transmitter alternator 518 are not turned on, and the eight-channel transmitter multiplexer 502 transmits a signal which is an encoded interlaced signal; likewise, the switch on the even channel is switched on, the switch on the odd channel is not switched on, and the multiplexer also transmits an encoded interlaced signal.
[0033] O primeiro altemador do transmissor de oito canais 504, o terceiro altemador do transmissor de oito canais 508, o quinto altemador do transmissor de oito canais 512 e o sétimo altemador do transmissor de oito canais 516 não são ligados, o segundo altemador do transmissor de oito canais 506, o quarto altemador do transmissor de oito canais 510, o sexto altemador do transmissor de oito canais 514 e o oitavo altemador do transmissor de oito canais 518 não são ligados, e o multiplexador do transmissor de oito canais 502 transmite um sinal que é um sinal codificado normal.[0033] The first alternator of the eight channel transmitter 504, the third alternator of the eight channel transmitter 508, the fifth alternator of the eight channel transmitter 512 and the seventh alternator of the eight channel transmitter 516 are not connected, the second alternator of the eight channel transmitter 506, the fourth alternator of the eight channel transmitter 510, the sixth alternator of the eight channel transmitter 514 and the eighth alternator of the eight channel transmitter 518 are not connected, and the multiplexer of the eight channel transmitter 502 transmits a signal that is a normal encoded signal.
[0034] Em relação à figura 5, uma modalidade provê um circuito digital paralelo de 2n canais, um circuito de processamento do sinal de banda base capaz de transmitir uma sequência de sinais codificados normais ou uma[0034] In relation to figure 5, a modality provides a 2n channel parallel digital circuit, a baseband signal processing circuit capable of transmitting a sequence of normal coded signals or a
Petição 870190026002, de 19/03/2019, pág. 23/36Petition 870190026002, of 03/19/2019, p. 23/36
14/16 sequência de sinais codificados entrelaçados. Nesta modalidade, por exemplo, um alternador em um canal ímpar é ligado, um altemador em um canal par não é ligado, e um multiplexador transmite um sinal codificado entrelaçado; um demultiplexador do transmissor de 2n canais 601 converte os dados de alta velocidade seriais de entrada em dados paralelos de baixa velocidade de 2n canais; por meio de configurações de software, um primeiro altemador do transmissor de 2n canais 604 em um primeiro processador de sinal de banda base do transmissor de 2n canais 603 é ativado, um terceiro altemador do transmissor de 2n canais 608 em um terceiro processador de sinal de banda base do transmissor de 2n canais 607 é ativado e, similarmente, um alternador do transmissor em um canal ímpar é ativado, e um (2n-l)° altemador do transmissor de 2n canais 612 em um (2n-l)° processador de sinal de banda base do transmissor de 2n canais 611 é ativado; os sinais de saída do primeiro processador de sinal de banda base do transmissor de 2n canais 603, do terceiro processador de sinal de banda base do transmissor de 2n canais 607 e do (2n-l)° processador de sinal de banda base do transmissor de 2n canais 611 no canal ímpar são alternados; os sinais de saída de um segundo processador de sinal de banda base do transmissor de 2n canais 605, um quarto processador de sinal de banda base do transmissor de 2n canais 609 e um 2n° processador de sinal de banda base do transmissor de 2n canais 613 no canal par não são alternados. A altemação significa que 0 é mudado para 1, e 1 é mudado para 0.14/16 sequence of interlaced coded signals. In this mode, for example, an alternator on an odd channel is switched on, an alternator on an even channel is not switched on, and a multiplexer transmits an encoded interlaced signal; a 2n channel transmitter demultiplexer 601 converts the input high-speed serial data into 2n channel low-speed parallel data; via software configurations, a first 2n channel transmitter switch 604 on a first baseband signal processor of the 2n channel transmitter 603 is activated, a third switch of the 2n channel 608 transmitter on a third signal processor base band of the 2n channel transmitter 607 is activated and, similarly, an alternator of the transmitter in an odd channel is activated, and a (2n-l) ° alternator of the 2n channel 612 transmitter in a (2n-l) ° processor baseband signal from the 2n channel 611 transmitter is activated; the output signals from the first baseband signal processor of the 2n channel transmitter 603, the third baseband signal processor from the 2n channel transmitter 607 and the (2n-1) ° baseband signal processor from the transmitter 2n channels 611 on the odd channel are switched; the output signals from a second baseband signal processor from the 2n channel transmitter 605, a fourth baseband signal processor from the 2n channel transmitter 609 and a 2nd baseband signal processor from the 2n channel transmitter 613 on the even channel are not switched. The change means that 0 is changed to 1, and 1 is changed to 0.
[0035] Os alternadores do transmissor, tais como o primeiro altemador do transmissor de 2n canais 604, o terceiro altemador do transmissor de 2n canais 608 e o (2n-l)° altemador do transmissor de 2n canais 612 no canal ímpar são ligados, os alternadores do transmissor, tais como o segundo altemador do transmissor de 2n canais 606, o quarto altemador do transmissor de 2n canais 610 e o 2n° altemador do transmissor de 2n canais 614 no canal par não são ligados, e o multiplexador do[0035] The transmitter alternators, such as the first 60n 2n channel transmitter alternator, the second 608 2n channel transmitter alternator and the (2n-1) ° 2n channel 612 transmitter alternator on the odd channel are switched on, the alternators of the transmitter, such as the second alternator of the 2n channel transmitter 606, the fourth alternator of the 2n channel transmitter 610 and the second alternator of the 2n channel transmitter 614 on the even channel are not connected, and the multiplexer of the
Petição 870190026002, de 19/03/2019, pág. 24/36Petition 870190026002, of 03/19/2019, p. 24/36
15/16 transmissor de 2n canais 602 transmite um sinal que é um sinal codificado entrelaçado; da mesma maneira, o alternador no canal par é ligado, o altemador no canal ímpar não é ligado, e o multiplexador também transmite um sinal codificado entrelaçado.15/16 2n channel transmitter 602 transmits a signal which is an encoded interlaced signal; likewise, the alternator on the even channel is turned on, the alternator on the odd channel is not turned on, and the multiplexer also transmits an encoded interlaced signal.
[0036] Os alternadores do transmissor, tais como o primeiro altemador do transmissor de 2n canais 604, o terceiro altemador do transmissor de 2n canais 608 e o (2n-l)° altemador do transmissor de 2n canais 612 no canal ímpar não são ligados, os alternadores do transmissor, tais como o segundo altemador do transmissor de 2n canais 606, o quarto altemador do transmissor de 2n canais 610 e o 2n° altemador do transmissor de 2n canais 614 no canal par não são ligados, e o sinal de saída é um sinal codificado normal.[0036] The transmitter alternators, such as the first 60n 2n channel transmitter alternator, the second 608 2n channel transmitter alternator and the (2n-1) ° 2n channel 612 transmitter alternator on the odd channel are not connected , the transmitter alternators, such as the second switch of the 2n channel transmitter 606, the fourth switch of the 2n channel transmitter 610 and the second switch of the 2n channel transmitter 614 on the even channel are not turned on, and the output signal it is a normal coded signal.
[0037] Em relação à figura 6, uma modalidade da presente invenção provê adicionalmente um método de calibração de receptor completamente digital de alta velocidade com base em codificação entrelaçada, que compreende as seguintes etapas:[0037] With reference to figure 6, an embodiment of the present invention additionally provides a method of calibrating completely digital high speed receiver based on interlaced coding, which comprises the following steps:
Sl: um transmissor é iniciado no tempo tO; um estado de inicialização do transmissor 101 varia entre o tempo tO e o tempo t2; no estado de inicialização do transmissor 101, a amplitude de um sinal transmitido pelo transmissor é instável, e um sinal de banda base adota a codificação entrelaçada;Sl: a transmitter is started at time tO; an initialization state of transmitter 101 varies between time tO and time t2; in the initialization state of transmitter 101, the amplitude of a signal transmitted by the transmitter is unstable, and a baseband signal adopts interlaced coding;
S2: a inicialização do transmissor está completa no tempo t2; um estado de espera curta do transmissor 102 varia entre o tempo t2 e o tempo t3; no estado de espera curta do transmissor 102, a amplitude do sinal transmitido pelo transmissor é estável, e o sinal de banda base ainda adota a codificação entrelaçada;S2: the transmitter initialization is complete at time t2; a short standby state of transmitter 102 varies between time t2 and time t3; in the short standby state of transmitter 102, the amplitude of the signal transmitted by the transmitter is stable, and the baseband signal still adopts interlaced coding;
S3: quando o estado de espera curta do transmissor 102 estiver completo no tempo t3, o transmissor entra em um estado de operação normal do transmissor 103; no estado de operação normal do transmissor 103, aS3: when the short standby state of transmitter 102 is complete at time t3, the transmitter enters a normal operating state for transmitter 103; in the normal operating state of transmitter 103, the
Petição 870190026002, de 19/03/2019, pág. 25/36Petition 870190026002, of 03/19/2019, p. 25/36
16/16 amplitude do sinal transmitido pelo transmissor é estável, e o sinal de banda base é mudado para adotar a codificação normal;16/16 amplitude of the signal transmitted by the transmitter is stable, and the baseband signal is changed to adopt normal coding;
S4: quando a amplitude de um sinal recebido por um receptor for menor do que um limite de amplitude, o receptor está em um estado de perda de sinal do receptor 104; quando o receptor detectar que a amplitude do sinal recebido é maior do que o limite de amplitude no tempo tl, considera-se que o transmissor entra no estado de inicialização do transmissor 101, e a calibração grosseira do Conversor Analógico-Digital (ADC) do receptor 105 é realizada por meio do sinal recebido;S4: when the amplitude of a signal received by a receiver is less than an amplitude limit, the receiver is in a state of loss of signal from receiver 104; when the receiver detects that the amplitude of the received signal is greater than the amplitude limit in time tl, the transmitter is considered to enter the initialization state of the transmitter 101, and the gross calibration of the Analog-to-Digital Converter (ADC) of the receiver 105 is carried out by means of the received signal;
S5: quando a calibração grosseira do ADC do receptor 105 estiver completa, o receptor entra em um estado de verificação da codificação do receptor 106; no estado de verificação da codificação do receptor 106, o receptor realiza o processamento de sinal digital no sinal recebido para adquirir um sinal de banda base demodulado, e verifica continuamente se o sinal de banda base adota a codificação normal ou a codificação entrelaçada; eS5: when the coarse calibration of the receiver ADC 105 is complete, the receiver enters a verification status of receiver coding 106; in the receiver encoding verification state 106, the receiver performs digital signal processing on the received signal to acquire a demodulated baseband signal, and continuously checks whether the baseband signal adopts normal encoding or interlaced encoding; and
S6: o receptor detecta que o sinal de banda base é mudado para adotar a codificação normal no tempo t3, que indica que, neste tempo, o transmissor remoto entra no estado de operação normal do transmissor 103, e transmite um sinal estável; o receptor realiza a calibração fina do ADC do receptor 107 por meio do sinal; quando a calibração fina do ADC do receptor 107 estiver completa, o receptor entra em um estado de operação normal 108. [0038] Os versados na técnica podem fazer várias modificações e variações nas modalidades da presente invenção; se tais modificações e variações estiverem no escopo das reivindicações e dos equivalentes da presente invenção, elas também devem cair no escopo de proteção da presente invenção.S6: the receiver detects that the baseband signal is changed to adopt the normal coding at time t3, which indicates that, at this time, the remote transmitter enters the normal operating state of transmitter 103, and transmits a stable signal; the receiver performs the fine calibration of the ADC of the receiver 107 through the signal; when the fine calibration of the receiver ADC 107 is complete, the receiver enters a normal operating state 108. [0038] Those skilled in the art can make various modifications and variations in the modalities of the present invention; if such modifications and variations are within the scope of the claims and equivalents of the present invention, they must also fall within the scope of protection of the present invention.
[0039] Aquelas não descritas com detalhes no relatório descritivo devem ser uma técnica anterior conhecida pelos versados na técnica.[0039] Those not described in detail in the specification should be an earlier technique known to those skilled in the art.
Claims (10)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710154691.4A CN106953715B (en) | 2017-03-15 | 2017-03-15 | High speed all-digital receiver calibration system and method based on interleaved code |
| PCT/CN2017/109844 WO2018166222A1 (en) | 2017-03-15 | 2017-11-08 | High-speed fully-digital receiver calibration system and method based on interleaved encoding |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BR112019005321A2 true BR112019005321A2 (en) | 2019-10-01 |
Family
ID=59472041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR112019005321A BR112019005321A2 (en) | 2017-03-15 | 2017-11-08 | full digital high speed receiver calibration system and method; and, full digital high speed receiver calibration method. |
Country Status (5)
| Country | Link |
|---|---|
| CN (1) | CN106953715B (en) |
| BR (1) | BR112019005321A2 (en) |
| MA (1) | MA44946B1 (en) |
| RU (1) | RU2704238C1 (en) |
| WO (1) | WO2018166222A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106953715B (en) * | 2017-03-15 | 2019-12-03 | 烽火通信科技股份有限公司 | High speed all-digital receiver calibration system and method based on interleaved code |
| EP3871027A1 (en) * | 2018-10-23 | 2021-09-01 | Sicoya GmbH | Assembly of network switch asic with optical transceivers |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3221201B2 (en) * | 1994-01-21 | 2001-10-22 | 松下電器産業株式会社 | A / D / D / A converter |
| ID27977A (en) * | 1999-07-08 | 2001-05-03 | Samsung Electronics Co Ltd | APARATUS AND METHODS TO CONTROL DEMULTIPLEXORS AND MULTIPLEXORS USED FOR ADJUSTMENT OF SPEED IN MOVING COMMUNICATION SYSTEMS |
| WO2007035260A1 (en) * | 2005-09-15 | 2007-03-29 | Analog Devices, Inc. | High speed transmission system |
| US20090154575A1 (en) * | 2007-12-12 | 2009-06-18 | Ahmadreza Rofougaran | Method and system for adc calibration in ofdm systems |
| RU2385539C1 (en) * | 2008-08-06 | 2010-03-27 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный университет" | Method for data transfer in distributed systems of data transfer and device for its realisation |
| EP2587754B1 (en) * | 2011-10-25 | 2016-07-06 | Alcatel Lucent | Hierarchical And Adaptive Multi-Carrier Digital Modulation And Demodulation |
| CN103475372A (en) * | 2011-12-26 | 2013-12-25 | 陈启星 | Multistep parallel analog-to-digital converter of directly leading top-step potential to calculate secondary input voltage |
| US9397786B2 (en) * | 2012-02-20 | 2016-07-19 | Tyco Electronics Subsea Communications Llc | System and method including modified bit-interleaved coded modulation |
| CN105024696B (en) * | 2015-07-02 | 2019-06-07 | 大唐微电子技术有限公司 | The calibrating installation and method of multi-channel parallel A/D conversion system sampling time error |
| CN106953715B (en) * | 2017-03-15 | 2019-12-03 | 烽火通信科技股份有限公司 | High speed all-digital receiver calibration system and method based on interleaved code |
-
2017
- 2017-03-15 CN CN201710154691.4A patent/CN106953715B/en active Active
- 2017-11-08 WO PCT/CN2017/109844 patent/WO2018166222A1/en active Application Filing
- 2017-11-08 MA MA44946A patent/MA44946B1/en unknown
- 2017-11-08 RU RU2019107536A patent/RU2704238C1/en active
- 2017-11-08 BR BR112019005321A patent/BR112019005321A2/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| MA44946B1 (en) | 2019-10-31 |
| RU2704238C1 (en) | 2019-10-25 |
| MA44946A1 (en) | 2019-06-28 |
| CN106953715B (en) | 2019-12-03 |
| CN106953715A (en) | 2017-07-14 |
| WO2018166222A1 (en) | 2018-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101949964B1 (en) | Orthogonal differential vector signaling codes with embedded clock | |
| CN111602349B (en) | Method, device and system for time synchronization | |
| US8401138B2 (en) | Serial data receiver circuit apparatus and serial data receiving method | |
| BR112019005321A2 (en) | full digital high speed receiver calibration system and method; and, full digital high speed receiver calibration method. | |
| CN114090497A (en) | Synchronization scheme of high-speed data acquisition clock | |
| US9703735B2 (en) | Data communication system, slave, and master | |
| WO2016013912A1 (en) | Methods and apparatus for low power operation utilizing multiple adcs with different precisions | |
| CN111475460B (en) | NoC-based high-speed data acquisition system and upper computer communication interface controller | |
| US10127176B2 (en) | Receiver architecture | |
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| US20140365835A1 (en) | Receiver Bit Alignment for Multi-Lane Asynchronous High-Speed Data Interface | |
| CN107623557B (en) | Baseband integrated circuit for digital communication with radio frequency integrated circuit and apparatus thereof | |
| JP2010154160A (en) | Synchronization detecting circuit, synchronization detection method, and interface circuit | |
| JP5704988B2 (en) | Communication device | |
| KR20090054918A (en) | Receiving apparatus, communication system, receiving method and program | |
| US11405248B2 (en) | FPGA based system for decoding PAM-3 signals | |
| JP6955936B2 (en) | Radar | |
| WO2022193328A1 (en) | Serializing/deserializing circuit, serial data receiving method, and chip | |
| CN102324950B (en) | Wireless communication chip | |
| CN113765839A (en) | Air interface time synchronization method and equipment | |
| US20240187205A1 (en) | Multi-chip synchronization in sensor applications | |
| US8761324B1 (en) | Method and apparatus for phase signaling | |
| KR101920073B1 (en) | Method and apparatus for converting signal for bandwidth variable data transmission/reception | |
| WO2023087588A1 (en) | Sampling circuit, use method of sampling circuit, storage medium, and electronic device | |
| KR102225619B1 (en) | High-speed serial data receiving apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B350 | Update of information on the portal [chapter 15.35 patent gazette] | ||
| B06W | Patent application suspended after preliminary examination (for patents with searches from other patent authorities) chapter 6.23 patent gazette] |